CN117393534A - 一种芯片封装结构及电子设备 - Google Patents
一种芯片封装结构及电子设备 Download PDFInfo
- Publication number
- CN117393534A CN117393534A CN202311585995.8A CN202311585995A CN117393534A CN 117393534 A CN117393534 A CN 117393534A CN 202311585995 A CN202311585995 A CN 202311585995A CN 117393534 A CN117393534 A CN 117393534A
- Authority
- CN
- China
- Prior art keywords
- chip
- interconnected
- package structure
- chips
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims description 22
- 229910000679 solder Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
本申请提供一种芯片封装结构及电子设备，芯片封装结构包括：载板；至少一个第一芯片，与载板互联；至少一个第二芯片，第二芯片依次由上至下对应堆叠于第一芯片上；和/或，第二芯片对应平铺于第一芯片上；第二芯片与第一芯片互联。本申请的芯片封装结构中的多个芯片之间可实现灵活互联，在缩小封装体积的同时提升性能。
Description
技术领域
本申请涉及封装技术领域，特别涉及一种芯片封装结构及电子设备。
背景技术
随着穿戴类产品小型化以及产品本身电池体积增大，主控芯片的封装尺寸要求尽可能小，或者，在主控芯片封装尺寸不变的情况下，合封更多功能芯片进一步提高集成度。
针对上述主控芯片封装体积问题，现有的技术是采用系统级封装技术(System Ina Package，简称SIP)，即将处理器、存储器等功能晶圆根据应用场景、性能需求等因素，集成在一个封装内，以此取代精度相对较低的PCB工艺，但SIP封装成本较大。或者，采用封装体叠层技术(简称POP封装)通过垂直方向互联，但是POP封装由于是两个封装的堆叠，产品厚度较大，导致芯片体积过大。
发明内容
本申请实施例的目的在于提供一种芯片封装结构，该芯片封装结构中的多个芯片之间可实现灵活互联，在缩小封装体积的同时提升性能。
第一方面，本申请提供一种芯片封装结构，包括：载板；至少一个第一芯片，与所述载板互联；至少一个第二芯片，所述第二芯片依次由上至下对应堆叠于所述第一芯片上；和/或，所述第二芯片对应平铺于所述第一芯片上；所述第二芯片与所述第一芯片互联。
于一实施例中，所述第一芯片通过第一连接件与所述第二芯片互联。
于一实施例中，所述芯片封装结构还包括：至少一个第三芯片，所述第三芯片依次由上至下对应堆叠于所述第二芯片上；和/或，所述第三芯片对应平铺于所述第二芯片上。
于一实施例中，所述第三芯片与所述第一芯片互联；
或者，所述第三芯片直接与所述载板互联。
于一实施例中，所述第三芯片通过第二连接件与所述第二芯片互联。
于一实施例中，所述芯片封装结构还包括：第四芯片，所述第四芯片通过第二连接件与所述第三芯片互联。
于一实施例中，所述第四芯片同时与所述第二芯片、所述第三芯片通过所述第一连接件连接。
于一实施例中，所述芯片封装结构还包括：第五芯片，所述第五芯片通过第二连接件与所述第四芯片互联。
于一实施例中，所述载板为基板，所述芯片封装结构还包括：第六芯片，所述第六芯片与所述第一芯片分别位于所述基板的底部和顶部，所述第六芯片与所述基板底部通过凸点或焊盘或焊球互联。
于一实施例中，在所述第三芯片上通过第一连接件连接有第七芯片，所述第七芯片为所述第一芯片或所述第二芯片中的一种。
第二方面，本申请提供一种电子设备，包括如本申请第一方面任一项实施例所述的芯片封装结构。
本申请的技术方案，芯片封装结构中的多个芯片之间可实现灵活互联，在缩小封装体积的同时提升性能。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请第一实施例提供的芯片封装结构的示意图；
图2为本申请第二实施例提供的芯片封装结构的示意图；
图3为本申请第三实施例提供的芯片封装结构的示意图；
图4为本申请第四实施例提供的芯片封装结构的示意图；
图5为本申请第五实施例提供的芯片封装结构的示意图；
图6为本申请第六实施例提供的芯片封装结构的示意图；
图7为本申请第七实施例提供的芯片封装结构的示意图。
附图标记：
1-芯片封装结构；100-载板；200-第一芯片；300-第二芯片；400-第三芯片；500-第四芯片；600-第五芯片；700-第六芯片；800-第七芯片。
具体实施方式
术语“第一”、“第二”、“第三”等仅用于区分描述，并不表示排列序号，也不能理解为指示或暗示相对重要性。
此外，术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
在本申请的描述中，需要说明的是，术语“内”、“外”、“左”、“右”、“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。
下面将结合附图对本申请的技术方案进行描述。
请参照图1，其为本申请第一实施例提供的芯片封装结构1的示意图；芯片封装结构1，包括：载板100、至少一个第一芯片200、至少一个第二芯片300；第一芯片200与载板100互联。
本实施例中，第一芯片200与载板100的封装工艺可根据实际封装需求进行选择。
载板100能够保护、支撑和固定芯片，增强芯片的导热散热性能，载板100的上层与第一芯片200互连，载板100的下层可与印刷电路板(PCB板)相连，以实现电气和物理连接、信号分配、功率分配，以及沟通芯片内部和外部电路等功能。
其中，第一芯片200可以是一颗或多颗堆叠，第二芯片300可以是一颗或多颗。可选的，当第一芯片200数量为一个时，第二芯片300设为一个，如图1所示，第二芯片300与第一芯片200互联。
第二芯片300与第一芯片200互联的结构可以为：第一芯片200通过第一连接件与第二芯片300互联。可选的，第一连接件可以为凸点、焊盘、焊球等。示例性的，在第一芯片200上方设置凸点或焊盘或焊球，在第二芯片300下方设置凸点或焊盘或焊球，然后将第一芯片200上的凸点或焊盘或焊球，与第二芯片300下方的凸点或焊盘或焊球对应连接，因此，第一连接件为二者的两两任意组合。
可选的，凸点的尺寸可以是微凸点(microbump)至常规凸点(bump)。第一芯片200与第二芯片300的凸点尺寸和间距可以根据性能要求与工艺条件选择。凸点直径大于50μm以上可兼容现有的倒装芯片工艺(flipchip)、回流焊工艺(mass reflow)，这样成本更低。凸点的材质可以是锡材质(solder bump)、铜材质(copper pillar bump)或金材质(Aubump)中的一种，可以根据设计需要进行选择。
请参照图2，在本实施例中，第一芯片200数量设为一个，第二芯片300至少设为一个，第二芯片300依次由上至下对应堆叠于第一芯片200上，第二芯片300与第一芯片200互联。示例性的，第一芯片200与第二芯片300通过凸点连接，在该第二芯片300上方对应再堆叠一个第二芯片300，在第二个第二芯片300上方对应再堆叠一个第二芯片300，相邻的第二芯片300之间通过凸点连接，以此类推。多个第二芯片300的尺寸大小一致，这里所述的“对应”是指后一个第二芯片300堆叠在前一个第二芯片300的上方，并与前一个第二芯片300对齐，以此类推。第二芯片300由上至下对应堆叠设置于第一芯片200上，可以在兼顾芯片封装尺寸的同时，满足芯片厚度的高密度堆叠要求。
需要说明的是，第二芯片300的尺寸可以一致，也可以不一致，本实施例中对于第二芯片300的尺寸限定都应当包含在本申请的保护范围内。
请参照图3，在本实施例中，第一芯片200数量设为一个，第二芯片300至少设为一个，第二芯片300对应平铺于第一芯片200上，第二芯片300与第一芯片200互联。示例性的，多个第二芯片300横向平铺在第一芯片200上方，每个第二芯片300与第一芯片200均可通过第一连接件连接。第二芯片300平铺于第一芯片200上，能够实现第一芯片200与第二芯片300互联最短。
请继续参照图1、图2、图3，芯片封装结构1还包括：至少一个第三芯片400。
在一种实施例中，当第三芯片400数量为大于1个时，如图2所示，第三芯片400依次由上至下对应堆叠于第二芯片300上。
在一种实施例中，当第三芯片400数量大于1个时，请继续参照图3，第三芯片400对应平铺于第二芯片300上。
图1、图2、图3中，第三芯片400通过第二连接件与第二芯片300互联。
进一步的，第三芯片400与第二芯片300的互联方式可以为：第三芯片400通过焊线(wirebond)连接至第一芯片200，第一芯片200通过走线或金属重布线层连接至第一连接件，通过第一连接件与第二芯片300连接。
本实施例中，如前所述，第一连接件为凸点、焊盘、焊球等，第二连接件可以包括焊线、金属重布线层以及第一连接件；第三芯片400通过焊线连接至第一芯片200上，第一芯片200上设置有金属重布线层，通过金属重布线层连接至第二芯片300底部的第一连接件，通过焊线、金属重布线层以及第一连接件构成的第二连接件实现第三芯片400和第二芯片300之间的互联。
或者，第二连接件也可以包括焊线、走线以及第一连接件，第三芯片400通过焊线连接至第一芯片200上，第一芯片200内部设有走线，通过第一芯片200内部的走线连接至第二芯片300底部的第一连接件，从而通过焊线、走线以及第一连接件构成的第二连接件实现第三芯片400和第二芯片300之间的互联。
可选的，金属重布线层的材质为铜，金属重布线层的层数可以为0P1M、1P1M、2P1M、2P2M、3P3M等，可以根据封装工艺的需要选择需要的重布线层数。
可选的，第三芯片400与第一芯片200互联，第一芯片200与载板100互联。示例性的，第三芯片400通过焊线与第一芯片200互连，第一芯片200通过焊线与载板100互连。焊线材料可以有铜、金等。这样设置，第三芯片400可以先与第一芯片200焊线互联，再将第一芯片200与载板100焊线合互联。
在其他的实施例中，如图1、图2、图3所示，第三芯片400直接与载板100互联。即第三芯片400直接与载板100焊线互联实现电气联通。
请参照图4，芯片封装结构1还包括：第四芯片500，第四芯片500通过第二连接件与第三芯片400互联。如前所述，第一连接件为凸点或焊盘或焊球，第二连接件包括焊线、金属重布线层以及第一连接件；第四芯片500通过焊线连接至第二芯片300上，第二芯片300上设置有金属重布线层，通过金属重布线层连接至第三芯片400底部的第一连接件，通过焊线、金属重布线层以及第一连接件构成的第二连接件实现第四芯片500和第三芯片400之间的互联。
或者，第二连接件包括焊线、走线以及第一连接件；第四芯片500通过焊线连接至第二芯片300上，第二芯片300内部设有走线，通过第二芯片300内部的走线连接至第三芯片400底部的第一连接件，从而通过焊线、走线以及第一连接件构成的第二连接件实现第四芯片500与第三芯片400之间的互联。
进一步的，如图4所示，芯片封装结构1还包括：第五芯片600，第五芯片600通过第二连接件与第四芯片500互联。如前所述，第二连接件包括焊线、金属重布线层以及第一连接件，第一连接件可以为凸点、焊盘或焊球等。第五芯片600通过焊线与第二芯片300连接，第二芯片300上设置有金属重布线层，通过金属重布线层连接至第四芯片500底部的第一连接件，从而通过焊线、金属重布线层以及第一连接件构成的第二连接件实现第五芯片600和第四芯片500的互联。
在另一种实施例中，第二连接件可以包括焊线、走线以及第一连接件，第五芯片600通过焊线与第二芯片300连接，第二芯片300内部设有走线，通过第二芯片300内部的走线连接至第四芯片500底部的第一连接件，从而通过焊线、走线以及第一连接件构成的第二连接件实现第五芯片600和第四芯片500的互联。
本实施例中，第二芯片300内部走线相连的情况下，第二芯片300相当于扮演了转接体的角色，以实现第四芯片500与第三芯片400的互联。同理，第二芯片300扮演了转接体的角色，使第四芯片500与第一芯片200互联。
进一步的，请参照图5，第四芯片500同时与第二芯片300、第三芯片400通过第一连接件连接。第五芯片600与第四芯片500互联，第四芯片500与第一芯片200互联，第五芯片600与第三芯片400互联，第三芯片400与第一芯片200互联。示例性的，第五芯片600与第四芯片500通过第二连接件连接，通过第二连接件互联的方式可参照图4的实施例中所述，在此不再赘述。第五芯片600与第一芯片200通过焊线连接，第五芯片600与第三芯片400通过焊线连接，第三芯片400与第一芯片200通过引线键合连接。
本实施例中，第四芯片500同时与第二芯片300、第三芯片400通过第一连接件连接，第四芯片500可以为主控芯片，第二芯片300和第三芯片400可以为存储芯片，通过图5所示的芯片封装结构1可以扩大合封的存储芯片的容量。
在其他的实施例中，若第二芯片300、第四芯片500为存储芯片时，也有助于简化芯片电路设计，提升信号完整性。若第四芯片500为硅电容或SMT电容，能提升电源完整性；若第四芯片500是采用非硅基制造工艺制造的芯片，例如IPD(集成无源器件，Integratedpassive device)，有助于不同制造工艺制造的芯片通过封装达到高密度集成和最短互联；若第四芯片500为硅基的或者基板的interposer中阶层，第五芯片600倒装并与第四芯片500通过凸点连接，实现多层芯片的垂直互联(如图2中所示，上下都是凸点连接的第二芯片300的垂直互联)。因此，采用图4、图5所示的芯片封装结构1不仅能够提升产品的性能，还可以使产品的体积减小。
在图4和图5所示的芯片封装结构1中，第一芯片200、第二芯片300、第三芯片400、第四芯片500、第五芯片600，相邻之间通过第一连接件连接，可以缩短互联路径。
请参照图6，与图1的差别在于，图6中的芯片封装结构1还包括：第六芯片700。其中，载板100为基板，第六芯片700与第一芯片200分别位于基板的底部和顶部。第六芯片700与基板底部通过凸点或焊盘或焊球互联。
在图2、图3所示的结构中，同样也可以在载板100的底部通过设置凸点或焊盘或焊球实现与第六芯片700互联。
在其他的实施例中，图6中的第六芯片700还可以通过倒装贴片于基板的底面。
需要说明的是，上述实施例中的基板可以为多层板，通常由若干层材料组成，其中包括导电层、绝缘层和焊接垫。基板的功能主要是提供电路连接和支撑元器件的作用。在电子产品封装的过程中，基板往往是一个重要的组成部分。
可选的，基板可以为硬板，或者FPC软板(Flexible Printed Circuit，简称FPC)，或者硬板与柔性电路板组合。
在其他的实施例中，上述的所有芯片均可以埋入基板中，例如EPS基板(EmbeddedPassive Substrate)；或者被动元器件埋入基板中，例如EDS基板(Embedded DieSubstrate)。基板的材质或选型可根据实际使用环境或性能进行选择。
在其他的实施例中，请继续参照图6，载板100直接替换为框架，框架是为了支撑芯片而设计的，它通常由金属材料或塑料材料制成。框架的功能主要是提供支撑和固定的作用，以确保电子产品在运行时不会受到物理损伤。在电子产品的封装过程中，框架经常被用来承载芯片和其他组成部分。第六芯片700与框架底部通过凸点连接或焊球连接。第六芯片700可以通过倒装贴片于框架的底面。
请参照图7，与图1的芯片封装结构1的区别在于：在第三芯片400上通过第一连接件连接有第七芯片800，第七芯片800为第一芯片200或第二芯片300中的一种。本实施例中，如图7所示，第七芯片800为另一个第二芯片300，第一连接件可以为凸点、焊盘、焊球等。在第七芯片800下方设置凸点或焊盘或焊球，在第三芯片400上方设置凸点或焊盘或焊球，然后将第七芯片800下方的凸点或焊盘或焊球，与第三芯片400上方的凸点或焊盘或焊球对应连接，从而实现第七芯片800与第三芯片400的互联。
图7中，第七芯片800与第三芯片400之间的电气互联距离最短，第一芯片200与第三芯片400之间的电气互联方式可根据封装设计需求灵活进行排布设计。
如图1-图7中，芯片封装结构1封装完成后，可对芯片封装结构1进行塑封保护。塑封后，塑封层包覆载板100、第一芯片200、第二芯片300、第三芯片400、第四芯片500、第五芯片600以及第六芯片700之间的间隙。最后，在载板100的外表面形成外接焊球，具体形成外接焊球的工艺可通过电镀、植球等工艺实现。
本申请的芯片封装结构1中的多个芯片之间可实现灵活互联，在缩小封装体积的同时提升性能。
本申请还提供一种电子设备，包括至少一个如图1-图7所述的芯片封装结构1。该电子设备可以包括智能手机等终端设备，或者，平板电脑、智能穿戴设备、智能门锁或者其他类型的使用该芯片封装结构1的电子设备。
需要说明的是，在不冲突的情况下，本申请中的实施例中的特征可以相互结合。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (11)
1.一种芯片封装结构，其特征在于，包括：
载板；
至少一个第一芯片，与所述载板互联；
至少一个第二芯片，所述第二芯片依次由上至下对应堆叠于所述第一芯片上；和/或，所述第二芯片对应平铺于所述第一芯片上；所述第二芯片与所述第一芯片互联。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述第一芯片通过第一连接件与所述第二芯片互联。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片封装结构还包括：至少一个第三芯片，所述第三芯片依次由上至下对应堆叠于所述第二芯片上；和/或，所述第三芯片对应平铺于所述第二芯片上。
4.根据权利要求3所述的芯片封装结构，其特征在于，所述第三芯片与所述第一芯片互联；
或者，所述第三芯片直接与所述载板互联。
5.根据权利要求3所述的芯片封装结构，其特征在于，所述第三芯片通过第二连接件与所述第二芯片互联。
6.根据权利要求3所述的芯片封装结构，其特征在于，还包括：第四芯片，所述第四芯片通过第二连接件与所述第三芯片互联。
7.根据权利要求6所述的芯片封装结构，其特征在于，所述第四芯片同时与所述第二芯片、所述第三芯片通过所述第一连接件互联。
8.根据权利要求6或7所述的芯片封装结构，其特征在于，所述芯片封装结构还包括：第五芯片，所述第五芯片通过第二连接件与所述第四芯片互联。
9.根据权利要求1所述的芯片封装结构，其特征在于，所述载板为基板，所述芯片封装结构还包括：第六芯片，所述第六芯片与所述第一芯片分别位于所述基板的底部和顶部，所述第六芯片与所述基板底部通过凸点或焊盘或焊球互联。
10.根据权利要求3所述的芯片封装结构，其特征在于，在所述第三芯片上通过第一连接件连接有第七芯片，所述第七芯片为所述第一芯片或所述第二芯片中的一种。
11.一种电子设备，其特征在于，包括如权利要求1至10任一项所述的芯片封装结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311585995.8A CN117393534A (zh) | 2023-11-24 | 2023-11-24 | 一种芯片封装结构及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311585995.8A CN117393534A (zh) | 2023-11-24 | 2023-11-24 | 一种芯片封装结构及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117393534A true CN117393534A (zh) | 2024-01-12 |
Family
ID=89437530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311585995.8A Pending CN117393534A (zh) | 2023-11-24 | 2023-11-24 | 一种芯片封装结构及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117393534A (zh) |
-
2023
- 2023-11-24 CN CN202311585995.8A patent/CN117393534A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9449941B2 (en) | Connecting function chips to a package to form package-on-package | |
| US9349713B2 (en) | Semiconductor package stack structure having interposer substrate | |
| US7579690B2 (en) | Semiconductor package structure | |
| US8026584B2 (en) | Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof | |
| US7656031B2 (en) | Stackable semiconductor package having metal pin within through hole of package | |
| US6137164A (en) | Thin stacked integrated circuit device | |
| US7939920B2 (en) | Multiple die integrated circuit package | |
| US7514297B2 (en) | Methods for a multiple die integrated circuit package | |
| KR20100034564A (ko) | 반도체 패키지 및 그 제조방법 | |
| US20200343163A1 (en) | Semiconductor device with through-mold via | |
| KR20020061812A (ko) | 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지 | |
| CN101465341B (zh) | 堆叠式芯片封装结构 | |
| CN221783207U (zh) | 一种芯片封装结构及电子设备 | |
| KR20010063236A (ko) | 적층 패키지와 그 제조 방법 | |
| CN112614830A (zh) | 一种封装模组及电子设备 | |
| CN117393534A (zh) | 一种芯片封装结构及电子设备 | |
| KR101185858B1 (ko) | 반도체 칩 및 이를 갖는 적층 반도체 패키지 | |
| KR100674411B1 (ko) | 코어볼을 이용한 반도체 패키지 및 그 제조방법 | |
| JP2005057271A (ja) | 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール | |
| KR100650049B1 (ko) | 멀티 칩 패키지를 이용하는 적층 패키지 | |
| JP3850712B2 (ja) | 積層型半導体装置 | |
| KR102029804B1 (ko) | 패키지 온 패키지형 반도체 패키지 및 그 제조 방법 | |
| CN219842980U (zh) | 高性能互连封装结构、模组及电子产品 | |
| TWI805164B (zh) | 垂直式多晶片裝置 | |
| KR20050027384A (ko) | 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |