CN219842980U - 高性能互连封装结构、模组及电子产品 - Google Patents

Abstract

本实用新型公开了一种高性能互连封装结构、模组及电子产品。该高性能互连封装结构包括基板、堆叠结构、互连结构、外芯片以及塑封体，堆叠结构包括第一芯片、第二芯片以及第三芯片，以及多根连接体，连接体的一端从塑封体暴露出来用于连接外芯片；第三芯片的一个表面粘贴在基板上，另一个表面形成有至少一根连接体；第二芯片的一个表面以错位的方式粘贴在第三芯片上，并且另一个表面形成有至少一根连接体；第一芯片的一个表面以错位的方式粘贴在第二芯片上，并且另一个表面形成有至少一根连接体。本实用新型的工艺简单,成本较低；利用金属焊线或金属柱实现芯片间的高性能互连，减小封装尺寸。

Description

高性能互连封装结构、模组及电子产品

技术领域

本实用新型涉及一种高性能互连封装结构，同时也涉及包括该高性能互连封装结构的模组及电子产品，属于芯片封装技术领域。

背景技术

随着半导体技术的快速发展，每种芯片分立封装后，分别贴装到印刷电路板上，通过印刷电路板进行芯片之间的连接。这种封装方式已经无法满足高速信号传输的需求。业界需要更先进的芯片与芯片间互连技术或者更先进的封装与封装间的互连技术。

在现有的主流技术中，首先在一个封装中进行多颗芯片堆叠，并通过焊线进行互连，实现系统级封装。这种封装方案的缺点是金属线较长，无法满足信号高性能的需求。

例如，在专利号为ZL 202010747546.9的中国发明专利中，公开了一种多层芯片堆叠封装结构和多层芯片堆叠封装方法。其中，多层芯片堆叠封装结构包括基板、堆叠在基板上的基底芯片组、堆叠在基底芯片组左侧并呈阶梯状向左倾斜的第一堆叠芯片组、堆叠在第一堆叠芯片组上并呈阶梯状向右倾斜的第二堆叠芯片组，各芯片组之间利用打线方式连接。但是，芯片叠装后，芯片打线到顶端叠装芯片时，打线越长越难以控制，容易造成打线不稳定，出现桥接或断线，整体产品封装尺寸较大。

另一种现有的主流技术如申请号为201910411972.2的中国专利申请所示，通过晶圆级键合实现芯片之间的互连，然后完成封装。此方案缺点是晶圆键合工艺复杂，成本较高。

发明内容

本实用新型所要解决的首要技术问题在于提供一种高性能互连封装结构。

本实用新型所要解决的另一技术问题在于提供一种包括高性能互连封装结构的模组。

本实用新型所要解决的又一技术问题在于提供一种包括高性能互连封装结构的电子产品。

为了实现上述目的，本实用新型采用以下的技术方案：

根据本实用新型实施例的第一方面，提供一种高性能互连封装结构，包括基板、堆叠结构、互连结构、外芯片以及塑封体，其中外芯片通过互连结构与堆叠结构电连接，所述塑封体包覆所述基板和堆叠结构；其中，

所述堆叠结构包括第一芯片、第二芯片以及第三芯片，以及多根连接体，所述连接体的一端从所述塑封体暴露出来用于连接所述外芯片；

所述第三芯片的一个表面粘贴在所述基板上，另一个表面形成有至少一根所述连接体；

所述第二芯片的一个表面以错位的方式粘贴在所述第三芯片上，并且另一个表面形成有至少一根所述连接体；

所述第一芯片的一个表面以错位的方式粘贴在所述第二芯片上，并且另一个表面形成有至少一根所述连接体。

其中较优地，所有连接体的远离基板的一端均从所述塑封体露出。

其中较优地，在所述塑封体的远离所述基板的表面，形成与所述连接体一一对应的多个焊盘。

其中较优地，所述连接体是金属柱或金属焊线。

其中较优地，所述连接体全部被所述塑封体包裹。

其中较优地，所述第二芯片的一个表面以错位的方式粘贴在所述第三芯片上，使得第三芯片的正面的第三芯片凸块暴露出来；

所述第一芯片的一个表面以错位的方式粘贴在所述第二芯片上，使得所述第二芯片的正面的第二芯片凸块暴露出来。

其中较优地，还包括第二塑封体，所述第二塑封体包覆所述外芯片与所述塑封体。

其中较优地，所述外芯片和所述塑封体之间还包括第二塑封体或填胶。

根据本实用新型实施例的第二方面，提供一种模组，其中包括上述的高性能互连封装结构。

根据本实用新型实施例的第三方面，提供一种电子产品，其中包括上述的高性能互连封装结构。

与现有技术相比较，本实用新型所提供的高性能互连封装结构可以采用常规工艺实现，工艺简单,成本较低；利用金属焊线或金属柱实现芯片间的高性能互连，节约了晶圆级互连的高昂成本，并且提高电性能；利用堆叠结构可以减小封装尺寸。

附图说明

图1为本实用新型第一实施例提供的一种高性能互连封装结构的结构示意图；

图2为本实用新型第一实施例提供的另一种高性能互连封装结构的结构示意图；

图3为本实用新型第二实施例提供的高性能互连封装结构的封装方法中，连接体的制作步骤示意图；

图4为本实用新型第二实施例提供的高性能互连封装结构的封装方法中，塑封步骤的示意图；

图5为本实用新型第二实施例提供的高性能互连封装结构的封装方法中，减薄步骤的示意图；

图6为本实用新型第二实施例提供的高性能互连封装结构的封装方法中，焊盘的制作步骤示意图；

图7为本实用新型第二实施例提供的高性能互连封装结构的封装方法中，焊接外芯片的步骤示意图。

具体实施方式

下面结合附图和具体实施例对本实用新型的技术内容进行详细具体的说明。

<第一实施例>

如图1～图7所示，本实用新型实施例提供的高性能互连封装结构，主要包括基板1、堆叠结构2、互连结构3、外芯片4以及塑封体5，其中外芯片4通过互连结构3与基板1和堆叠结构2电连接。

在本实用新型的一个实施例中，堆叠结构2包括至少两颗芯片以及多根连接体20。在附图中以堆叠结构2四颗芯片为例进行说明。在本实施例中堆叠结构2包括第一芯片21、第二芯片22以及第三芯片23。多颗芯片通过粘胶11错位堆叠在一起。各芯片均为倒装芯片。

具体而言，第三芯片23的背面通过粘胶11贴合到基板1的安装面11，即基板1的朝向芯片4的表面。粘胶11，可以是FOW(fl ow-over-wire)膜、银浆或耐热胶等其他方式，只要是能够实现芯片之间相互贴合并固定的贴装方式，以保证封装结构的稳定性。第三芯片23的正面，与背面相对的一面，形成至少一个凸块231，位于第三芯片23的正面的一侧(不是中央位置)。

第二芯片22以相对第三芯片23错位的方式贴合在第三芯片23的上方(即，比第三芯片23更接近芯片4)。在本实施例中第二芯片22相对第一芯片23在水平方向错位，使得第三芯片23的正面的(图中为左侧)第三芯片凸块231暴露出来。在本实施例中，类似的，多个第二芯片22，以相对下方的芯片错位的方式依次堆叠在第三芯片23的上方，形成阶梯状。第一芯片21位于堆叠结构2的最上方，即最接近外芯片4的位置。第一芯片21的背面与第二芯片22的正面通过粘胶贴装在一起，使得第二芯片22的第二芯片凸块221暴露出来。第一芯片21的正面有多个第一芯片凸块211，均暴露出来。

多根连接体20，可以是金属连接线，可以为金属柱，也可以为金属焊线。每根连接体20均包括两端，其中一端连接到基板、第一芯片凸块211、第二芯片凸块221或第三芯片凸块231；另一端暴露到塑封体5的上表面(换言之，另一端与塑封体5的上表面共面)为了缩短连接体20的长度，连接体20与基板1垂直设置，但这并不构成对本实用新型的限制。塑封体5包裹所有连接体20，即连接体20直接与塑封体5接触，由塑封体5提供支撑和固定。

连接体20中，连接到基板1的连接体20的高度大于堆叠结构2的高度(即，垂直基板的方向上的尺寸)；连接到第三芯片23的连接体20的高度大于第二芯片22和第一芯片21的高度之和；连接到第二芯片22的连接体的高度大于第一芯片21的高度。更优的是，连接到基板1的连接体20的高度等于堆叠结构2和第一芯片连接体203的高度(即，垂直基板的方向上的尺寸)之和；连接到第三芯片23的连接体203的高度等于第二芯片22、第一芯片21以及第一芯片连接体203的高度之和；连接到第二芯片22的连接体202的高度等于第一芯片21和第一芯片连接体203的高度之和。这样，既有利于芯片贴装的稳定性，又能提高芯片之间以及芯片与基板之间的电连接的稳定性，同时，有利于缩减连接体的高度以及整个封装的高度。

外芯片4利用倒装方式焊接在塑封体5的上表面，并且通过多个互连结构3连接到对应的连接体20，以实现外芯片4与基极1和堆叠结构2之间的电性连接。互连结构3包括多个焊盘31和焊球32。每个焊盘31与一个连接体30电连接；第一个焊球32与一个焊盘31电连接。焊盘31设置在塑封体5的上表面，以将外芯片4焊接到塑封体5的上表面。

外芯片4与塑封体5之间可以用点胶方式进行填胶，也可以进行二次塑封，形成第二塑封体9(如图2所示)。第二塑封体9包覆外芯片4和塑封体5。

<第二实施例>

本实用新型实施例提供一种高性能互连封装结构的封装方法，用于制备第一实施例所示的高性能互连封装结构，具体包括以下步骤。

S1：在基板1上，贴装堆叠结构2，并且形成在垂直于基板1的方向上延伸的连接体20。

如图3所示，堆叠结构2，可以通过粘胶11或其他表面贴装工艺，使得第三芯片23的背面连接到基板1。堆叠结构2可以是预先制备的，也可以是在基板1上逐一贴装第三芯片23、第二芯片22以及第一芯片21。第三芯片23、第二芯片22以及第一芯片21的背面均朝向基板1，并且通过粘胶或其他方式连接；第三芯片23、第二芯片22以及第一芯片21的正面均朝向远离基板1的方向。所有连接体20的远离基板1的一端均高于第一芯片21。

然后，在基板1、第三芯片23的凸点231、第二芯片22的凸点221、第一芯片21的凸点211上均形成连接体20。如果连接体20是金属柱，则可以为封装前电镀到芯片上的，也可以为封装中植上去的金属柱。如果为金属焊线，则形成金属焊线的顺序，可以为第三芯片，然后在其上形成至少一根金属焊线，贴第二芯片然后形成至少一根金属焊线；再贴第三芯片然后形成多根金属焊线；或者将第三芯片、第二芯片和第一芯片贴片后，再键合所有芯片上的金属焊线。本实用新型通过金属线键合、或电镀金属柱、或植金属柱等方法形成垂直基板1方向的连接体20，没有采用通孔(VIA)结构，所以可以降低工艺复杂度，进而降低生产成本，并且提高连接可靠性。

其中较优地，金属焊线和金属柱的材质可以为金、银、铜、锡、合金、包层金属等材质。金属柱可以为晶圆级电镀上去的，也可以在板级封装中植上去。

S2：进行塑封，形成塑封体5以包覆所有连接体20、基板1和堆叠结构2，并且通过减薄工艺露出所有连接体20的远离基板的一端。

如图4所示，在第一芯片21上方形成塑封体5。该塑封体5包裹所有连接体20，即连接体20直接与塑封体5接触，由塑封体5提供支撑和固定。

然后，对塑封体5进行减薄工艺，因为所有连接体20的远离基板1的一端均高于第一芯片21，所以所有连接体20的远离基板的一端均可以露出，同时保证第一芯片21仍然被塑封体5覆盖并保护。

S3：在塑封体5的远离基板的表面，形成与连接体20一一对应的多个焊盘31。

如图6所示，与每个连接体20的暴露在塑封体5外的一端相对应，在塑封体5的远离基板的表面形成多个焊盘31。

S4：在焊盘31上植球，然后焊接外芯片4。

如图7所示，在连接体20上通过焊盘31和焊球32焊接外芯片4。通过回流焊工艺，利用焊盘31和焊球32，将外芯片4和堆叠结构2中的各芯片，和/或基板的电连接。

其中较优地，焊盘可以通过金属线与芯片或基板连接，也可以为单纯的支撑焊盘。

S5：进行二次塑封或填胶，然后切单，得到封装结构。

在步骤S4后，用填胶6进行填胶，如到如图1所示的高性能互连封装结构。或者，进行二次塑封，形成包覆外芯片4和塑封料5的第二模塑料9，得到如图2所示的高性能互连封装结构。

<第三实施例>

本实用新型还提供一种包括高性能互连封装结构的模组。该模组包括前述高性能互连封装结构以及其他芯片封装结构(例如功率放大器芯片、低噪声放大器芯片)，作为示例，可以是射频前端模组。

<第四实施例>

本实用新型还提供一种包括高性能互连封装结构的电子产品。该电子产品包括前述高性能互连封装结构或前述模组，可以是可穿戴电子设备、智能手机或个人电脑等。

综上所述，本实用新型所提供的高性能互连封装结构，只需要贴装工艺(将芯片或堆叠的芯片组贴装到基板)，利用打线形成金属焊线(连接体)或者以沉积/电镀等常规工艺形成金属柱(连接体)，再进行塑封、减薄、或填胶等常规工艺实现，因此工艺简单，节约了晶圆级互连的高昂成本，故生产成本低。而且，该封装结构实现了芯片间的高性能互连，缩小的连接体(金属焊线或金属柱等)的长度，有利于封装结构的电性能提升。更进一步，本实用新型在板级封装中，利用垂直的连接体将堆叠的多个芯片，与基板和/或外芯片连接，可以减小封装结构的大小，有利于小型化。

需要说明的是，上述多个实施例只是举例，各个实施例的技术方案之间可以进行组合，均在本实用新型的保护范围内。

需要说明的是，本实用新型所称“形成”、“贴装”等是指可以用多种工艺中的一种来得到，并不限定于实施例中列举的工艺。术语“上”、“下”、“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

上面对本实用新型所提供的高性能互连封装结构、封装方法、模组及电子产品进行了详细的说明。对本领域的一般技术人员而言，在不背离本实用新型实质内容的前提下对它所做的任何显而易见的改动，都将构成对本实用新型专利权的侵犯，将承担相应的法律责任。

Claims (10)

1.一种高性能互连封装结构，包括基板，堆叠结构，互连结构、外芯片以及塑封体，其中外芯片通过互连结构与堆叠结构电连接，所述塑封体包覆所述基板和堆叠结构，其特征在于：

所述堆叠结构包括第一芯片、第二芯片以及第三芯片，以及多根连接体，所述连接体的一端从所述塑封体暴露出来用于连接所述外芯片；

所述第三芯片的一个表面粘贴在所述基板上，另一个表面形成有至少一根所述连接体；

所述第二芯片的一个表面以错位的方式粘贴在所述第三芯片上，并且另一个表面形成有至少一根所述连接体；

所述第一芯片的一个表面以错位的方式粘贴在所述第二芯片上，并且另一个表面形成有至少一根所述连接体。

2.如权利要求1所述的高性能互连封装结构，其特征在于：

所有连接体的远离基板的一端均从所述塑封体露出。

3.如权利要求2所述的高性能互连封装结构，其特征在于：

在所述塑封体的远离所述基板的表面，形成与所述连接体一一对应的多个焊盘。

4.如权利要求3所述的高性能互连封装结构，其特征在于：

所述连接体是金属柱或金属焊线。

5.如权利要求4所述的高性能互连封装结构，其特征在于：

所述连接体全部被所述塑封体包裹。

6.如权利要求5所述的高性能互连封装结构，其特征在于：

所述第二芯片的一个表面以错位的方式粘贴在所述第三芯片上，使得第三芯片的正面的第三芯片凸块暴露出来；

所述第一芯片的一个表面以错位的方式粘贴在所述第二芯片上，使得所述第二芯片的正面的第二芯片凸块暴露出来。

7.如权利要求6所述的高性能互连封装结构，其特征在于还包括第二塑封体，

所述第二塑封体包覆所述外芯片与所述塑封体。

8.如权利要求7所述的高性能互连封装结构，其特征在于：所述外芯片和所述塑封体之间还包括第二塑封体或填胶。

9.一种模组，其特征在于包括权利要求1～8中任意一项所述的高性能互连封装结构。

10.一种电子产品，其特征在于包括权利要求1～8中任意一项所述的高性能互连封装结构。