KR100573302B1 - 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법 - Google Patents

와이어 본딩을 이용한 패키지 스택 및 그 제조 방법 Download PDF

Info

Publication number
KR100573302B1
KR100573302B1 KR1020040079881A KR20040079881A KR100573302B1 KR 100573302 B1 KR100573302 B1 KR 100573302B1 KR 1020040079881 A KR1020040079881 A KR 1020040079881A KR 20040079881 A KR20040079881 A KR 20040079881A KR 100573302 B1 KR100573302 B1 KR 100573302B1
Authority
KR
South Korea
Prior art keywords
package
wiring board
integrated circuit
circuit chip
active surface
Prior art date
Application number
KR1020040079881A
Other languages
English (en)
Other versions
KR20060031010A (ko
Inventor
김재홍
김희석
전종근
신화수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040079881A priority Critical patent/KR100573302B1/ko
Priority to US11/100,525 priority patent/US7420814B2/en
Publication of KR20060031010A publication Critical patent/KR20060031010A/ko
Application granted granted Critical
Publication of KR100573302B1 publication Critical patent/KR100573302B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

본 발명은 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법에 관한 것이다. 본 발명의 패키지 스택은 적층되는 개별 패키지 사이의 전기적 연결 방식으로 기존의 솔더 볼 대신에 칩 범프 또는 이방성 접속 테이프와 와이어 본딩을 이용한다. 제1 패키지는 집적회로 칩의 활성면과 배선기판의 윗면이 칩 범프 또는 이방성 접속 테이프를 통하여 연결된다. 제2 패키지는 집적회로 칩의 뒷면이 배선기판의 윗면에 부착되고 본딩 와이어를 통하여 집적회로 칩의 활성면이 배선기판의 윗면에 전기적으로 연결된다. 제1 패키지는 제2 패키지 위쪽에 적층되고, 제2 패키지의 활성면은 칩 범프 또는 이방성 접속 테이프를 통하여 제1 패키지의 배선기판 밑면과 전기적으로 연결된다. 이러한 방식을 이용하여 개별 패키지 사이에 안정적이고 신뢰성 있는 상호 연결을 구현할 수 있다.
패키지 스택(package stack), 솔더 볼(solder ball), 와이어 본딩(wire bonding), 칩 범프(chip bump), 이방성 접속 테이프(anisotropic tape)

Description

와이어 본딩을 이용한 패키지 스택 및 그 제조 방법 {three-dimensional package stack using wire bonding and manufacturing method thereof}
도 1a 및 도 1b는 종래 기술에 따른 패키지 스택의 단면도이다.
도 2a 내지 도 2e는 본 발명의 제1 실시예에 따른 패키지 스택 및 그 제조 방법을 나타내는 단면도이다.
도 3은 본 발명의 제2 실시예에 따른 패키지 스택을 나타내는 단면도이다.
도 4는 본 발명의 제3 실시예에 따른 패키지 스택을 나타내는 단면도이다.
도 5는 본 발명의 제4 실시예에 따른 패키지 스택을 나타내는 단면도이다.
<도면에 사용된 참조 번호의 설명>
10, 20, 30, 40, 50: 패키지 스택(package stack)
11a, 11b, 21a, 21b, 21c: 개별 패키지(individual package)
12, 22: 배선기판(substrate)
23: 집적회로 칩(IC chip)
24: 칩 범프(chip bump)
25: 본딩 와이어(bonding wire)
16, 36: 몰딩 수지(molding resin)
26a, 26b: 보호 수지(encapsulating resin)
17a, 17b, 27: 솔더 볼(solder ball)
54: 이방성 접속 테이프(anisotropic tape)
본 발명은 반도체 패키지 기술에 관한 것으로서, 보다 구체적으로는 두 개 이상의 개별 패키지를 상하로 적층한 패키지 스택의 구조 및 그 제조 방법에 관한 것이다.
근래에 들어, 패키지 조립 단계에서 집적도를 향상시킬 수 있는 방안으로 적층 기술(stacking technology)이 활발히 연구되고 있다. 적층 기술은 크게 칩 적층 방식과 패키지 적층 방식으로 구분될 수 있는데, 칩 적층 방식이 두께 면에서 장점이 있는 반면, 패키지 적층 방식은 패키지 상태에서 전기적 특성을 검사하고 신뢰성이 검증된 개별 패키지들을 적층하기 때문에 칩 적층 방식에 비하여 신뢰성과 수율 면에서 장점이 있다.
개별 패키지를 적층한 패키지 스택(package stack)은 상하의 개별 패키지들을 전기적으로 상호 연결하기 위한 매개체가 필요하다. 현재 대표적으로 사용되고 있는 것이 솔더 볼(solder ball)이다.
종래 기술에 따른 패키지 스택으로서, 솔더 볼을 사용하는 패키지 스택(10)의 한 예가 도 1a와 도 1b에 도시되어 있다. 도 1a와 도 1b는 서로 다른 방향에서 바라본 패키지 스택(10)의 단면도이다. 도 1a와 도 1b를 참조하면, 패키지 스택 (10)은 두 개의 개별 패키지(11a, 11b)가 상하로 적층된 구조이다. 각각의 개별 패키지(11a, 11b)는 배선기판(12)의 윗면에 형성된 몰딩 수지(16)와 밑면에 형성된 솔더 볼(17a, 17b)을 포함하고 있다. 몰딩 수지(16) 내부에는 집적회로 칩(도시되지 않음)이 배선기판(12)에 부착되고 전기적으로 연결된다.
솔더 볼(17a, 17b)은 두 가지 역할을 담당한다. 위쪽 패키지(11a)의 하단에 형성된 솔더 볼(17a)은 위쪽 패키지(11a)와 아래쪽 패키지(11b)를 전기적으로 상호 연결하는 역할을 한다. 아래쪽 패키지(11b)의 하단에 형성된 솔더 볼(17b)은 패키지 스택(10)이 다음 단계의 모 기판(도시되지 않음)에 장착될 때 패키지 스택(10)의 최종 단자(terminal) 역할을 한다.
솔더 볼(17a, 17b)의 형성 방법은 대체로 다음과 같다. 배선기판(12)의 밑면에는 솔더 볼(17a, 17b)이 형성될 자리인 볼 랜드(ball land)가 있고, 이 볼 랜드에 플럭스(flux)를 도포한다. 이어서, 솔더 볼을 플럭스 위에 부착한 후, 리플로우(reflow) 공정을 통하여 솔더 볼을 용융시킨다. 이러한 과정을 거쳐 볼 랜드에 솔더 볼을 형성하는 것이 일반적이다.
그런데, 이상 설명한 종래의 패키지 스택(10)은 솔더 볼(17a, 17b)과 관련하여 다음과 같은 몇 가지 단점을 안고 있다.
패키지 스택(10)을 모 기판에 장착하려면 최하단 솔더 볼(17b)을 이용하여 물리적 접합과 전기적 연결을 이루어야 하기 때문에, 이 때도 역시 리플로우 공정이 필수적이다. 따라서, 패키지 스택(10)을 모 기판에 장착하기 위한 리플로우 공정을 진행하는 과정에서, 개별 패키지(11a, 11b) 사이에 연결된 솔더 볼(17a)이 재 차 용융되어 솔더 볼 연결이 떨어지거나(도 1a 및 도 1b의 참조 번호 18번), 이웃하는 솔더 볼 사이에 단락이 생기는(도 1b의 참조 번호 19번) 문제가 발생한다. 이러한 문제는 위쪽 패키지(11a)의 상단에 또 다른 패키지를 적층하는 경우에도 발생할 수 있다. 즉, 패키지 스택(10)을 구성하는 개별 패키지(11a, 11b)의 개수가 많을수록 리플로우 공정이 반복되기 때문에 솔더 볼과 관련된 불량이 더욱더 심하게 나타난다.
또 다른 문제는 배선기판(12)의 휨(warpage) 현상에 따른 볼 들뜸 불량의 발생이다. 패키지 스택(10)의 구성요소들, 즉 배선기판(12), 몰딩 수지(16), 집적회로 칩 등은 서로 열팽창계수가 다르기 때문에, 리플로우 공정과 같은 고온 공정을 여러 번 거치다 보면 열팽창계수 차이로 인하여 배선기판(12)이 휘어지는 현상이 생긴다. 따라서, 상대적으로 휨 현상이 심하게 발생하는 배선기판(12) 양쪽 끝 부분에서는 솔더 볼(17a)이 들떠서 아래쪽 배선기판(12)과 연결이 떨어지는 불량이 발생한다.
본 발명은 이상 설명한 바와 같은 종래 기술에서의 여러 문제점들을 해결하기 위한 것으로, 본 발명의 목적은 적층을 이루는 개별 패키지들 간에 안정적이고 신뢰성 있는 상호 연결을 구현할 수 있는 새로운 구조의 패키지 스택 및 그 제조 방법을 제공하기 위한 것이다.
이러한 목적을 달성하기 위하여, 본 발명은 개별 패키지들 간의 상호 연결 수단으로서 종래의 솔더 볼 대신에 칩 범프 또는 이방성 접속 테이프와 일반적인 와이어 본딩을 이용하는 패키지 스택의 구조와 그 제조 방법을 제공한다.
본 발명에 따른 패키지 스택은 제1 패키지가 제2 패키지의 위쪽에 위치하도록 적층된다. 제1 패키지는 제1 집적회로 칩과 제1 배선기판을 포함한다. 제1 집적회로 칩은 활성면과 그에 반대되는 뒷면을 가지고, 제1 배선기판은 윗면과 그에 반대되는 밑면을 가진다. 제1 집적회로 칩의 활성면은 제1 배선기판의 윗면에 부착되면서 전기적으로 연결된다. 제2 패키지는 제2 집적회로 칩과 제2 배선기판을 포함한다. 제2 집적회로 칩은 활성면과 그에 반대되는 뒷면을 가지고, 제2 배선기판은 윗면과 그에 반대되는 밑면을 가진다. 제2 집적회로 칩의 뒷면은 제2 배선기판의 윗면에 부착되고, 제2 집적회로 칩의 활성면이 본딩 와이어에 의하여 제2 배선기판의 윗면에 전기적으로 연결된다. 특히, 제2 집적회로 칩의 활성면이 제1 배선기판의 밑면에 전기적으로 연결된다.
본 발명에 따른 패키지 스택에 있어서, 제1 패키지는 칩 범프 또는 이방성 접속 테이프를 더 포함할 수 있다. 칩 범프는 제1 집적회로 칩의 활성면에 형성되며 제1 집적회로 칩의 활성면과 제1 배선기판의 윗면을 전기적으로 연결한다. 이방성 접속 테이프는 제1 집적회로 칩의 활성면과 제1 배선기판의 윗면 사이에 개재되며 제1 집적회로 칩의 활성면과 제1 배선기판의 윗면을 전기적으로 연결한다.
본 발명에 따른 패키지 스택에 있어서, 제2 패키지는 칩 범프 또는 이방성 접속 테이프를 더 포함할 수 있다. 칩 범프는 제2 집적회로 칩의 활성면에 형성되며 제2 집적회로 칩의 활성면과 제1 배선기판의 밑면을 전기적으로 연결한다. 이방 성 접속 테이프는 제2 집적회로 칩의 활성면과 제1 배선기판의 밑면 사이에 개재되며 제2 집적회로 칩의 활성면과 제1 배선기판의 밑면을 전기적으로 연결한다.
본 발명에 따른 패키지 스택은, 제1 배선기판의 윗면 및 제1 배선기판의 밑면과 제2 배선기판의 윗면 사이에 형성되는 보호 수지 또는 몰딩 수지를 더 포함할 수 있다.
본 발명에 따른 패키지 스택은 제3 패키지를 더 포함할 수 있다. 제3 패키지는 활성면과 그에 반대되는 뒷면을 가지는 제3 집적회로 칩과, 윗면과 그에 반대되는 밑면을 가지는 제3 배선기판을 포함한다. 제3 패키지는 제3 집적회로 칩의 뒷면이 제3 배선기판의 윗면에 부착되고, 제3 집적회로 칩의 활성면이 본딩 와이어에 의하여 제3 배선기판의 윗면에 전기적으로 연결된다. 또한, 제3 패키지는 제2 패키지의 아래쪽에 위치하도록 적층되며, 제3 집적회로 칩의 활성면이 제2 배선기판의 밑면에 전기적으로 연결된다.
본 발명에 따른 패키지 스택의 제조 방법은, 활성면이 제1 배선기판의 윗면을 향하도록 제1 집적회로 칩을 제1 배선기판의 윗면에 부착하고 전기적으로 연결하여 제1 패키지를 제조하는 단계와; 활성면에 반대되는 뒷면이 제2 배선기판의 윗면을 향하도록 제2 집적회로 칩을 제2 배선기판의 윗면에 부착하고, 본딩 와이어를 이용하여 제2 집적회로 칩의 활성면을 제2 배선기판의 윗면에 전기적으로 연결하여 제2 패키지를 제조하는 단계와; 제1 패키지가 제2 패키지의 위쪽에 위치하고, 제2 집적회로 칩의 활성면이 제1 배선기판의 밑면에 전기적으로 연결되도록 제1 패키지와 제2 패키지를 적층하는 단계를 포함한다.
본 발명에 따른 패키지 스택의 제조 방법에 있어서, 제1 패키지의 제조 단계는 제1 집적회로 칩을 제1 배선기판에 부착하기 전에 제1 집적회로 칩의 활성면에 칩 범프를 형성하거나, 제1 집적회로 칩의 활성면과 제1 배선기판의 윗면 사이에 이방성 접속 테이프를 개재하는 단계를 더 포함할 수 있다.
본 발명에 따른 패키지 스택의 제조 방법에 있어서, 제2 패키지의 제조 단계는 제2 집적회로 칩의 활성면에 칩 범프를 형성하는 단계를 더 포함할 수 있다. 또한, 제1 패키지와 제2 패키지의 적층 단계는 제2 집적회로 칩의 활성면과 제1 배선기판의 밑면 사이에 이방성 접속 테이프를 개재하는 단계를 더 포함할 수 있다.
본 발명에 따른 패키지 스택의 제조 방법은 보호 수지 또는 몰딩 수지를 형성하는 단계를 더 포함할 수 있으며, 제3 패키지를 제조하는 단계와 제2 패키지와 제3 패키지를 적층하는 단계를 더 포함할 수 있다.
실시예
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 보다 명확히 전달하기 위함이다.
마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.
도 2a 내지 도 2e는 본 발명의 제1 실시예에 따른 패키지 스택(20) 및 그 제조 방법을 나타내는 단면도이다. 먼저, 도 2a를 참조하면, 플립 칩 본딩(flip chip bonding) 방식을 이용하여 제1 패키지(21a)를 제조한다.
제1 패키지(21a)의 집적회로 칩(23)은 칩 범프(24, chip bump)를 포함한다. 칩 범프(24)는 집적회로 칩(23)의 활성면(active surface)에 분포하는 입출력 패드(도시되지 않음)와 재배선(rerouting line)을 통하여 연결될 수 있고, 경우에 따라서는 입출력 패드 위에 직접 형성할 수도 있다. 재배선을 통한 연결 방식은 웨이퍼 레벨 패키지(wafer level package) 기술로 잘 알려져 있으므로 자세한 설명을 생략한다. 칩 범프(24)는 주석(Sn)과 납(Pb)을 포함하는 솔더 범프 또는 무연 솔더를 이용한 솔더 범프 뿐만 아니라, 니켈(Ni), 금(Au), 은(Ag), 구리(Cu), 비스무트(Bi) 등의 금속으로 형성된 금속 범프도 가능하다.
배선기판(22)은 윗면에 제1 범프 랜드(도시되지 않음, bump land)가 분포되어 있고, 밑면에 제2 범프 랜드(도시되지 않음)가 분포되어 있다. 제1 범프 랜드는 칩 범프(24)가 접속되는 자리이며, 제2 범프 랜드는 이후 공정에서 제2 패키지(도 2c의 21b)와 연결할 때 제2 패키지의 칩 범프가 접속되는 자리이다. 제1 범프 랜드와 제2 범프 랜드는 비아(via)를 통하여 서로 전기적으로 연결하여 동일한 전기적 통로를 가지도록 설계한다.
집적회로 칩(23)은 활성면이 아래쪽을 향하도록 뒤집은 상태에서 배선기판 (22)의 윗면에 부착한다. 즉, 플립 칩 본딩 방식을 이용하여 칩 범프(24)를 배선기판(22) 윗면의 제1 범프 랜드에 접속한다. 이후, 칩 범프(24)를 보호하기 위하여 배선기판(22)의 윗면과 집적회로 칩(23)의 활성면 사이에 보호 수지(도 2c의 26a)를 형성할 수 있다.
이어서, 도 2b를 참조하면, 일반적인 칩 부착(chip attach) 방식과 와이어 본딩(wire bonding) 방식을 이용하여 제2 패키지(21b)를 제조한다.
제2 패키지(21b)의 집적회로 칩(23)은 제1 패키지(21a)와 마찬가지로 활성면에 형성된 칩 범프(24)를 포함한다. 그리고, 제2 패키지(21b)의 집적회로 칩(23)은 활성면에 형성된 제1 와이어 패드(도시되지 않음)를 더 포함한다. 제1 와이어 패드는 본딩 와이어(25)의 한쪽 끝이 접속되는 자리이다. 제1 와이어 패드는 통상적인 입출력 패드를 그대로 사용할 수도 있고, 재배선을 통하여 입출력 패드와 연결되도록 별도로 형성된 패드일 수도 있다.
제2 패키지(21b)의 배선기판(22) 역시 제1 패키지(21a)에서와 마찬가지로 윗면에 형성된 제1 범프 랜드(도시되지 않음)와 밑면에 형성된 제2 범프 랜드(도시되지 않음)를 포함한다. 그리고, 제2 패키지(21b)의 배선기판(22)은 윗면에 형성된 제2 와이어 패드(도시되지 않음)를 더 포함한다. 제2 와이어 패드는 제1 와이어 패드에 연결된 본딩 와이어(25)의 반대쪽 끝이 접속되는 자리이다. 배선기판(22)은 제1, 제2 범프 랜드와 제2 와이어 패드가 대응하는 것끼리 서로 연결되어 동일한 전기적 통로를 가지도록 설계한다.
제2 패키지(21b)의 집적회로 칩(23)은 제1 패키지(21a)와 달리 일반적인 접 착제(도시되지 않음)를 이용하여 배선기판(22)에 부착한다. 즉, 활성면이 위쪽을 향하는 상태에서 집적회로 칩(23)의 뒷면을 배선기판(22)의 윗면에 부착한다. 이때 사용되는 접착제는 소정의 점성을 갖는 액상 형태이거나 필름 형태 모두 가능하다.
그리고, 집적회로 칩(23)과 배선기판(22)의 전기적 연결은 본딩 와이어(25)를 이용하여 구현한다. 이때의 와이어 본딩은 잘 알려진 볼 본딩(ball bonding), 웨지 본딩(wedge bonding), 리본 와이어 본딩(ribon wire bonding)이 모두 가능하며, 와이어 본딩 대신에 탭 본딩(TAB bonding)도 가능하다.
이상과 같이 각각의 개별 패키지(21a, 21b)의 제조가 완료되면, 제1 패키지(21a)와 제2 패키지(21b)를 상하로 적층한다. 도 2c는 개별 패키지의 적층 단계를 나타낸다.
도 2c에 도시된 바와 같이, 개별 패키지의 적층은 제1 패키지(21a)가 제2 패키지(21b)의 위쪽에 위치하도록 적층이 이루어진다. 이 때, 제2 패키지(21b)의 칩 범프(24)를 제1 패키지(21a)의 배선기판(22) 밑면에 형성된 제2 범프 패드에 접속함으로써 적층된 개별 패키지(21a, 21b)를 전기적으로 상호 연결한다.
그리고 나서, 도 2d에 도시된 바와 같이 보호 수지(26a, 26b)를 형성한다. 보호 수지(26a, 26b)는 제1 패키지(21a)의 배선기판(22) 위쪽 및 적층된 개별 패키지(21a, 21b)의 배선기판(22) 사이에 형성한다. 제1 패키지(21a)의 배선기판(22) 위쪽에 형성된 보호 수지(26a)는 제1 패키지(21a)의 칩 범프(24)를 보호하고 고정하며, 제1 패키지(21a)와 제2 패키지(21b) 사이의 보호 수지(26b)는 제2 패키지(21b)의 칩 범프(24)와 본딩 와이어(25)를 보호하고 고정한다. 제1 패키지(21a)의 보호 수지(26a)는 이 단계에서 형성하지 않고 제1 패키지(21a)의 제조 단계에서 미리 형성할 수도 있다.
이후, 도 2e에 도시된 바와 같이, 패키지 스택(20)의 최종 단자인 솔더 볼(27)을 형성한다. 솔더 볼(27)은 종래와 동일하며 패키지 스택(20)의 맨 아래쪽에 위치한 배선기판(22)의 밑면에 형성한다. 이상 설명한 바와 같은 방법에 따라 패키지 스택(20)의 제조를 완료한다.
본 실시예에서는 제1 패키지(21a)와 제2 패키지(21b) 두 개가 적층된 패키지 스택(20)을 예시하였으나, 제2 패키지(21b)와 동일한 구조의 개별 패키지를 여러 개 적층하여 더 많은 층의 패키지 스택을 구현할 수 있음은 물론이다. 그리고, 본 실시예에서는 보호 수지(26a, 26b)를 사용한 패키지 스택(20)을 예시하였으나, 보호 수지 대신에 몰딩 수지를 사용하여 패키지 스택을 구현할 수도 있다.
도 3은 본 발명의 제2 실시예에 따른 패키지 스택(30)을 나타내는 단면도로서, 보호 수지 대신에 몰딩 수지(36)를 사용하는 패키지 스택(30)을 예시하고 있다.
도 3을 참조하면, 전술한 제1 실시예와 마찬가지의 방법으로 세 개의 개별 패키지(21a, 21b, 21c)를 적층시킨 후, 몰딩(molding) 공정을 이용하여 몰딩 수지(36)를 형성한다. 그리고 나서, 최하단 배선기판(22)에 패키지 스택(30)의 최종 단자인 솔더 볼(27)을 형성한다.
이와 같이 몰딩 수지(36)를 사용하는 패키지 스택에서 열 방출 특성을 보다 좋게 하기 위하여 최상단의 집적회로 칩(23)을 몰딩 수지(36) 외부로 노출시킬 수 있다. 도 4는 본 발명의 제3 실시예에 따른 패키지 스택(40)을 나타내는 단면도로서, 최상단 집적회로 칩(23)을 노출시킨 경우이다.
한편, 이상의 실시예들은 집적회로 칩(23)과 배선기판(22)을 전기적으로 연결하기 위하여 집적회로 칩(23) 활성면에 형성된 칩 범프(24)를 사용하는 경우들이지만, 칩 범프(24) 대신에 다른 전기적 연결수단을 사용할 수도 있다. 이어지는 도 5는 그러한 예로서, 본 발명의 제4 실시예에 따른 패키지 스택(50)을 예시하고 있다.
도 5를 참조하면, 제1 패키지(21a)에서 집적회로 칩(23)과 배선기판(22)의 전기적 연결, 제1 패키지(21a)와 제2 패키지(21b)의 전기적 연결, 제2 패키지(21b)와 제3 패키지(21c)의 전기적 연결은 모두 칩 범프 대신에 이방성 접속 테이프(54, anisotropic tape)를 이용하고 있다. 이방성 접속 테이프(54)는 비도전성의 테이프 안에 도전성을 띠는 미립자들이 다수 함유된 것으로, 집적회로 칩(23)의 활성면과 배선기판(22) 사이에 각각 개재되어 단방향으로의 전기적 경로를 제공한다.
이상 설명한 바와 같이, 본 발명에 따른 패키지 스택은 적층되는 개별 패키지와 개별 패키지 사이의 전기적 연결 방식으로 기존의 솔더 볼을 이용하지 않고 칩 범프 또는 이방성 접속 테이프와 일반적인 와이어 본딩을 이용한다. 집적회로 칩의 활성면에 형성되는 칩 범프는 배선기판에 형성되는 솔더 볼에 비하여 상대적으로 크기가 매우 작을 뿐만 아니라, 집적회로 칩 제조 단계에서 미리 형성되기 때문에 리플로우 공정에 의한 영향을 덜 받는다. 더구나, 칩 범프를 이용한 연결 방 식은 칩 범프를 보호하고 고정할 수 있도록 보호 수지 또는 몰딩 수지를 형성할 수 있기 때문에 훨씬 안정적이고 신뢰성 있는 상호 연결을 구현할 수 있다. 따라서, 종래와 같이 솔더 볼이 재용융되어 솔더 볼 연결이 떨어지거나 이웃하는 솔더 볼 사이에 단락이 생기는 문제들을 효과적으로 방지할 수 있다. 칩 범프 대신에 이방성 접속 테이프를 사용하더라도 이러한 효과는 마찬가지로 기대할 수 있다.
또한, 본 발명에 따른 패키지 스택은 최상단 패키지를 제외하고는 모두 와이어 본딩을 이용하여 집적회로 칩과 배선기판을 전기적으로 연결시키기 때문에 배선기판의 휨 현상이 줄어든다. 더구나, 칩 범프들은 상대적으로 휨 현상이 심하게 발생하는 배선기판 양쪽 끝부분에 형성되지 않기 때문에 종래와 같이 볼 들뜸과 같은 불량을 효과적으로 방지할 수 있다. 이와 같이 배선기판의 휨 현상에 따른 문제를 개선함으로써 원하는 수만큼 개별 패키지들을 적층하는 것이 가능해진다. 따라서, 본 발명의 패키지 스택은 고집적, 대용량의 제품을 생산하는데 적합하다고 할 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (14)

  1. 활성면과 그에 반대되는 뒷면을 가지는 제1 집적회로 칩과, 윗면과 그에 반대되는 밑면을 가지는 제1 배선기판을 포함하며, 상기 제1 집적회로 칩의 활성면이 상기 제1 배선기판의 윗면에 부착되면서 전기적으로 연결되는 제1 패키지와;
    활성면과 그에 반대되는 뒷면을 가지는 제2 집적회로 칩과, 윗면과 그에 반대되는 밑면을 가지는 제2 배선기판을 포함하며, 상기 제2 집적회로 칩의 뒷면이 상기 제2 배선기판의 윗면에 부착되고, 상기 제2 집적회로 칩의 활성면이 본딩 와이어에 의하여 상기 제2 배선기판의 윗면에 전기적으로 연결되는 제2 패키지를 포함하며,
    상기 제1 패키지가 상기 제2 패키지의 위쪽에 위치하도록 적층되며, 상기 제2 집적회로 칩의 활성면이 상기 제1 배선기판의 밑면에 전기적으로 연결되는 것을 특징으로 하는 패키지 스택.
  2. 제1 항에 있어서,
    상기 제1 패키지는 상기 제1 집적회로 칩의 활성면에 형성되며 상기 제1 집적회로 칩의 활성면과 상기 제1 배선기판의 윗면을 전기적으로 연결하는 칩 범프를 더 포함하는 것을 특징으로 하는 패키지 스택.
  3. 제1 항에 있어서,
    상기 제1 패키지는 상기 제1 집적회로 칩의 활성면과 상기 제1 배선기판의 윗면 사이에 개재되며 상기 제1 집적회로 칩의 활성면과 상기 제1 배선기판의 윗면을 전기적으로 연결하는 이방성 접속 테이프를 더 포함하는 것을 특징으로 하는 패키지 스택.
  4. 제1 항에 있어서,
    상기 제2 패키지는 상기 제2 집적회로 칩의 활성면에 형성되며 상기 제2 집적회로 칩의 활성면과 상기 제1 배선기판의 밑면을 전기적으로 연결하는 칩 범프를 더 포함하는 것을 특징으로 하는 패키지 스택.
  5. 제1 항에 있어서,
    상기 제2 패키지는 상기 제2 집적회로 칩의 활성면과 상기 제1 배선기판의 밑면 사이에 개재되며 상기 제2 집적회로 칩의 활성면과 상기 제1 배선기판의 밑면을 전기적으로 연결하는 이방성 접속 테이프를 더 포함하는 것을 특징으로 하는 패키지 스택.
  6. 제1 항 내지 제5 항 중의 어느 한 항에 있어서,
    상기 제1 배선기판의 윗면 및 상기 제1 배선기판의 밑면과 상기 제2 배선기판의 윗면 사이에 형성되는 보호 수지 또는 몰딩 수지를 더 포함하는 것을 특징으로 하는 패키지 스택.
  7. 제1 항 내지 제5 항 중의 어느 한 항에 있어서,
    활성면과 그에 반대되는 뒷면을 가지는 제3 집적회로 칩과, 윗면과 그에 반대되는 밑면을 가지는 제3 배선기판을 포함하며, 상기 제3 집적회로 칩의 뒷면이 상기 제3 배선기판의 윗면에 부착되고, 상기 제3 집적회로 칩의 활성면이 본딩 와이어에 의하여 상기 제3 배선기판의 윗면에 전기적으로 연결되는 제3 패키지를 더 포함하며,
    상기 제3 패키지가 상기 제2 패키지의 아래쪽에 위치하도록 적층되며, 상기 제3 집적회로 칩의 활성면이 상기 제2 배선기판의 밑면에 전기적으로 연결되는 것을 특징으로 하는 패키지 스택.
  8. 활성면이 제1 배선기판의 윗면을 향하도록 제1 집적회로 칩을 상기 제1 배선기판의 윗면에 부착하고 전기적으로 연결하여 제1 패키지를 제조하는 단계와;
    활성면에 반대되는 뒷면이 제2 배선기판의 윗면을 향하도록 제2 집적회로 칩을 상기 제2 배선기판의 윗면에 부착하고, 본딩 와이어를 이용하여 상기 제2 집적회로 칩의 활성면을 상기 제2 배선기판의 윗면에 전기적으로 연결하여 제2 패키지를 제조하는 단계와;
    상기 제1 패키지가 상기 제2 패키지의 위쪽에 위치하고, 상기 제2 집적회로 칩의 활성면이 상기 제1 배선기판의 밑면에 전기적으로 연결되도록 상기 제1 패키지와 상기 제2 패키지를 적층하는 단계를 포함하는 패키지 스택의 제조 방법.
  9. 제8 항에 있어서,
    상기 제1 패키지의 제조 단계는, 상기 제1 집적회로 칩을 상기 제1 배선기판에 부착하기 전에 상기 제1 집적회로 칩의 활성면에 칩 범프를 형성하는 단계를 더 포함하는 것을 특징으로 하는 패키지 스택의 제조 방법.
  10. 제8 항에 있어서,
    상기 제1 패키지의 제조 단계는, 상기 제1 집적회로 칩을 상기 제1 배선기판에 부착하기 전에 상기 제1 집적회로 칩의 활성면과 상기 제1 배선기판의 윗면 사이에 이방성 접속 테이프를 개재하는 단계를 더 포함하는 것을 특징으로 하는 패키지 스택의 제조 방법.
  11. 제8 항에 있어서,
    상기 제2 패키지의 제조 단계는, 상기 제2 집적회로 칩의 활성면에 칩 범프를 형성하는 단계를 더 포함하는 것을 특징으로 하는 패키지 스택의 제조 방법.
  12. 제8 항에 있어서,
    상기 제1 패키지와 제2 패키지의 적층 단계는, 상기 제2 집적회로 칩의 활성면과 상기 제1 배선기판의 밑면 사이에 이방성 접속 테이프를 개재하는 단계를 더 포함하는 것을 특징으로 하는 패키지 스택의 제조 방법.
  13. 제8 항 내지 제12 항 중의 어느 한 항에 있어서,
    상기 제1 배선기판의 윗면 및 상기 제1 배선기판의 밑면과 상기 제2 배선기판의 윗면 사이에 보호 수지 또는 몰딩 수지를 형성하는 단계를 더 포함하는 것을 특징으로 하는 패키지 스택의 제조 방법.
  14. 제8 항 내지 제12 항 중의 어느 한 항에 있어서,
    활성면에 반대되는 뒷면이 제3 배선기판의 윗면을 향하도록 제3 집적회로 칩을 상기 제3 배선기판의 윗면에 부착하고, 본딩 와이어를 이용하여 상기 제3 집적회로 칩의 활성면을 상기 제3 배선기판의 윗면에 전기적으로 연결하여 제3 패키지를 제조하는 단계와;
    상기 제3 패키지가 상기 제2 패키지의 아래쪽에 위치하고, 상기 제3 집적회로 칩의 활성면이 상기 제2 배선기판의 밑면에 전기적으로 연결되도록 상기 제2 패키지와 상기 제3 패키지를 적층하는 단계를 더 포함하는 것을 특징으로 하는 패키지 스택의 제조 방법.
KR1020040079881A 2004-10-07 2004-10-07 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법 KR100573302B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040079881A KR100573302B1 (ko) 2004-10-07 2004-10-07 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법
US11/100,525 US7420814B2 (en) 2004-10-07 2005-04-07 Package stack and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040079881A KR100573302B1 (ko) 2004-10-07 2004-10-07 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060031010A KR20060031010A (ko) 2006-04-12
KR100573302B1 true KR100573302B1 (ko) 2006-04-24

Family

ID=36144438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040079881A KR100573302B1 (ko) 2004-10-07 2004-10-07 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7420814B2 (ko)
KR (1) KR100573302B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
DE102006016345A1 (de) * 2006-04-05 2007-10-18 Infineon Technologies Ag Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
US8198735B2 (en) 2006-12-31 2012-06-12 Stats Chippac Ltd. Integrated circuit package with molded cavity
KR101489325B1 (ko) * 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US8134227B2 (en) * 2007-03-30 2012-03-13 Stats Chippac Ltd. Stacked integrated circuit package system with conductive spacer
US20090152740A1 (en) * 2007-12-17 2009-06-18 Soo-San Park Integrated circuit package system with flip chip
US8258015B2 (en) * 2008-02-22 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with penetrable film adhesive
US7919871B2 (en) * 2008-03-21 2011-04-05 Stats Chippac Ltd. Integrated circuit package system for stackable devices
US8304869B2 (en) * 2008-08-01 2012-11-06 Stats Chippac Ltd. Fan-in interposer on lead frame for an integrated circuit package on package system
US7859094B2 (en) * 2008-09-25 2010-12-28 Stats Chippac Ltd. Integrated circuit package system for stackable devices
US9293350B2 (en) * 2008-10-28 2016-03-22 Stats Chippac Ltd. Semiconductor package system with cavity substrate and manufacturing method therefor
US8194411B2 (en) * 2009-03-31 2012-06-05 Hong Kong Applied Science and Technology Research Institute Co. Ltd Electronic package with stacked modules with channels passing through metal layers of the modules
US8749040B2 (en) * 2009-09-21 2014-06-10 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8812879B2 (en) * 2009-12-30 2014-08-19 International Business Machines Corporation Processor voltage regulation
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR102228461B1 (ko) 2014-04-30 2021-03-17 삼성전자주식회사 반도체 패키지 장치
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0137826B1 (ko) * 1994-11-15 1998-04-28 문정환 반도체 디바이스 패키지 방법 및 디바이스 패키지
JP2806357B2 (ja) * 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
JPH1154884A (ja) * 1997-08-06 1999-02-26 Nec Corp 半導体装置の実装構造
US6451624B1 (en) 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP2001203319A (ja) * 2000-01-18 2001-07-27 Sony Corp 積層型半導体装置
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP3929250B2 (ja) * 2001-03-08 2007-06-13 株式会社ルネサステクノロジ 半導体装置
KR20030040922A (ko) 2001-11-17 2003-05-23 삼성전자주식회사 칩 스케일 패키지와 그 제조 방법 및 이를 적층하여구비된 적층 칩 스케일 패키지
JP2004087936A (ja) * 2002-08-28 2004-03-18 Seiko Epson Corp 半導体装置及び半導体装置の製造方法並びに電子機器
US6972481B2 (en) * 2002-09-17 2005-12-06 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US6933598B2 (en) * 2002-10-08 2005-08-23 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package and electrically shielded first package
KR100512810B1 (ko) 2002-10-22 2005-09-07 주식회사 유니세미콘 스택 패키지 및 그 제조방법
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
JP2004327951A (ja) * 2003-03-06 2004-11-18 Shinko Electric Ind Co Ltd 半導体装置
JP3917946B2 (ja) * 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
US20040210256A1 (en) * 2003-04-17 2004-10-21 Medtronic, Inc. Methods and apparatus for decreasing incidences of early recurrence of atrial fibrillation
TWI311353B (en) * 2003-04-18 2009-06-21 Advanced Semiconductor Eng Stacked chip package structure
US7057277B2 (en) * 2003-04-22 2006-06-06 Industrial Technology Research Institute Chip package structure
JP4360941B2 (ja) * 2004-03-03 2009-11-11 Ｎｅｃエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
KR20060031010A (ko) 2006-04-12
US20060076665A1 (en) 2006-04-13
US7420814B2 (en) 2008-09-02

Similar Documents

Publication Publication Date Title
KR100626618B1 (ko) 반도체 칩 적층 패키지 및 제조 방법
US7242081B1 (en) Stacked package structure
US7420814B2 (en) Package stack and manufacturing method thereof
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
US6828174B2 (en) Semiconductor device and a method of manufacturing the same
US9449941B2 (en) Connecting function chips to a package to form package-on-package
US20050127492A1 (en) Semiconductor packages for enhanced number of terminals, speed and power performance
US11869829B2 (en) Semiconductor device with through-mold via
US20020061665A1 (en) Method and apparatus for vertically stacking and interconnecting ball grid array (BGA) electronic circuit devices
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
CN108735684B (zh) 多晶片半导体封装体及垂直堆叠的半导体晶片和封装方法
CN107342237B (zh) 制造半导体封装件的方法和制造PoP半导体装置的方法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
KR101394647B1 (ko) 반도체 패키지 및 그 제조방법
JP2001250907A (ja) 半導体装置及びその製造方法
KR101013548B1 (ko) 스택 패키지
JP2006202997A (ja) 半導体装置およびその製造方法
CN100539102C (zh) 电路板嵌埋有半导体芯片的电性连接结构
KR20090044496A (ko) 스택 패키지
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
CN219917164U (zh) 半导体封装装置
KR102029804B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조 방법
US9966364B2 (en) Semiconductor package and method for fabricating the same
JP4398225B2 (ja) 半導体装置
US6433415B2 (en) Assembly of plurality of semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 14