JPH1154884A - 半導体装置の実装構造 - Google Patents

半導体装置の実装構造

Info

Publication number
JPH1154884A
JPH1154884A JP9212065A JP21206597A JPH1154884A JP H1154884 A JPH1154884 A JP H1154884A JP 9212065 A JP9212065 A JP 9212065A JP 21206597 A JP21206597 A JP 21206597A JP H1154884 A JPH1154884 A JP H1154884A
Authority
JP
Japan
Prior art keywords
package
substrate
solder
package receiving
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9212065A
Other languages
English (en)
Inventor
Hironobu Ikeda
博伸 池田
Yukio Yamaguchi
幸雄 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9212065A priority Critical patent/JPH1154884A/ja
Priority to US09/111,871 priority patent/US5973930A/en
Priority to CA002242802A priority patent/CA2242802C/en
Priority to EP98113208A priority patent/EP0896501A3/en
Priority to KR1019980031437A priority patent/KR100294958B1/ko
Publication of JPH1154884A publication Critical patent/JPH1154884A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 ベアチップ実装され多数の外部端子を有する
半導体パッケージをハンダバンプ接続によってプリント
配線基板に実装する半導体装置の実装構造を提供する。 【解決手段】 半導体パッケージ１０を配線基板９に搭
載する構造において、配線基板１０上の半導体パッケー
ジ搭載位置に、半導体パッケージと略同一またはそれよ
り大きな外形で、上面に半導体パッケージ１０と接続す
るためのパッド１４および下面に前記配線基板９と接続
するためのパッド１５を有するパッケージ受け基板６を
配置し、前記配線基板９のパッド１６と前記パッケージ
受け基板６の下面のパッド１５とをハンダ８にて接続
し、該ハンダ接続部にアンダーフィル７を充填固着して
いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の実装
構造に関し、特に、半導体装置と略同一な大きさで実装
することができ、多ピンで高密度に実装することができ
る半導体装置の実装構造に関する。
【０００２】
【従来の技術】従来のこの種の半導体装置の実装構造が
特開平４−１５４１３６号公報に開示されている。
【０００３】この公報記載の半導体装置の実装構造で
は、ベアチップと基板との間にフィルムキャリアが介在
する構造となっている。フィルムキャリアの基材はアル
ミナ、窒化アルミ等のセラミック、または、ポリイミ
ド、テフロン等の有機材料等であり、フィルムキャリア
の上面にはフリップチップの電極と接続するためのパッ
ドが配置され、下面には基板の電極と接続するためのパ
ッドが配置されている。フリップチップとフィルムキャ
リアとの接合はＡｕ（金）−Ａｕ（金）接合、または、
Ａｕ（金）−Ｓｎ（スズ）接合等であり、フィルムキャ
リアと基板との接合にはハンダが用いられている。
【０００４】
【発明が解決しようとする課題】一般に、ベアチップ実
装した半導体パッケージを配線基板に実装する場合に
は、半導体パッケージ自身の熱膨張係数と配線基板の熱
膨張係数とを合わせる必要があり、また、双方の熱膨張
係数の差が大きい場合には、アンダーフィル材等を封入
することによって接合部の応力を分散させ、接続信頼性
を向上させる手段が用いられる。
【０００５】しかしながら、上述の従来技術では、ま
ず、ベアチップの熱膨張係数とフィルムキャリアの熱膨
張係数とが考慮されておらず、ベアチップとフィルムキ
ャリアとの間の接合部の接続信頼性を確保するためには
フィルムキャリアの基材としてＳｉ（シリコン）チップ
と熱膨張係数値が近い窒化アルミが望ましいが、このよ
うな構成とした場合、今度は配線基板との熱膨張係数の
差が問題となり、熱膨張係数の大きいプリント配線基板
などに実装した場合、フィルム基板とプリント基板との
間の接続信頼性に問題が生じる。
【０００６】ベアチップを直接プリント基板に搭載する
場合、ベアチップとプリント基板との隙間にアンダーフ
ィル材を封入して接合部の接続信頼性を確保する手段も
また一般的であるが、ベアチップに不良あるいは故障が
生じて交換を要求された場合、アンダーフィル材にて固
着されているためベアチップの交換が非常に困難にな
る。
【０００７】本発明の目的は、パッケージ外形が集積回
路チップの外形と略同一な大きさであり、多ピン接続と
高密度実装が可能な半導体装置の実装構造を提供するこ
とにある。
【０００８】また、本発明の他の目的は、半導体装置を
搭載する基板として低コストであり大型化が可能なプリ
ント配線基板を採用した半導体装置の実装構造を提供す
ることにある。
【０００９】さらに、本発明の他の目的は、不良あるい
は故障した半導体装置を容易に交換することが可能な実
装構造を提供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体装置の実
装構造は、半導体装置を含む半導体パッケージを配線基
板に搭載する構造において、前記配線基板上の前記半導
体パッケージの搭載位置に前記半導体パッケージの外形
寸法と略同一の外形寸法または前記半導体パッケージよ
り大きな外形寸法で、上面に前記半導体パッケージと接
続するための電極および下面に前記配線基板と接続する
ための電極を有するパッケージ受け基板を配置し、前記
配線基板の電極と前記パッケージ受け基板の下面の電極
とをハンダにて接続し、該ハンダ接続部にアンダーフィ
ル材を充填して前記配線基板と前記パッケージ受け基板
とを固着している。
【００１１】また、本発明の他の半導体装置の実装構造
は、前記配線基板に複数のパッケージ受け基板が設けら
れている。
【００１２】また、本発明の他の半導体装置の実装構造
は、前記配線基板上の一つのパッケージ受け基板上に、
一つの前記半導体パッケージがハンダによって接続され
ている。
【００１３】また、本発明の他の半導体装置の実装構造
は、前記配線基板上に複数のパッケージ受け基板が配置
され、一つのパッケージ受け基板上に一つの前記半導体
パッケージがハンダによって接続されている。
【００１４】また、本発明の他の半導体装置の実装構造
は、前記配線基板上の一つのパッケージ受け基板上に、
複数の前記半導体パッケージがハンダバンプによって接
続されている。
【００１５】また、本発明の他の半導体装置の実装構造
は、前記配線基板上に複数のパッケージ受け基板が配置
されており、一つのパッケージ受け基板上に、複数の前
記半導体パッケージがハンダバンプによって接続されて
いる。
【００１６】また、本発明の他の半導体装置の実装構造
は、前記配線基板上に配置されたパッケージ受け基板の
熱膨張係数が、前記半導体パッケージの熱膨張係数と略
同一である．また、本発明の他の半導体装置の実装構造
は、前記配線基板上に配置されたパッケージ受け基板の
熱膨張係数と、前記半導体パッケージの熱膨張係数の差
が、前記半導体パッケージの熱膨張係数の５０％以内で
ある。
【００１７】また、本発明の他の半導体装置の実装構造
は、前記配線基板と前記配線基板上に配置されたパッケ
ージ受け基板とを接続しているハンダの溶融点が、前記
パッケージ受け基板と前記半導体パッケージを接続する
ハンダの溶融点と同じである。
【００１８】また、本発明の他の半導体装置の実装構造
は、前記配線基板と前記配線基板上に配置されたパッケ
ージ受け基板とを接続しているハンダの溶融点が、前記
パッケージ受け基板と前記半導体パッケージを接続する
ハンダの溶融点より高い温度である。
【００１９】
【発明の実施の形態】次に本発明の半導体装置の実装構
造の実施の形態について図面を参照して詳細に説明す
る。
【００２０】図１を参照すると、本発明の半導体装置の
実装構造の第一の実施の形態は、半導体装置１を含む半
導体パッケージ１０と、半導体パッケージ１０を搭載す
るためのパッケージ受け基板６と、半導体パッケージ１
０とパッケージ受け基板６とを電気的および機械的に接
続するハンダ５と、パッケージ受け基板６を搭載する配
線基板９と、パッケージ受け基板６と配線基板９とを電
気的および機械的に接続するハンダ８と、パッケージ受
け基板６と配線基板９との間隙に充填されたアンダーフ
ィル７とを含む。
【００２１】パッケージ受け基板６の外形寸法を３０ｍ
ｍ×３０ｍｍとし、パッケージ受け基板６の下面の隣接
するパッド１５間の距離を１ｍｍとすると、パッド１５
を格子状に配列すればおよそ９００個のパッド１５を配
置することが可能となる。配線基板９の上面に配置され
たパッド１６は、パッケージ受け基板６の下面のパッド
１５と対応する位置に配置されており、配線基板９の上
面のパッド１６とパッケージ受け基板６の下面のパッド
１５とがハンダ８によって接続されている。配線基板９
として一般的なプリント配線基板を採用し、パッケージ
受け基板６の材料としてセラミック系材料を採用した場
合、熱膨張係数の差による応力がハンダ付け部およびパ
ッド取り付け部に発生する。プリント配線基板の熱膨張
係数は２０〜３０ｐｐｍであるのに対し、セラミック系
材料、例えばアルミナは約７ｐｐｍであり、アルミナに
対してプリント配線基板の熱膨張係数は３〜４倍という
大きな差がある。温度変化が生じた場合、双方に伸び縮
みの差が発生し、この差によりハンダ付け部やパッド取
り付け部に集中応力が発生する。この応力はハンダのク
ラック（亀裂）やパッド剥がれの原因となり、このた
め、電気的にオープンが発生してしまうという問題が生
じる可能性がある。この問題を回避するためにパッケー
ジ受け基板６と配線基板９との間隙にアンダーフィル材
７、例えばエポキシ系樹脂、を充填し、両者を固着させ
る。充填されたアンダーフィル材７は熱膨張差によって
発生した応力を分散させ、これにより、ハンダ付け部の
クラックやパッド剥がれという問題を防ぐことが可能と
なる。
【００２２】図２（ａ）は半導体パッケージ１０と配線
基板９上に取り付けられたパッケージ受け基板６とを示
す断面図である。図２（ａ）に示すように、パッケージ
受け基板６上に搭載される半導体パッケージ１０は外部
端子としてハンダバンプ５１を持つＢＧＡ（ボールグリ
ッドアレイ）タイプのパッケージである。半導体装置１
下面の回路面にはパッド１１が格子状または外周近傍に
配置されている。半導体装置１はパッド１１と同様に配
置されたパッド１２を上面に持つキャリア基板４上に搭
載されている。半導体装置１のパッド１１とキャリア基
板４の上面のパッド１２とはハンダ２で接続されてお
り、半導体装置１とキャリア基板４との間隙にはアンダ
ーフィル３が充填されている。半導体装置１の外形寸法
を１５ｍｍ×１５ｍｍとし、半導体装置１の隣接するパ
ッド１１間の距離を０．５ｍｍとすると、パッド１１を
格子状に配置すればおよそ９００個のパッドを配置する
ことが可能となる。キャリア基板４の上面のパッド１２
の配置も半導体装置１のパッド１１の配置と同じであ
る。キャリア基板４の外形寸法は３０ｍｍ×３０ｍｍで
あり、キャリア基板４の下面のパッド１３の配列は、前
記パッケージ受け基板６の上面のパッド１４と同じよう
に９００個のパッドが１ｍｍ間隔で格子状に配置されて
いる。キャリア基板４の上面のパッド１２と下面のパッ
ド１３とはキャリア基板４の内層および外層の配線によ
って任意に接続されている。キャリア基板４の上面のパ
ッド１２の間隔が０．５ｍｍと非常に狭く、通常のスル
ーホールタイプのプリント基板では製造が困難であるた
め、キャリア基板４の材料としてはセラミック系の材
料、例えばアルミナ等が望ましい。半導体装置１の材料
はシリコンであり、その熱膨張係数は約３ｐｐｍであ
る。これに対し、キャリア基板４の材料をアルミナとし
た場合、その熱膨張係数は約７ｐｐｍであり、前述した
如く半導体装置１とキャリア基板４との熱膨張係数の差
により、双方を接続しているハンダおよびパッド取り付
け部に集中応力が発生し、ハンダのクラックやパッド剥
がれ等を引き起こす要因となる可能性がある。そのた
め、アンダーフィル３を半導体装置１とキャリア基板４
との間隙に充填することによってハンダやパッド取り付
け部に加わる応力を分散させ、接続部の接続信頼性を確
保することができる。アンダーフィル材３はエポキシ系
樹脂等である。また、アンダーフィル３は半導体装置１
の回路面を保護する役割も果たしている。
【００２３】図２（ｂ）は半導体パッケージ１０を配線
基板９上に配置した構成を示す断面図である。半導体パ
ッケージ１０のキャリア基板４の外形とパッケージ受け
基板６の外形は略同一であり、半導体パッケージ１０の
キャリア基板４の下面のパッド１３の配置とパッケージ
受け基板６の上面のパッド１４との配置は同一であり、
ハンダ５によって電気的および機械的に接続される。キ
ャリア基板４の外形とパッケージ受け基板６の外形は異
なっていても、パッド１３とパッド１４の配置が同じで
あれば問題ない。キャリア基板４の材料とパッケージ受
け基板６の材料は同じものである。例えば、キャリア基
板４の材料としてアルミナを採用した場合、パッケージ
受け基板６の材料もアルミナを採用する。キャリア基板
４とパッケージ受け基板６の材料を同じものにすること
によって、キャリア基板４とパッケージ受け基板６との
熱膨張係数の差がゼロとなり、温度変化によってハンダ
５およびパッド１３，１４に発生する集中応力を限りな
くゼロにすることが可能となる。そのため、キャリア基
板４とパッケージ受け基板６との間隙に前述したような
アンダーフィル材を充填することなく接続信頼性を確保
することが可能となる。
【００２４】なお、キャリア基板４およびパッケージ受
け基板６の材料を同一にすると説明したが、キャリア基
板４とパッケージ受け基板６との熱膨張係数の差が、キ
ャリア基板４の熱膨張係数の５０％以内であればハンダ
５およびパッド１３，１４に加わる応力は少なく、問題
はない。使用する材料として例を挙げると、キャリア基
板４には熱膨張係数が約５ｐｐｍであるガラスセラミッ
クを使用し、パッケージ受け基板には熱膨張係数が約７
ｐｐｍであるアルミナセラミックを使用する。
【００２５】また、半導体装置１に故障が生じた場合、
半導体パッケージ１０を交換する必要が生じる。このと
きキャリア基板４のパッド１３とパッケージ受け基板６
のパッド１４とを接続しているハンダ５が溶融する温度
まで加熱を行うが、このとき半導体装置１とキャリア基
板４を接続しているハンダ２がハンダ５と同じ溶融点の
組成の場合、ハンダ２が溶融するが、半導体装置１とキ
ャリア基板４とはアンダーフィル３で固着されているた
め両者が分離することはなく、また、同様にパッケージ
受け基板６と配線基板９とを接続しているハンダ８がハ
ンダ５と同じ溶融点の組成の場合、ハンダ８が溶融する
が、配線基板９とパッケージ受け基板６ともアンダーフ
ィル７で固着されているため両者が分離することはな
く、ハンダ５が溶融することによって容易に半導体パッ
ケージ１０を交換することが可能である。キャリア基板
４とパッケージ受け基板６とを接続するハンダの組成と
して例えばＳｎ６３／Ｐｂ３７ｗｔ％の共晶ハンダを使
用し、同様にハンダ２およびハンダ８にも共晶ハンダを
使用する。また、ハンダ２およびハンダ８にはハンダ５
より溶融点の高い組成のハンダ、例えばＳｎ１０／Ｐｂ
９０ｗｔ％の組成のハンダを用いれば、半導体パッケー
ジ１０を交換するときにキャリア基板４とパッケージ受
け基板６とを接続しているハンダ５のみを溶融し、半導
体装置１とキャリア基板４とを接続しているハンダ２お
よびパッケージ受け基板６と配線基板９とを接続してい
るハンダ８を溶融させずにおくことも可能である。
【００２６】次に本発明の半導体装置の実装構造の製造
方法について図面を参照して詳細に説明する。
【００２７】まず、配線基板９上にパッケージ受け基板
６を取り付ける工程を説明する。
【００２８】図３（ａ）を参照すると、パッケージ受け
基板６の下面のパッド１５にハンダバンプ８１が設けら
れている。ハンダバンプ８１を設ける方法としてパッケ
ージ受け基板６のパッド１５上にクリームハンダをスク
リーン印刷によって供給し、加熱リフロー、例えばハン
ダの組成がＳｎ６３／Ｐｂ３７ｗｔ％共晶ハンダの場
合、２１０℃で加熱を行うことによってクリームハンダ
は溶融し半球状のハンダバンプ８１となる。別の手段と
して、予め球状に加工されたハンダボールをパッド１５
上に配置し加熱リフローする工法も考えられる。パッケ
ージ受け基板６の隣接するパッド１５の距離が１ｍｍの
場合、パッド１５の形状は直径約０．５ｍｍ程度の円状
が望ましく、ハンダバンプ８１の高さは０．５〜０．７
ｍｍ程度が望ましい。
【００２９】次に、配線基板９上のパッド１６とパッケ
ージ受け基板６のハンダバンプ８１とが重なり合うよう
に位置合せを行い、加熱リフローを行うことによって、
図３（ｂ）に示すようにパッケージ受け基板６のパッド
１５と配線基板９のパッド１６とがハンダ８によって電
気的および機械的に接続される。配線基板９上のパッド
１６の大きさもパッケージ受け基板６のパッド１５と略
同一が望ましい。パッケージ受け基板６と配線基板９の
間隙はハンダ８の表面張力によって約０．５ｍｍ程度確
保される。
【００３０】次の工程は、図３（ｃ）に示すようにアン
ダーフィル７をパッケージ受け基板６と配線基板９との
間隙に充填する工程である。アンダーフィル７はパッケ
ージ受け基板６の外周から充填する。アンダーフィル７
は加熱硬化型のエポキシ系樹脂等であり、パッケージ受
け基板６と配線基板９との間隙にボイドが発生すること
を防ぐためパッケージ受け基板６の１辺もしくは隣り合
う２辺から供給するのが望ましい。アンダーフィル７の
充填方法はディスペンス方式を採用し、充填されたアン
ダーフィル７はパッケージ受け基板６と配線基板９との
間隙を毛細管現象によって浸透していく。パッケージ受
け基板６と配線基板９との間隙にアンダーフィル７が完
全に充填されたらアンダーフィル７の硬化温度まで加熱
し、アンダーフィル７を硬化させる。
【００３１】次に半導体パッケージ１０の製造工程を説
明する。
【００３２】図４を参照すると、半導体パッケージ１０
の製造方法も前記パッケージ受け基板６を配線基板９へ
取り付ける工法とほぼ同様である。図４（ａ）に示すよ
うに最初に半導体装置１のパッド１１に予めハンダバン
プ２１を設ける。半導体装置１の隣接するパッド１１の
距離が０．５ｍｍのように微細な場合、クリームハンダ
印刷工法は困難であるため予め球状に加工されたハンダ
ボールを供給する工法が望ましい。ハンダボールをパッ
ド１１上に配置し、加熱リフロー、例えばハンダの組成
がＳｎ６３／Ｐｂ３７ｗｔ％共晶ハンダの場合、２１０
℃で加熱を行うことによってハンダバンプ２１が形成さ
れる。
【００３３】次にキャリア基板４の上面のパッド１２と
半導体装置１のハンダバンプ２１とが重なり合うように
位置合せを行い、加熱リフローを行うことによって、図
４（ｂ）に示すように半導体装置１のパッド１１とキャ
リア基板４のパッド１２がハンダ２によって電気的およ
び機械的に接続される。半導体装置１のパッド１１とキ
ャリア基板４のパッド１２の大きさは略同一が望まし
い。
【００３４】次の工程は、図４（ｃ）に示すようにアン
ダーフィル３を半導体装置１とキャリア基板４との間隙
に充填する工程である。アンダーフィル３は前記アンダ
ーフィル７と同様加熱硬化型のエポキシ系樹脂等であ
り、半導体装置１とキャリア基板４の間隙にボイドが発
生することを防ぐために半導体装置１の外周１辺もしく
は隣り合う２辺からディスペンス方式で供給することが
望ましい。半導体装置１とキャリア基板４の間隙にアン
ダーフィル３が完全に充填されたらアンダーフィル３の
硬化温度まで加熱し、アンダーフィル３を硬化させる。
【００３５】次に半導体パッケージ１０を配線基板９上
に取り付けられたパッケージ受け基板６上に取り付ける
工程について説明する。
【００３６】図２（ａ）を参照すると、半導体パッケー
ジ１０のキャリア基板４の下面のパッド１３にはハンダ
バンプ５１が設けられている。ハンダバンプ５１を設け
る方法としてキャリア基板４のパッド１３上にクリーム
ハンダをスクリーン印刷によって供給し、加熱リフロ
ー、例えばハンダの組成がＳｎ６３／Ｐｂ３７ｗｔ％共
晶ハンダの場合、２１０℃で加熱を行うことによってク
リームハンダは溶融し半球状のハンダバンプ５１とな
る。別の手段として、予め球状に加工されたハンダボー
ルをパッド１３状に配置し加熱リフローする工法も考え
られる。キャリア基板４の隣接するパッド１３の距離が
１ｍｍの場合、パッド１３の大きさは直径約０．５ｍｍ
程度の円状が望ましく、ハンダバンプ５１の高さは０．
５〜０．７ｍｍ程度が望ましい。
【００３７】次にパッケージ受け基板６上のパッド１４
とキャリア基板４のハンダバンプ５１とが重なり合うよ
うに位置合せを行い、加熱リフローを行うことによっ
て、図２（ｂ）に示すようにキャリア基板４のパッド１
３とパッケージ受け基板６のパッド１４とがハンダ５に
よって電気的および機械的に接続される。パッケージ受
け基板６上のパッド１４の大きさもキャリア基板４のパ
ッド１３と略同一が望ましい。キャリア基板４とパッケ
ージ受け基板６との間隙はハンダ５の表面張力によって
約０．５ｍｍ程度確保される。以上で半導体パッケージ
１０を配線基板９上に取り付けられたパッケージ受け基
板６上に取り付ける工程は完了である。
【００３８】次に、本発明の第二の実施の形態について
図面を参照して説明する。この第二の実施の形態の特徴
は配線基板上に複数のパッケージ受け基板が配置されて
いる点にある。他の構成は第一の実施の形態と同様であ
る。
【００３９】図５を参照すると、配線基板９１上には複
数のパッケージ受け基板６が配置され、第一の実施の形
態と同様、パッケージ受け基板６の下面のパッド１５と
配線基板９１のパッド１６１とがハンダ８２によって電
気的および機械的に接続されており、パッケージ受け基
板６と配線基板９１との間隙にはアンダーフィル７１が
充填されている。そして、一つのパッケージ受け基板６
上には一つの半導体パッケージ１０がハンダ５２によっ
て電気的および機械的に接続されている。
【００４０】次に、本発明の第三の実施の形態について
図面を参照して説明する。この第三の実施の形態の特徴
は配線基板上のパッケージ受け基板上に複数の半導体パ
ッケージが実装されている点にある。他の構成は第一の
実施の形態と同様である。
【００４１】図６を参照すると、配線基板９２上のパッ
ケージ受け基板６１上には複数の半導体パッケージ１０
がハンダ５３によって電気的および機械的に接続されて
いる。パッケージ受け基板６１上のパッド１４１は、複
数の半導体パッケージ１０のパッド１３が対応するよう
に配置されており、パッケージ受け基板６１の下面のパ
ッド１５１は配線基板９２上のパッド１６２と対応する
ように配置されている。パッケージ受け基板６１の下面
のパッド１５１と配線基板９２上のパッド１６２とはハ
ンダ８３で電気的および機械的に接続されており、前述
したようにハンダ付け部およびパッド取り付け部に加わ
る応力を分散するためにパッケージ受け基板６１と配線
基板９２との間隙にはアンダーフィル７２が充填されて
いる。ただし、パッケージ受け基板６１と配線基板９２
との熱膨張係数が大きく異なる場合、例えばパッケージ
受け基板６１の材料としてアルミナを採用し、配線基板
９２の材料としてプリント配線基板を採用した場合、パ
ッケージ受け基板６１の外形が大きくなりすぎるとアン
ダーフィル７２で応力を緩和しきれなくなりアンダーフ
ィル自身にクラックや剥がれ等が発生する可能性がある
ため、パッケージ受け基板６１の外形寸法は最大でも５
０ｍｍ×５０ｍｍ程度が望ましい。
【００４２】次に、本発明の第四の実施の形態について
図面を参照して説明する。この第四の実施の形態の特徴
は配線基板上に複数のパッケージ受け基板が配置されて
おり、なおかつ前記パッケージ受け基板上に複数の半導
体パッケージが実装されている点にある。他の構成は第
一の実施の形態と同様である。
【００４３】図７を参照すると、配線基板９３上には複
数のパッケージ受け基板６１が配置されており、配線基
板９３とパッケージ受け基板６１とがハンダ８４で電気
的および機械的に接続されており、配線基板９３とパッ
ケージ受け基板６１との間隙にはアンダーフィル７３が
充填されている。パッケージ受け基板６１上には複数の
半導体装置１０が第三の実施の形態と同様の構成で実装
されている。
【００４４】
【発明の効果】以上の説明で明らかなように、本発明で
は、配線基板上に配置されハンダで接続され間隙にアン
ダーフィルが充填されたパッケージ受け基板上に、半導
体パッケージをハンダで接続実装されており、半導体パ
ッケージのキャリア基板と前記パッケージ受け基板との
熱膨張係数が略同一もしくは近い値であるため、半導体
パッケージをパッケージ受け基板に直接ハンダ付け実装
が可能となり、ハンダ接続端子間隔の微細化が可能とな
り、この結果、高密度多ピン実装構造が実現できる。
【００４５】また、前記半導体パッケージを前記パッケ
ージ受け基板上にハンダのみで接続しているため半導体
パッケージの交換を容易に実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態を示す断面図であ
る。
【図２】本発明の第一の実施の形態の製造方法を示す断
面図である。
【図３】本発明の第一の実施の形態の製造方法を示す断
面図である。
【図４】本発明の第一の実施の形態の製造方法を示す断
面図である。
【図５】本発明の第二の実施の形態を示す断面図であ
る。
【図６】本発明の第三の実施の形態を示す断面図であ
る。
【図７】本発明の第四の実施の形態を示す断面図であ
る。
【符号の説明】
１ 半導体装置 ２，５，８，５２，８２，５３，８３，５４，８４
ハンダ ３，７，７１，７２，７３ アンダーフィル ４ キャリア基板 ６，６１ パッケージ受け基板 ９，９１，９２，９３ 配線基板 １０ 半導体パッケージ １１，１２，１３，１４，１５，１６，１６１，１４
１，１５１，１６２パッド ２１，５１，８１ ハンダバンプ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置を含む半導体パッケージを配
    線基板に搭載する構造において、前記配線基板上の前記
    半導体パッケージの搭載位置に、前記半導体パッケージ
    の外形寸法と略同一の外形寸法または前記半導体パッケ
    ージより大きな外形寸法で、上面に前記半導体パッケー
    ジと接続するための電極および下面に前記配線基板と接
    続するための電極を有するパッケージ受け基板を配置
    し、前記配線基板の電極と前記パッケージ受け基板の下
    面の電極とをハンダにて接続し、該ハンダ接続部にアン
    ダーフィル材を充填して前記配線基板と前記パッケージ
    受け基板とを固着したことを特徴とする半導体装置の実
    装構造。
  2. 【請求項２】 前記配線基板には複数の前記パッケージ
    受け基板が搭載されていることを特徴とする請求項１記
    載の実装構造。
  3. 【請求項３】 前記配線基板上の一つのパッケージ受け
    基板上に、一つの前記半導体パッケージがハンダによっ
    て接続されていることを特徴とする請求項１記載の実装
    構造。
  4. 【請求項４】 前記配線基板上に複数のパッケージ受け
    基板が配置されており、一つのパッケージ受け基板上に
    一つの前記半導体パッケージがハンダによって接続され
    ていることを特徴とする請求項１記載の実装構造。
  5. 【請求項５】 前記配線基板上の一つのパッケージ受け
    基板上に、複数の前記半導体パッケージがハンダによっ
    て接続されていることを特徴とする請求項１記載の実装
    構造。
  6. 【請求項６】 前記配線基板上に複数のパッケージ受け
    基板が配置されており、一つのパッケージ受け基板上
    に、複数の前記半導体パッケージがハンダによって接続
    されていることを特徴とする請求項１記載の実装構造。
  7. 【請求項７】 前記配線基板上に配置されたパッケージ
    受け基板の熱膨張係数が、前記半導体パッケージの熱膨
    張係数と略同一であることを特徴とする請求項３記載の
    実装構造。
  8. 【請求項８】 前記配線基板上に配置されたパッケージ
    受け基板の熱膨張係数と、前記半導体パッケージの熱膨
    張係数との差が、前記半導体パッケージの熱膨張係数の
    ５０％以内であることを特徴とする請求項３記載の実装
    構造。
  9. 【請求項９】 前記配線基板と前記配線基板上に配置さ
    れたパッケージ受け基板とを接続しているハンダの溶融
    点が、前記パッケージ受け基板と前記半導体パッケージ
    とを接続するハンダの溶融点と同じであることを特徴と
    する請求項３記載の実装構造。
  10. 【請求項１０】 前記配線基板と前記配線基板上に配置
    されたパッケージ受け基板とを接続しているハンダの溶
    融点が、前記パッケージ受け基板と前記半導体パッケー
    ジとを接続するハンダの溶融点より高い温度であること
    を特徴とする請求項３記載の実装構造。
JP9212065A 1997-08-06 1997-08-06 半導体装置の実装構造 Pending JPH1154884A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP9212065A JPH1154884A (ja) 1997-08-06 1997-08-06 半導体装置の実装構造
US09/111,871 US5973930A (en) 1997-08-06 1998-07-08 Mounting structure for one or more semiconductor devices
CA002242802A CA2242802C (en) 1997-08-06 1998-07-09 Mounting structure for one or more semiconductor devices
EP98113208A EP0896501A3 (en) 1997-08-06 1998-07-15 Mounting structure for one or more semiconductor devices
KR1019980031437A KR100294958B1 (ko) 1997-08-06 1998-08-01 반도체소자의장착구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9212065A JPH1154884A (ja) 1997-08-06 1997-08-06 半導体装置の実装構造

Publications (1)

Publication Number Publication Date
JPH1154884A true JPH1154884A (ja) 1999-02-26

Family

ID=16616294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9212065A Pending JPH1154884A (ja) 1997-08-06 1997-08-06 半導体装置の実装構造

Country Status (5)

Country Link
US (1) US5973930A (ja)
EP (1) EP0896501A3 (ja)
JP (1) JPH1154884A (ja)
KR (1) KR100294958B1 (ja)
CA (1) CA2242802C (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260912A (ja) * 1999-03-05 2000-09-22 Fujitsu Ltd 半導体装置の実装構造及び半導体装置の実装方法
JP2005050881A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 積層型配線基板およびその製造方法、電気装置、並びにその実装構造
JP2006269917A (ja) * 2005-03-25 2006-10-05 Kyocera Corp 積層配線基板及びその実装方法
JPWO2005029581A1 (ja) * 2003-09-24 2007-11-15 イビデン株式会社 インターポーザ、多層プリント配線板
JP2009124097A (ja) * 2007-10-23 2009-06-04 Panasonic Corp 半導体装置
US7582973B2 (en) 2005-10-12 2009-09-01 Nec Corporation Flip-chip type assembly
CN102513682A (zh) * 2012-01-06 2012-06-27 江苏华光双顺机械制造有限公司 一种焊机用轮式电极
JP2016072408A (ja) * 2014-09-30 2016-05-09 日亜化学工業株式会社 光源及びその製造方法、実装方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165819A (en) * 1992-10-20 2000-12-26 Fujitsu Limited Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure
US5981312A (en) * 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
US5908544A (en) 1997-09-04 1999-06-01 Gould Electronics, Inc. Zinc-chromium stabilizer containing a hydrogen inhibiting additive
JPH11186326A (ja) * 1997-12-24 1999-07-09 Shinko Electric Ind Co Ltd 半導体装置
JP2000040867A (ja) * 1998-07-24 2000-02-08 Shinko Electric Ind Co Ltd 半導体チップ実装用回路基板
US6229218B1 (en) * 1998-11-06 2001-05-08 Mcms, Inc. Interconnect device and method for mating dissimilar electronic package footprints
US6528345B1 (en) 1999-03-03 2003-03-04 Intel Corporation Process line for underfilling a controlled collapse
US6331446B1 (en) 1999-03-03 2001-12-18 Intel Corporation Process for underfilling a controlled collapse chip connection (C4) integrated circuit package with an underfill material that is heated to a partial gel state
US20020014688A1 (en) 1999-03-03 2002-02-07 Suresh Ramalingam Controlled collapse chip connection (c4) integrated circuit package which has two dissimilar underfill materials
JP2001007473A (ja) * 1999-06-17 2001-01-12 Nec Corp 集積回路素子の実装構造および方法
US6297562B1 (en) * 1999-09-20 2001-10-02 Telefonaktieboalget Lm Ericsson (Publ) Semiconductive chip having a bond pad located on an active device
US6700209B1 (en) * 1999-12-29 2004-03-02 Intel Corporation Partial underfill for flip-chip electronic packages
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US6335491B1 (en) 2000-02-08 2002-01-01 Lsi Logic Corporation Interposer for semiconductor package assembly
US6734540B2 (en) * 2000-10-11 2004-05-11 Altera Corporation Semiconductor package with stress inhibiting intermediate mounting substrate
US6665194B1 (en) 2000-11-09 2003-12-16 International Business Machines Corporation Chip package having connectors on at least two sides
US6816385B1 (en) * 2000-11-16 2004-11-09 International Business Machines Corporation Compliant laminate connector
US20020093109A1 (en) * 2001-01-12 2002-07-18 Kline Eric Vance Composition and method for containing metal ions in electronic devices
DE10134986B4 (de) * 2001-07-18 2004-04-29 Infineon Technologies Ag Verbindung gehäusegefaßter integrierter Speicherbausteine mit einer Leiterplatte
WO2003017367A1 (en) * 2001-08-17 2003-02-27 Virtual Integration, Inc. Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
US6657134B2 (en) * 2001-11-30 2003-12-02 Honeywell International Inc. Stacked ball grid array
JP2004327951A (ja) * 2003-03-06 2004-11-18 Shinko Electric Ind Co Ltd 半導体装置
CN100477180C (zh) * 2003-09-24 2009-04-08 揖斐电株式会社 中继基板及多层印刷电路板
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
KR100573302B1 (ko) * 2004-10-07 2006-04-24 삼성전자주식회사 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법
KR100626618B1 (ko) * 2004-12-10 2006-09-25 삼성전자주식회사 반도체 칩 적층 패키지 및 제조 방법
US7939934B2 (en) * 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US7605477B2 (en) * 2007-01-25 2009-10-20 Raytheon Company Stacked integrated circuit assembly
JP5207659B2 (ja) * 2007-05-22 2013-06-12 キヤノン株式会社 半導体装置
US7768138B2 (en) * 2007-10-23 2010-08-03 Panasonic Corporation Semiconductor device
US8932909B2 (en) * 2012-11-14 2015-01-13 International Business Machines Corporation Thermocompression for semiconductor chip assembly
KR20140101984A (ko) * 2013-02-13 2014-08-21 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US10303203B2 (en) 2016-01-25 2019-05-28 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor system and method for operating semiconductor device
EP3939079A4 (en) * 2019-04-15 2022-10-19 Hewlett-Packard Development Company, L.P. PCBS WITH ELECTRICAL CONTACTS AND SOLDER JOINTS WITH HIGHER MELTING TEMPERATURES

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777221A (en) * 1972-12-18 1973-12-04 Ibm Multi-layer circuit package
JPH04154136A (ja) * 1990-10-18 1992-05-27 Fujitsu Ltd ベアチップの実装方法
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
KR930001365A (ko) * 1991-03-27 1993-01-16 빈센트 죠셉 로너 복합 플립 칩 반도체 소자와 그 제조 및 번-인(burning-in) 방법
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
DE4326104A1 (de) * 1993-08-04 1995-02-09 Blaupunkt Werke Gmbh Elektrische Baugruppe
US5473814A (en) * 1994-01-07 1995-12-12 International Business Machines Corporation Process for surface mounting flip chip carrier modules
US5477933A (en) * 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
JPH08191128A (ja) * 1995-01-09 1996-07-23 Hitachi Ltd 電子装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260912A (ja) * 1999-03-05 2000-09-22 Fujitsu Ltd 半導体装置の実装構造及び半導体装置の実装方法
JP2005050881A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 積層型配線基板およびその製造方法、電気装置、並びにその実装構造
JPWO2005029581A1 (ja) * 2003-09-24 2007-11-15 イビデン株式会社 インターポーザ、多層プリント配線板
JP4771808B2 (ja) * 2003-09-24 2011-09-14 イビデン株式会社 半導体装置
JP2006269917A (ja) * 2005-03-25 2006-10-05 Kyocera Corp 積層配線基板及びその実装方法
US7582973B2 (en) 2005-10-12 2009-09-01 Nec Corporation Flip-chip type assembly
JP2009124097A (ja) * 2007-10-23 2009-06-04 Panasonic Corp 半導体装置
CN102513682A (zh) * 2012-01-06 2012-06-27 江苏华光双顺机械制造有限公司 一种焊机用轮式电极
JP2016072408A (ja) * 2014-09-30 2016-05-09 日亜化学工業株式会社 光源及びその製造方法、実装方法
US10833235B2 (en) 2014-09-30 2020-11-10 Nichia Corporation Light source, method of manufacturing the light source, and method of mounting the light source

Also Published As

Publication number Publication date
CA2242802A1 (en) 1999-02-06
CA2242802C (en) 2002-03-26
US5973930A (en) 1999-10-26
KR19990023296A (ko) 1999-03-25
EP0896501A2 (en) 1999-02-10
EP0896501A3 (en) 2000-12-06
KR100294958B1 (ko) 2001-07-12

Similar Documents

Publication Publication Date Title
KR100294958B1 (ko) 반도체소자의장착구조
JP5420505B2 (ja) 半導体装置の製造方法
US9545013B2 (en) Flip chip interconnect solder mask
JP2595909B2 (ja) 半導体装置
JP3813797B2 (ja) 半導体装置の製造方法
JP4105409B2 (ja) マルチチップモジュールの製造方法
US20030068847A1 (en) Semiconductor device and manufacturing method
US6953709B2 (en) Semiconductor device and its manufacturing method
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
US20060258049A1 (en) Method of bonding solder pads of flip-chip package
JP6866449B2 (ja) インターポーザー、電子基板および電子基板の製造方法
JP2010232671A (ja) 半導体装置のアンダーフィル充填方法
JP2956480B2 (ja) Ｂｇａ型半導体装置
KR100475338B1 (ko) 와이어본더를이용한칩스케일패키지및제조방법
JP2005064274A (ja) プリント回路板及びプリント回路板の製造方法
JP2006173183A (ja) 半導体装置
JP2008091954A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000411