JPH04154136A - ベアチップの実装方法 - Google Patents
ベアチップの実装方法Info
- Publication number
- JPH04154136A JPH04154136A JP27779590A JP27779590A JPH04154136A JP H04154136 A JPH04154136 A JP H04154136A JP 27779590 A JP27779590 A JP 27779590A JP 27779590 A JP27779590 A JP 27779590A JP H04154136 A JPH04154136 A JP H04154136A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bare chip
- substrate
- film carrier
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910052737 gold Inorganic materials 0.000 claims abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 11
- 239000010931 gold Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
ベアチップの実装方法に関し、
フリップチップ方式の利点と、ＴＡＢ方弐の利点を兼ね
備えたベアチップの実装方法を提供することを目的とし
、 ヴィアを介して互いに接続される接続パッドを表裏面に
有するフィルムキャリア上にベアチップを実装し、 次いで、前記ベアチップが実装されたフィルムキャリア
を基板上にハンダ接合するように構成する。
備えたベアチップの実装方法を提供することを目的とし
、 ヴィアを介して互いに接続される接続パッドを表裏面に
有するフィルムキャリア上にベアチップを実装し、 次いで、前記ベアチップが実装されたフィルムキャリア
を基板上にハンダ接合するように構成する。
本発明は、ベアチップの実装方法に関するものである。
従来、ベアチップの実装方法としては、第７圀に示すよ
うに、バンプ７を介して基板６との接合を行なうフリッ
プチップ方式、第８図に示す、テープ状のフィルムキャ
リアに設けられたリード８を介して基板６との接合を取
るＴＡＢ （Ｔａ ｐ ｅＡｕｔｏｍａｔｅｄ Ｂｏ
ｎｃｌｊｎｇ）方式、あるいは第９図に示す、金やアル
ミニウムの極細線９を介して基板６との接続を取るワイ
ヤボンディング方式が提案されている。
うに、バンプ７を介して基板６との接合を行なうフリッ
プチップ方式、第８図に示す、テープ状のフィルムキャ
リアに設けられたリード８を介して基板６との接合を取
るＴＡＢ （Ｔａ ｐ ｅＡｕｔｏｍａｔｅｄ Ｂｏ
ｎｃｌｊｎｇ）方式、あるいは第９図に示す、金やアル
ミニウムの極細線９を介して基板６との接続を取るワイ
ヤボンディング方式が提案されている。
この内、上記ワイヤボンディング方式は、広（一般に使
用される実装方法で、この方式用に形成されたチップも
比較的入手しやすいという利点がある反面、チップの周
囲に、全てのチップ端子とボンディングワイヤ９により
接続するためのバンドを形成することが必要で、実装密
度を向上させるのに限度があるという欠点を有するもの
であった。 これに対し、ＴＡＢ方式は、基板６との接続をワイヤボ
ンディング方式より微細にすることができるために、実
装密度を向上させやすい上に、従来のワイヤボンディン
グ方式のチップ製造プロセスにより製造可能であり、外
部からワイヤボンディング方式のチップを人手して自社
でＴＡＢ方式に変更することができ、さらに、チップ実
装前にチップ単体試験が可能である等の利点はあるが、
リード８のピッチが数μｍと少なくなり、半田接合が不
可能であるので基板６との接続をＡｕ−Ａｕ、またばＡ
ｕ −Ｓ ｎ等を用いて熱圧着する必要がある。従っ
て、基板６へのチップ実装後にチップ交換が発生した場
合、チップをリムーブするとチップの端子リード８や基
板６例の接続パッドを傷めるために、チップ再実装やチ
ップ交換が困難であるという欠点を有している。 さらに、フリップチップ方式は、基板６との接続をチン
ブ５下部で行なうために、チップ周囲にチップと基板６
との接続部が不要で、高密度実装に適する上に、半田を
用いて実装できるので、チップ再実装やチップ交換が容
易であるという利点を有するものの、チップ端子である
バンプ材料にハンダを使用した場合、チップ上のＡＩよ
り成るパターンを半田が合金化し、組成が変わり、クラ
ック等が入り易くなり、又パターンの断線が発生したり
する。従って、チップ端子側に特別なハンダバリア金属
を設け、チップメタルとハンダの拡散を防止する必要が
あるため、チップ製造プロセスが特別なものになり、入
手が困難であるという欠点を有するものであった。 本発明は、以上の事情に対処してなされたものであって
、フリップチップ方式の利点と、ＴＡＢ方式の利点を兼
ね備えたベアチップの実装方法を提供することを目的と
する。
用される実装方法で、この方式用に形成されたチップも
比較的入手しやすいという利点がある反面、チップの周
囲に、全てのチップ端子とボンディングワイヤ９により
接続するためのバンドを形成することが必要で、実装密
度を向上させるのに限度があるという欠点を有するもの
であった。 これに対し、ＴＡＢ方式は、基板６との接続をワイヤボ
ンディング方式より微細にすることができるために、実
装密度を向上させやすい上に、従来のワイヤボンディン
グ方式のチップ製造プロセスにより製造可能であり、外
部からワイヤボンディング方式のチップを人手して自社
でＴＡＢ方式に変更することができ、さらに、チップ実
装前にチップ単体試験が可能である等の利点はあるが、
リード８のピッチが数μｍと少なくなり、半田接合が不
可能であるので基板６との接続をＡｕ−Ａｕ、またばＡ
ｕ −Ｓ ｎ等を用いて熱圧着する必要がある。従っ
て、基板６へのチップ実装後にチップ交換が発生した場
合、チップをリムーブするとチップの端子リード８や基
板６例の接続パッドを傷めるために、チップ再実装やチ
ップ交換が困難であるという欠点を有している。 さらに、フリップチップ方式は、基板６との接続をチン
ブ５下部で行なうために、チップ周囲にチップと基板６
との接続部が不要で、高密度実装に適する上に、半田を
用いて実装できるので、チップ再実装やチップ交換が容
易であるという利点を有するものの、チップ端子である
バンプ材料にハンダを使用した場合、チップ上のＡＩよ
り成るパターンを半田が合金化し、組成が変わり、クラ
ック等が入り易くなり、又パターンの断線が発生したり
する。従って、チップ端子側に特別なハンダバリア金属
を設け、チップメタルとハンダの拡散を防止する必要が
あるため、チップ製造プロセスが特別なものになり、入
手が困難であるという欠点を有するものであった。 本発明は、以上の事情に対処してなされたものであって
、フリップチップ方式の利点と、ＴＡＢ方式の利点を兼
ね備えたベアチップの実装方法を提供することを目的と
する。
【課題を解決するための手段１
本発明によれば上記目的は、実施例に対応する第１図に
示すように、 ヴィア１を介して互いに接続される接続パッド２．３を
表裏面に有するフィルムキャリア４上にベアチップ５を
実装し、 次いで、前記ベアチップ５が実装されたフィルムキャリ
ア４を基板６上にハンダ接合するベアチップの実装方法
を提供することにより達成される。 さらに、前記フィルムキャリア４とベアチップ５とは、
いずれかに設けられたＡｕまたはＡｌバンプ７を介して
接合することもでき、 さらに、第４図に示すように、フィルムキャリア４の基
板対応面側に設けられるべき接続バンド３を該基板対応
面の略全面にわたり配置することもできる。 【作用］ 本発明において、フィルムキャリア４ば、基板６への接
続パッド３とベアチップ５に対する接続パッド２とを有
しており、ベアチップ５ばこのフィルムキャリア４に実
装された後、基板６に実装される。 かかる構成に基づき、フィルムキャリア４のベアチップ
５側の接続パッド３を変更するだけで、種々の実装方法
によるベアチップ５をフィルムキャリア４に実装するこ
とが可能となり、入手の容易なワイヤボンディング方式
用に形成されたベアチップ５をそのまま使用することが
可能となる。 さらに、フィルムキャリア４は、ベアチップ５の大きさ
と略同−寸法にまで小型化することが可能であり、基板
６への占有面積はベアチップ５を直接実装する場合と同
一となり、実装密度の低下をもたらすことがない。 その上、フィルムキャリア４は、基板６上にハンダ接合
されるために、ベアチップ５の再実装、あるいは交換が
可能となる。 また、フィルムキャリア４０基板対応面側に設けられた
接続バンド３を基板対応面の略全面にわたり配置する場
合には、基板６への接続信転性の向上をもたらす。 【実施例】 以下、本発明の望ましい実施例を添付図面に基づいて詳
細に説明する。 第１図は本発明の実施例を示すもので、図中５はワイヤ
ボンディングあるいはＴＡＢ用に形成されたベアチップ
であり、第２図に示すように、裏面の外周縁部にアルミ
電極パッド１０を配置して形成されている。 ４は上記ベアチップ５を基＠６に実装する際して使用さ
れるフィルムキャリアであり、アルミナ、窒化アルミ等
のセラミック、あるいはポリイミド、テフロン等のを機
材料等で形成された基材ＩＩの表面にＮｉからなる接続
パッド２．２・・・を配置して形成される。これら接続
パッド２．２・・・は、上記ベアチップ５のアルミ電極
バンド１０に対応させて配置されており、熱圧着、ある
いは超音波接合によるベアチップ５のフィルムキャリア
４上への実装が可能なように、フィルムキャリア４の接
続パッド２上には、ＡｕまたはＡ】ハンプ７が形成され
ている。 なお、ベアチップ５に予めＡｕバンプ７が付いている場
合には、接続バンド２上にＡｕメツキ、あるいはＳｎメ
ツキを施し、Ａｕ Ａｕ接合、あるいばＡｕ−Ｓｎ接
合により相互の接合を行なうことも可能である。 本発明は、以上のようにベアチップ５をフィルムキャリ
ア４上に実装した後、基板６に実装するもので、上記フ
ィルムキャリア４０基板対応面には、ヴィア１を介して
上記チップ対応面側の接続パッド２に接続するＮｉ−Ａ
ｕの組合せ又はＮｉ−Ｐｔの組合せによって構成される
接続パッド３が配置されており、該接続パッド３には、
基板６上のパッド１２にハンダ付けが可能なようにハン
ダバンプ１３が形成される。 第３図（ａ）および（ｂ）に示すように、この実施例に
おいて、フィルムキャリア４０表裏面に形成される接続
パッド２．３は、同一ピッチで配列され、基板対応面側
のハンダバンプ１３もフィルムキャリア４の外周縁に沿
って配置されているが、第４図に示すように、基板対応
面側のハンダバンプ１３をフィルムキャリア４の中央部
の領域を利用するように展開した場合には、ハンダバン
プ１３の体積を増加させることができ、基板６表面の平
面度の粗さを十分吸収することができ、ハンダ接続の信
軌性を向上させることができる。 また、このようにフィルムキャリア４の表裏面の接続パ
ッド２．３の配置を異ならせる場合には、第５図に示す
ように、該フィルムキャリア４の表裏面に接続パターン
を形成したり、あるいは第６図に示すように、フィルム
キャリア４を多層で形成し、内層パターン１４により互
いを接続するようにしてもよい。
示すように、 ヴィア１を介して互いに接続される接続パッド２．３を
表裏面に有するフィルムキャリア４上にベアチップ５を
実装し、 次いで、前記ベアチップ５が実装されたフィルムキャリ
ア４を基板６上にハンダ接合するベアチップの実装方法
を提供することにより達成される。 さらに、前記フィルムキャリア４とベアチップ５とは、
いずれかに設けられたＡｕまたはＡｌバンプ７を介して
接合することもでき、 さらに、第４図に示すように、フィルムキャリア４の基
板対応面側に設けられるべき接続バンド３を該基板対応
面の略全面にわたり配置することもできる。 【作用］ 本発明において、フィルムキャリア４ば、基板６への接
続パッド３とベアチップ５に対する接続パッド２とを有
しており、ベアチップ５ばこのフィルムキャリア４に実
装された後、基板６に実装される。 かかる構成に基づき、フィルムキャリア４のベアチップ
５側の接続パッド３を変更するだけで、種々の実装方法
によるベアチップ５をフィルムキャリア４に実装するこ
とが可能となり、入手の容易なワイヤボンディング方式
用に形成されたベアチップ５をそのまま使用することが
可能となる。 さらに、フィルムキャリア４は、ベアチップ５の大きさ
と略同−寸法にまで小型化することが可能であり、基板
６への占有面積はベアチップ５を直接実装する場合と同
一となり、実装密度の低下をもたらすことがない。 その上、フィルムキャリア４は、基板６上にハンダ接合
されるために、ベアチップ５の再実装、あるいは交換が
可能となる。 また、フィルムキャリア４０基板対応面側に設けられた
接続バンド３を基板対応面の略全面にわたり配置する場
合には、基板６への接続信転性の向上をもたらす。 【実施例】 以下、本発明の望ましい実施例を添付図面に基づいて詳
細に説明する。 第１図は本発明の実施例を示すもので、図中５はワイヤ
ボンディングあるいはＴＡＢ用に形成されたベアチップ
であり、第２図に示すように、裏面の外周縁部にアルミ
電極パッド１０を配置して形成されている。 ４は上記ベアチップ５を基＠６に実装する際して使用さ
れるフィルムキャリアであり、アルミナ、窒化アルミ等
のセラミック、あるいはポリイミド、テフロン等のを機
材料等で形成された基材ＩＩの表面にＮｉからなる接続
パッド２．２・・・を配置して形成される。これら接続
パッド２．２・・・は、上記ベアチップ５のアルミ電極
バンド１０に対応させて配置されており、熱圧着、ある
いは超音波接合によるベアチップ５のフィルムキャリア
４上への実装が可能なように、フィルムキャリア４の接
続パッド２上には、ＡｕまたはＡ】ハンプ７が形成され
ている。 なお、ベアチップ５に予めＡｕバンプ７が付いている場
合には、接続バンド２上にＡｕメツキ、あるいはＳｎメ
ツキを施し、Ａｕ Ａｕ接合、あるいばＡｕ−Ｓｎ接
合により相互の接合を行なうことも可能である。 本発明は、以上のようにベアチップ５をフィルムキャリ
ア４上に実装した後、基板６に実装するもので、上記フ
ィルムキャリア４０基板対応面には、ヴィア１を介して
上記チップ対応面側の接続パッド２に接続するＮｉ−Ａ
ｕの組合せ又はＮｉ−Ｐｔの組合せによって構成される
接続パッド３が配置されており、該接続パッド３には、
基板６上のパッド１２にハンダ付けが可能なようにハン
ダバンプ１３が形成される。 第３図（ａ）および（ｂ）に示すように、この実施例に
おいて、フィルムキャリア４０表裏面に形成される接続
パッド２．３は、同一ピッチで配列され、基板対応面側
のハンダバンプ１３もフィルムキャリア４の外周縁に沿
って配置されているが、第４図に示すように、基板対応
面側のハンダバンプ１３をフィルムキャリア４の中央部
の領域を利用するように展開した場合には、ハンダバン
プ１３の体積を増加させることができ、基板６表面の平
面度の粗さを十分吸収することができ、ハンダ接続の信
軌性を向上させることができる。 また、このようにフィルムキャリア４の表裏面の接続パ
ッド２．３の配置を異ならせる場合には、第５図に示す
ように、該フィルムキャリア４の表裏面に接続パターン
を形成したり、あるいは第６図に示すように、フィルム
キャリア４を多層で形成し、内層パターン１４により互
いを接続するようにしてもよい。
以上の説明より明らかなように、本発明によるベアチッ
プの実装方法によれば、フリップチップ方式と同様の高
密度実装が可能で、かつチップ再実装やチップ交換が容
易である上に、ＴＡＢ方式の利点であるチップ実装前の
チップ単体試験が可能となり、さらに、チップ製造に際
して特別な製造プロセスが不要となり、外部からワイヤ
ボンディング方式のチップを購入して使用に供すること
ができる。
プの実装方法によれば、フリップチップ方式と同様の高
密度実装が可能で、かつチップ再実装やチップ交換が容
易である上に、ＴＡＢ方式の利点であるチップ実装前の
チップ単体試験が可能となり、さらに、チップ製造に際
して特別な製造プロセスが不要となり、外部からワイヤ
ボンディング方式のチップを購入して使用に供すること
ができる。
第１図は本発明の実施例を示す図、
第２図はベアチ・ノブの裏面を示す図、第３図はフィル
ムキャリアを示す図であって、（ａ）は表面図、 （ｂ）は裏面図、 第４図はフィルムキャリアの変形例を示す図、第５図は
フィルムキャリアの断面を示す図、第６図は第５図の変
形例を示す図、 第７図はフリップチップ方式による実装状態を示す図、 第８図ばＴＡＢ方式による実装状態を示す図、第９図は
ワイヤボンディング方式による実装状態を示す図である
。 図において、 １・・・ヴィア、 ２．３・・・接続パッド、 ４・−・フィルムキャリア、 ５・・・ベアチップ、 ６・・・基板、 ７・・・バンプ。 、不、発ｅ静 啼〔方１ミ仔り８示Ｔ口第１図 （ｂ） フィルム↑ヤｑ７１示す図 １１３ 図 第 図 第 図 第 図の変ｆ戸ｆＩｌ［早す口 ｉＦ！６！１
ムキャリアを示す図であって、（ａ）は表面図、 （ｂ）は裏面図、 第４図はフィルムキャリアの変形例を示す図、第５図は
フィルムキャリアの断面を示す図、第６図は第５図の変
形例を示す図、 第７図はフリップチップ方式による実装状態を示す図、 第８図ばＴＡＢ方式による実装状態を示す図、第９図は
ワイヤボンディング方式による実装状態を示す図である
。 図において、 １・・・ヴィア、 ２．３・・・接続パッド、 ４・−・フィルムキャリア、 ５・・・ベアチップ、 ６・・・基板、 ７・・・バンプ。 、不、発ｅ静 啼〔方１ミ仔り８示Ｔ口第１図 （ｂ） フィルム↑ヤｑ７１示す図 １１３ 図 第 図 第 図 第 図の変ｆ戸ｆＩｌ［早す口 ｉＦ！６！１
Claims (1)
- 【特許請求の範囲】 〔１〕ヴィア（１）を介して互いに接続される接続パッ
ド（２）、（３）を表裏面に有するフィルムキャリア（
４）上にベアチップ（５）を実装し、 次いで、前記ベアチップ（５）が実装されたフィルムキ
ャリア（４）を基板（６）上にハンダ接合するベアチッ
プの実装方法。 〔２〕前記フィルムキャリア（４）とベアチップ（５）
とは、いずれかに設けられたＡｕまたはＡｌバンプ（７
）を介して接合される請求項１記載のベアチップの実装
方法。 〔３〕前記フィルムキャリア（４）の基板対応面側に設
けられた接続パッド（３）を該基板対応面の略全面にわ
たり配置したことを特徴とする請求項１または２記載の
ベアチップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27779590A JPH04154136A (ja) | 1990-10-18 | 1990-10-18 | ベアチップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27779590A JPH04154136A (ja) | 1990-10-18 | 1990-10-18 | ベアチップの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04154136A true JPH04154136A (ja) | 1992-05-27 |
Family
ID=17588393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27779590A Pending JPH04154136A (ja) | 1990-10-18 | 1990-10-18 | ベアチップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04154136A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722470A (ja) * | 1993-06-18 | 1995-01-24 | Minnesota Mining & Mfg Co <3M> | バンプ付きｔａｂテープ及びそれを用いた接合方法 |
| JPH07183333A (ja) * | 1993-11-16 | 1995-07-21 | Internatl Business Mach Corp <Ibm> | 電子パッケージおよびその作製方法 |
| EP0684644A1 (en) | 1994-05-25 | 1995-11-29 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| JPH08250896A (ja) * | 1995-03-07 | 1996-09-27 | Nec Corp | 実装装置 |
| JPH09199247A (ja) * | 1996-01-11 | 1997-07-31 | Texas Instr Japan Ltd | ソケット |
| WO1998056217A1 (fr) * | 1997-06-04 | 1998-12-10 | Ibiden Co., Ltd. | Element de brasage tendre pour cartes a circuit imprime |
| US5973930A (en) * | 1997-08-06 | 1999-10-26 | Nec Corporation | Mounting structure for one or more semiconductor devices |
| US6236112B1 (en) | 1998-11-05 | 2001-05-22 | Shinko Electric Industries Co., Ltd. | Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate |
| US6548765B2 (en) | 1997-07-24 | 2003-04-15 | Denso Corporation | Mounting structure of electronic component on substrate board |
| JP2014120773A (ja) * | 2012-12-17 | 2014-06-30 | Princo Corp | パッケージ構造及びパッケージ方法 |
-
1990
- 1990-10-18 JP JP27779590A patent/JPH04154136A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722470A (ja) * | 1993-06-18 | 1995-01-24 | Minnesota Mining & Mfg Co <3M> | バンプ付きｔａｂテープ及びそれを用いた接合方法 |
| JPH07183333A (ja) * | 1993-11-16 | 1995-07-21 | Internatl Business Mach Corp <Ibm> | 電子パッケージおよびその作製方法 |
| US5905303A (en) * | 1994-05-25 | 1999-05-18 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| EP0684644A1 (en) | 1994-05-25 | 1995-11-29 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| US5683942A (en) * | 1994-05-25 | 1997-11-04 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| JPH08250896A (ja) * | 1995-03-07 | 1996-09-27 | Nec Corp | 実装装置 |
| JPH09199247A (ja) * | 1996-01-11 | 1997-07-31 | Texas Instr Japan Ltd | ソケット |
| WO1998056217A1 (fr) * | 1997-06-04 | 1998-12-10 | Ibiden Co., Ltd. | Element de brasage tendre pour cartes a circuit imprime |
| US6358630B1 (en) | 1997-06-04 | 2002-03-19 | Ibiden Co., Ltd. | Soldering member for printed wiring boards |
| US6548765B2 (en) | 1997-07-24 | 2003-04-15 | Denso Corporation | Mounting structure of electronic component on substrate board |
| US5973930A (en) * | 1997-08-06 | 1999-10-26 | Nec Corporation | Mounting structure for one or more semiconductor devices |
| US6236112B1 (en) | 1998-11-05 | 2001-05-22 | Shinko Electric Industries Co., Ltd. | Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate |
| JP2014120773A (ja) * | 2012-12-17 | 2014-06-30 | Princo Corp | パッケージ構造及びパッケージ方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100445072B1 (ko) | 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법 | |
| US6677674B2 (en) | Semiconductor package having two chips internally connected together with bump electrodes and both chips externally connected to a lead frame with bond wires | |
| US6303992B1 (en) | Interposer for mounting semiconductor dice on substrates | |
| US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
| JP2000100851A (ja) | 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法 | |
| JP2915888B1 (ja) | 配線基板及びその製造方法 | |
| JP2002184934A (ja) | 半導体装置及びその製造方法 | |
| JP2003197856A (ja) | 半導体装置 | |
| US5920464A (en) | Reworkable microelectronic multi-chip module | |
| JPH04154136A (ja) | ベアチップの実装方法 | |
| JPS61236148A (ja) | メタライゼーシヨン・パターンへのろう付け方法 | |
| JPH053183A (ja) | 半導体装置及びその製造方法 | |
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| JPH09252027A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03218644A (ja) | 回路基板の接続構造 | |
| JPH05144821A (ja) | 半導体装置 | |
| TW461060B (en) | Packaging method for die with central pad | |
| KR20000042665A (ko) | 칩 사이즈 패키지 및 그의 제조 방법 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JPS6378555A (ja) | 半導体装置 | |
| JP2730304B2 (ja) | 半導体装置 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JP3005177B2 (ja) | 半導体パッケージの実装構造 | |
| JPH0685003A (ja) | 半導体装置およびその製造方法 | |
| JP2000299399A (ja) | 半導体装置 |