KR20000042665A - 칩 사이즈 패키지 및 그의 제조 방법 - Google Patents

칩 사이즈 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR20000042665A
KR20000042665A KR1019980058916A KR19980058916A KR20000042665A KR 20000042665 A KR20000042665 A KR 20000042665A KR 1019980058916 A KR1019980058916 A KR 1019980058916A KR 19980058916 A KR19980058916 A KR 19980058916A KR 20000042665 A KR20000042665 A KR 20000042665A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip
diffusion barrier
lands
land
Prior art date
Application number
KR1019980058916A
Other languages
English (en)
Inventor
박명근
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980058916A priority Critical patent/KR20000042665A/ko
Publication of KR20000042665A publication Critical patent/KR20000042665A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)

Abstract

본 발명은 칩 사이즈 패키지 및 그의 제조 방법을 개시한다. 개시된 본 발명은, 반도체 칩(10)에 패턴 필름(20)이 부착된다. 패턴 필름(20)은 상부로 노출된 스위치 랜드(21)와 확산 방지층(22)이 금속 패턴(23)으로 연결된 구조를 갖는다. 노출된 스위치 랜드(21)와 반도체 칩(10)의 패드(11)가 금속 와이어(30)로 연결된다. 솔더 범프(42)가 확산 방지층(22)에 마운트된다. 솔더 범프(42)의 볼 랜드(41)가 노출되도록 전체 구조 상부가 봉지제(50)로 몰딩되고, 노출된 볼 랜드(41)에 솔더 볼(60)이 마운트된다.

Description

칩 사이즈 패키지 및 그의 제조 방법
본 발명은 칩 사이즈 패키지 및 그의 제조 방법에 관한 것이다.
반도체 패키지는 소형화, 고속화, 고기능화라는 전자 기기의 요구에 대응하기 위해, 새로운 형태가 계속해서 개발되어 종류가 다양해 지고 있다. 거기에 전자 기기의 용도에 대응하여 반도체 패키지의 적절한 사용이 중요하게 되었다. 메모리 반도체 제품에 있어서는 패키지의 소형, 박형화가 중요한 과제이며, 메모리로서는 대용량의 반도체 칩을 고밀도로 패키징하고 싶다는 요구가 강하다. 이러한 관점에서 1.0 mm 두께를 갖는 TSOP(thin small outlead package)와 같은 패키지가 개발되었다.
그러나, 기존의 패키지는 그 크기가 너무 크기 때문에, 최근에는 경박단소의 추세에 따라 반도체 칩 정도의 크기를 갖는 칩 사이즈 패키지가 개발되었다.
칩 사이즈 패키지는 패키지의 크기를 칩의 크기로 설정할 수 있다는 장점이 있기 때문에, 경박단소화되는 패키지 경향에 따라 연구가 계속되고 있는 추세이다. 이러한 칩 사이즈 패키지는 휘어지지 않는 강체의 기판을 이용하거나, 또는 패턴 테이프를 이용하는 방식 등이 있다.
상기 방식들 중에서 기판을 이용한 방식은, 기판 제작이 매우 난해하기 때문에, 패턴 테이프를 이용하는 방식이 최근에 주로 제시되고 있다. 패턴 테이프는 패터닝된 금속 라인을 갖는 테이프로서, 이러한 패턴 테이프를 이용한 종래의 칩 사이즈 패키지를 제조하는 방법 및 구조를 도 1 내지 도 4를 참고로 하여 개략적으로 설명하면 다음과 같다.
먼저, 도 1에 도시된 바와 같이, 패드(1a)가 노출되도록 반도체 칩(1)의 표면에 보호 필름(2)과 폴리이미드 필름(3)을 순차적으로 부착한다. 이어서, 도 2와 같이, 폴리이미드 필름(3) 표면에 금속 패턴(4)을 증착하고 패터닝하여, 금속 패턴(4)을 노출된 패드(1a)에 전기적으로 연결시킨다. 그런 다음, 도 3과 같이, 솔더 볼이 마운트될 금속 패턴(4) 부분에 확산 방지층(5:Under Bump Metallurgy)를 도금한다.
이어서, 확산 방지층(5)에 구리 재질의 볼 랜드(7)를 갖는 솔더 범프(6)를 마운트하고, 이러한 상태에서 볼 랜드(7)가 노출되도록 전체 구조 상부를 봉지제(8)로 몰딩한 다음, 노출된 볼 랜드(7)에 솔더 볼(9)을 마운트하면, 도 4에 도시된 칩 사이즈 패키지가 완성된다.
그런데, 종래의 칩 사이즈 패키지를 제조하는 방법에서, 확산 방지층을 형성하는 방법까지는 매우 많은 공정들이 실시되어야 한다. 즉, 보호 필름과 폴리이미드 필름과 금속 패턴 및 확산 방지층을 소정의 패턴대로 형성하기 위해서, 우선 세정, 스핀 코팅, 노광, 현상, 식각, 스퍼터링, 및 베이킹 등의 각종 공정이 실시되어야 한다. 따라서, 종래의 칩 사이즈 패키지를 제조하기 위해서는, 공정수가 많아서 제조 시간이 많이 소요되고 비용도 매우 높다는 문제점이 있다.
따라서, 본 발명은 종래의 칩 사이즈 패키지가 안고 있는 문제점을 해소하기 위해 안출된 것으로서, 상기된 각종 공정 대신에 보다 간단한 공정으로 확산 방지층까지를 형성할 수 있도록 하여, 제조 시간 단축과 비용 절감을 실현할 수 있는 칩 사이즈 패키지 및 그의 제조 방법을 제공하는데 목적이 있다.
도 1 내지 도 4는 종래의 칩 사이즈 패키지를 제조 공정 순서대로 나타낸 도면
도 5 내지 도 14는 본 발명의 실시예 1에 따른 칩 사이즈 패키지를 제조 공정 순서대로 나타낸 도면
도 15 및 도 16은 본 발명의 실시예 2에 따른 칩 사이즈 패키지를 제조 공정 순서대로 나타낸 도면
도 17 및 도 18은 본 발명의 실시예 3에 따른 칩 사이즈 패키지를 제조 공정 순서대로 나타낸 도면
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 반도체 칩 11 ; 패드
20 ; 패턴 필름 21 ; 스위치 랜드
22 ; 확산 방지층 23 ; 금속 패턴
30 ; 금속 와이어 40 ; 베이스 프레임
41 ; 볼 랜드 42 ; 솔더 범프
50 ; 봉지제 60 ; 솔더 볼
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 칩 사이즈 패키지는 다음과 같은 구성으로 이루어진다.
반도체 칩에 패턴 필름이 부착된다. 패턴 필름은 상부로 노출된 스위치 랜드와 확산 방지층이 금속 패턴으로 연결된 구조를 갖는다. 노출된 스위치 랜드와 반도체 칩의 패드가 금속 와이어로 연결된다. 솔더 범프가 확산 방지층에 마운트된다. 솔더 범프의 볼 랜드가 노출되도록 전체 구조 상부가 봉지제로 몰딩되고, 노출된 볼 랜드에 솔더 볼이 마운트된다.
상기와 같은 구조로 이루어진 칩 사이즈 패키지를 제조하는 방법은 다음과 같은 단계로 이루어진다.
상부로 노출된 스위치 랜드와 확산 방지층이 금속 패턴으로 연결된 패턴 테이프를 복수개의 반도체 칩이 구성된 웨이퍼에 부착한다. 스위치 랜드와 반도체 칩의 패드를 금속 와이어로 전기적으로 연결한다. 웨이퍼를 스크라이브 라인을 따라 절단하여 개개의 반도체 칩으로 분리한다.
베이스 프레임에 각 확산 방지층 위치와 대응되는 배열로 볼 랜드를 배치하고, 각 볼 랜드에 솔더 범프를 마운트한다. 반도체 칩을 베이스 프레임에 마운트하여, 각 확산 방지층과 솔더 범프가 접착되도록 한다. 반도체 칩과 베이스 프레임 사이 부분을 봉지제로 몰딩하고, 베이스 프레임에서 반도체 칩을 분리하면, 볼 랜드만이 봉지제에서 노출된다. 노출된 각 볼 랜드에 솔더 볼을 마운트한다.
상기된 본 발명의 구성에 의하면, 확산 방지층이 미리 형성된 패턴 필름을 금속 와이어로 패드에 연결하게 되므로써, 여러 가지 공정이 필요없어지게 된다. 따라서, 제조 시간이 단축되고 아울러 비용도 절감된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
[실시예 1]
도 5 내지 도 14는 본 발명의 실시예 1에 따른 칩 사이즈 패키지를 제조 공정 순서대로 나타낸 도면이다.
먼저, 도 5에 도시된 바와 같이, 패드(11)가 양측으로 배열된 반도체 칩(10)을 준비한다.
이어서, 도 6a 및 도 6b에 도시된 패턴 테이프(20)를 준비한다. 패턴 테이프(20)는 패드(11)와 대응되도록 양측으로 스위치 랜드(21)들이 배치되고, 중앙에는 확산 방지층(22)이 배치되며, 스위치 랜드(21)와 확산 방지층(22)은 금속 패턴(23)으로 연결된 구조로 이루어진다. 확산 방지층(22)은 구리, 금, 크롬, 니켈, 바나듐, 또는 텅스텐 중의 하나이거나 각 금속들 중 2개 이상이 적층된 다층 구조이다.
이러한 구조를 갖는 패턴 테이프(20)를 접착제를 매개로 반도체 칩(10)의 중앙에 부착한 후, 도 7a 및 도 7b와 같이, 금속 와이어(30)로 스위치 랜드(21)와 패드(11)를 연결한다.
그런 다음, 도 8과 같이 웨이퍼를 스크라이브 라인을 따라 블레이드 휠로 절단하여, 개개의 반도체 칩(10)으로 분리한다.
이어서, 도 9와 같이, 확산 방지층(22) 위치와 대응하는 위치로 베이스 프레임(40)에 구리 재질의 볼 랜드(41)를 배치하고, 각 볼 랜드(41)에 솔더 범프(42)를 마운트한 다음, 반도체 칩(10)을 베이스 프레임(40)에 포갠다. 그러면, 각 확산 방지층(22)과 솔더 범프(42) 및 볼 랜드(41)가 접합된다.
그런 다음, 도 10에 도시된 바와 같이, 반도체 칩(10)과 베이스 프레임(40) 사이 부분을 봉지제(50)로 몰딩한 후, 도 11과 같이 베이스 프레임(40)에서 반도체 칩(10)을 분리한다.
그러면, 반도체 칩(10)의 밑면에는 도 12에 도시된 바와 같이, 볼 랜드(41)들이 봉지제(50)에서 노출된 상태가 되고, 노출된 각 볼 랜드(41)에 솔더 볼(60)을 마운트하면 도 13과 같이 된다.
도 14는 최종적으로 완성된 칩 사이즈 패키지를 나타낸 단면도로서, 도시된 바와 같이, 반도체 칩(10) 표면에 패턴 필름(20)이 접착제(70)에 의해 부착되어 있다. 스위치 랜드(21)와 패드(11)가 금속 와이어(30)로 연결되어 있고, 확산 방지층(22)에 솔더 범프(42)가 부착되어 있다. 솔더 범프(42) 상에 배치된 볼 랜드(41)는 봉지제(50)에서 노출되어 있고, 솔더 볼(60)이 볼 랜드(41)에 마운트되어 있다.
[실시예 2]
도 15 및 도 16은 본 발명의 실시예 2에 따른 칩 사이즈 패키지를 제조하는 순서대로 나타낸 도면으로서, 도 15a 및 도 15b에 도시된 바와 같이, 패턴 필름(20)의 중앙을 따라 길게 개구부(24)가 형성된다. 이는, 본 실시예 2에 적용되는 반도체 칩(10)의 패드(11)가 도 16과 같이 중앙을 따라 배치되어 있기 때문이다.
즉, 도 16에 도시된 바와 같이, 와이어 본딩을 할 수 있도록, 패턴 필름(20)의 중앙에 개구부(24)가 형성된 것이다. 따라서, 패턴 필름(20)의 스위치 랜드(21)는 양측이 아니라 개구부(24)의 좌우를 따라 배치되고, 확산 방지층(22)이 양측 외곽에 배치된다.
따라서, 본 실시예 2에 따른 칩 사이즈 패키지의 구조 및 제조 방법은 실시예 1과 거의 유사하므로, 반복 설명은 생략한다.
[실시예 3]
도 17 및 도 18은 본 발명의 실시예 3에 따른 칩 사이즈 패키지를 제조 공정 순서대로 나타낸 도면으로서, 도 17a 및 도 17b에 도시된 바와 같이, 패턴 필름(20)에 반도체 칩(10)의 패드(11) 위치와 대응되는 위치마다 개구부(25)들이 상하로 관통,형성된다. 일단이 확산 방지층(22)에 연결된 금속 패턴(23)의 타단이 개구부(25)를 가로질러 있다.
따라서, 도 18에 도시된 바와 같이, 패턴 필름(20)을 반도체 칩(10)에 부착하게 되면, 각 개구부(25)들이 패드(11) 상부에 위치하게 되고, 펀치와 같은 도구로 금속 패턴(23)을 위에서 누르게 되면, 금속 패턴(23)이 절단되면서 패드(11)에 본딩된다. 즉, 본 실시예 3에서는 금속 와이어를 사용하지 않고, 금속 패턴(23)을 직접 패드(11)에 연결한다. 이후의 공정은 실시예 1과 동일하므로, 반복 설명은 생략한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 패턴 테이프와 패드를 금속 와이어로 연결하므로써, 여러 가지 공정이 필요없어지게 되어, 제조 시간이 단축되고 비용이 절감된다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (4)

  1. 패드를 갖는 반도체 칩;
    금속 패턴으로 연결된 스위치 랜드와 확산 방지층을 갖는 구조로 이루어져, 상기 반도체 칩에 부착된 패턴 필름;
    상기 패턴 필름의 스위치 랜드와 반도체 칩의 패드를 연결하는 금속 와이어;
    상기 패턴 필름의 확산 방지층에 마운트된 솔더 범프;
    상기 솔더 범프 상에 형성된 볼 랜드;
    상기 볼 랜드가 노출되도록, 전체 구조 상부를 몰딩하는 봉지제; 및
    상기 봉지제에서 노출된 볼 랜드에 마운트된 솔더 볼을 포함하는 것을 특징으로 하는 칩 사이즈 패키지.
  2. 제 1 항에 있어서, 상기 반도체 칩의 패드는 양측을 따라 배치되고, 상기 패턴 필름의 스위치 랜드도 양측을 따라 배치되며, 상기 확산 방지층은 패턴 필름의 중앙에 배치된 것을 특징으로 하는 칩 사이즈 패키지.
  3. 제 1 항에 있어서, 상기 반도체 칩의 패드는 중앙을 따라 배치되고, 상기 패턴 필름의 중앙에는 와이어 본딩이 가능하도록 길게 개구부가 형성되고, 상기 개구부 양측으로 상기 스위치 랜드들이 배치되며, 상기 확산 방지층은 패턴 필름의 양측에 배치된 것을 특징으로 하는 칩 사이즈 패키지.
  4. 금속 패턴으로 연결된 스위치 랜드와 확산 방지층을 갖는 패턴 필름을 복수개의 반도체 칩이 구성된 웨이퍼에 부착하는 단계;
    상기 스위치 랜드와 반도체 칩의 패드를 금속 와이어로 연결하는 단계;
    상기 웨이퍼를 스크라이브 라인을 따라 절단하여 개개의 반도체 칩으로 분리하는 단계;
    베이스 프레임에 상기 패턴 필름의 확산 방지층 위치와 대응되는 위치마다 볼 랜드를 배치하고, 상기 각 볼 랜드에 솔더 범프를 마운트한 후, 상기 반도체 칩을 베이스 프레임에 포개서, 상기 확산 방지층과 솔더 범프 및 볼 랜드를 접합하는 단계;
    상기 반도체 칩과 베이스 프레임 사이 부분을 봉지제로 몰딩하고, 베이스 프레임에서 반도체 칩을 분리하는 단계; 및
    상기 봉지제에서 노출된 볼 랜드에 솔더 볼을 마운트하는 단계를 포함하는 것을 특징으로 하는 칩 사이즈 패키지 제조 방법.
KR1019980058916A 1998-12-26 1998-12-26 칩 사이즈 패키지 및 그의 제조 방법 KR20000042665A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980058916A KR20000042665A (ko) 1998-12-26 1998-12-26 칩 사이즈 패키지 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980058916A KR20000042665A (ko) 1998-12-26 1998-12-26 칩 사이즈 패키지 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20000042665A true KR20000042665A (ko) 2000-07-15

Family

ID=19565918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980058916A KR20000042665A (ko) 1998-12-26 1998-12-26 칩 사이즈 패키지 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20000042665A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429856B1 (ko) * 2001-11-15 2004-05-03 페어차일드코리아반도체 주식회사 스터드 범프가 있는 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
KR100830348B1 (ko) * 2001-11-15 2008-05-20 페어차일드코리아반도체 주식회사 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
KR100881024B1 (ko) * 2007-08-10 2009-02-05 에스티에스반도체통신 주식회사 고주파 특성을 개선하는 칩 스케일 패키지 및 그 제조방법
US9142498B2 (en) 2012-07-31 2015-09-22 Samsung Electronics Co., Ltd. Semiconductor devices having stacked solder bumps with intervening metal layers to provide electrical interconnections

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429856B1 (ko) * 2001-11-15 2004-05-03 페어차일드코리아반도체 주식회사 스터드 범프가 있는 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
KR100830348B1 (ko) * 2001-11-15 2008-05-20 페어차일드코리아반도체 주식회사 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
KR100881024B1 (ko) * 2007-08-10 2009-02-05 에스티에스반도체통신 주식회사 고주파 특성을 개선하는 칩 스케일 패키지 및 그 제조방법
US9142498B2 (en) 2012-07-31 2015-09-22 Samsung Electronics Co., Ltd. Semiconductor devices having stacked solder bumps with intervening metal layers to provide electrical interconnections

Similar Documents

Publication Publication Date Title
US6818976B2 (en) Bumped chip carrier package using lead frame
KR100475619B1 (ko) 배선 기판, 반도체 장치 및 배선 기판의 제조 방법
KR100470386B1 (ko) 멀티-칩패키지
JP4400898B2 (ja) チップサイズパッケージ及びその製造方法
US6541848B2 (en) Semiconductor device including stud bumps as external connection terminals
US6232666B1 (en) Interconnect for packaging semiconductor dice and fabricating BGA packages
US6740980B2 (en) Semiconductor device
US20040140573A1 (en) Semiconductor package and fabrication method thereof
US6380062B1 (en) Method of fabricating semiconductor package having metal peg leads and connected by trace lines
US20040089946A1 (en) Chip size semiconductor package structure
US5895231A (en) External terminal fabrication method for semiconductor device package
KR100431307B1 (ko) 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법
US6730539B2 (en) Method of manufacturing semiconductor device package
KR20000042665A (ko) 칩 사이즈 패키지 및 그의 제조 방법
US20070108609A1 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
JPH11186439A (ja) 半導体パッケージ用基板及びその製造方法
CN112038329A (zh) 一种圆片级芯片扇出三维堆叠封装结构及其制作方法
KR100629467B1 (ko) 이미지 센서용 패키지
US20010000156A1 (en) Package board structure and manufacturing method thereof
KR20000002808A (ko) 볼 그리드 어레이 패키지 및 그의 제조방법
KR100596764B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조방법
US20050181538A1 (en) Semiconductor device for wire-bonding and flip-chip bonding package and manufacturing method thereof
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
KR100401497B1 (ko) 적층형 멀티 칩 패키지 및 그 제조방법
KR20010004041A (ko) 칩 사이즈 패키지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application