KR100881024B1 - 고주파 특성을 개선하는 칩 스케일 패키지 및 그 제조방법 - Google Patents

고주파 특성을 개선하는 칩 스케일 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100881024B1
KR100881024B1 KR1020070080607A KR20070080607A KR100881024B1 KR 100881024 B1 KR100881024 B1 KR 100881024B1 KR 1020070080607 A KR1020070080607 A KR 1020070080607A KR 20070080607 A KR20070080607 A KR 20070080607A KR 100881024 B1 KR100881024 B1 KR 100881024B1
Authority
KR
South Korea
Prior art keywords
substrate
bump
semiconductor chip
scale package
chip
Prior art date
Application number
KR1020070080607A
Other languages
English (en)
Inventor
정상진
천정환
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020070080607A priority Critical patent/KR100881024B1/ko
Application granted granted Critical
Publication of KR100881024B1 publication Critical patent/KR100881024B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

고주파 특성을 개선할 수 있는 칩 스케일 패키지 및 그 제조방법에 관해 개시한다. 이를 위해 본 발명은 범프 가이드 홀(bump guide hole)이 형성된 반도체 패키지 제조용 기판과, 상기 기판의 제1면에 범프가 상기 범프 가이드 홀에 삽입되어 탑재된 반도체 칩과, 상기 기판의 제2면에 범프 가이드 홀에 삽입되어 상기 범프와 직접 연결된 솔더볼(solder ball)을 구비하는 것을 특징으로 하는 고주파 특성을 개선하는 칩 스케일 패키지(CSP) 및 그 제조방법을 제공한다.
칩 스케일 패키지, 고주파 특성, 범프와 솔더볼의 직접 연결.

Description

고주파 특성을 개선하는 칩 스케일 패키지 및 그 제조방법{A Chip Scale Package having a improved RF characteristics and manufacturing method thereof}
본 발명은 반도체 소자 및 그 형성 방법에 관한 것으로, 더욱 상세하게는 칩 스케일 패키지(Chip Scale Package) 및 그 제조방법에 관한 것이다.
전자 제품과 가전 제품의 다양화와 복잡성으로 인하여, 이에 사용되는 반도체 소자 역시 다양화되고, 집적도가 높은 제품이 요구되고 있다. 또한, 반도체 소자들은 초소형 전자제품 및 가전제품에 탑재되기 위해 더욱 얇아지고 크기가 작아지는 형태로 발전하고 있다. 이에 따라 반도체 소자의 제조방법 역시 인쇄회로기판이나 리드프레임과 같은 기본 구조물에 반도체 칩을 탑재하고, 와이어 반도체 칩과 기본 구조물을 연결한 후, 몰딩을 수행하는 일반적인 제조방법을 탈피하여, 범프(bump)를 이용하여 반도체 칩을 탑재하는 방식이나, 반도체 패키지의 크기를 획기적으로 줄인 칩 스케일 패키지 형태로 진보되고 있는 추세이다.
도 1은 종래 기술에 의한 칩 스케일 패키지를 설명하기 위한 단면도이다.
도 1을 참조하면, 일반적인 칩 스케일 패키지(90)는 인쇄회로기판 형태의 기 판(10)을 기본프레임으로 사용한다. 상기 기판(10)에는 상부에 범프 연결용 패드(12)가 형성되어 있고, 하부에는 솔더볼(30) 연결을 위한 솔더볼 패드(14)가 형성되어 있으며, 상기 범프 연결용 패드(12)와 솔더볼 패드(14)는 각각 도전물질로 채워진 관통전극(16)에 의해 전기적으로 서로 연결된다.
한편, 상기 기판(20) 상부에는 범프(44)가 형성된 반도체 칩(40)이 탑재된다. 상기 반도체 칩(40)은 본드패드(42) 위치에 형성된 범프(44)에 의해 상기 기판(10)의 범프 연결용 패드(12)와 서로 연결된다. 그리고 상기 반도체 칩(40)과 상기 기판(20) 사이에는 봉지재(50)에 의해 밀봉된다.
그러나 상술한 종래 기술에 의한 칩 스케일 패키지(90)는 다음과 같은 문제점이 있다.
첫째, 칩 스케일 패키지(90) 조립에 사용되는 기판(10)은 내부에 관통전극을 형성하기 때문에 고가이며 이로 인해 제조비용이 많이 소용되는 문제가 있다.
둘째, 반도체 칩(40)이 고주파 신호(RF signal)를 취급할 경우, 신호의 전달이 기판(10)에 있는 관통전극(16)을 통해 전달되기 때문에 신호의 전달 경로가 범프, 관통전극 및 솔더볼로 이어지는 과정에서 신호의 손실이 크다는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 고주파 신호전달 특성을 개선하는 칩 스케일 패키지를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상술한 문제점들을 해결할 수 있도록 고주파 신호전달 특성을 개선하는 칩 스케일 패키지 제조방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 고주파 특성을 개선하는 칩 스케일 패키지는, 범프 가이드 홀이 형성된 반도체 패키지 제조용 기판과, 상기 기판의 제1면에 범프가 상기 범프 가이드 홀에 삽입되어 탑재된 반도체 칩과, 상기 기판과 상기 반도체 칩 사이를 채우는 봉지재와, 상기 기판의 제2면에 범프 가이드 홀에 삽입되어 상기 범프와 직접 연결된 솔더볼을 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 기판은, FR4 레진, BT 레진 및 폴리이미드로 이루어진 절연물질 중에서 선택된 하나를 재질로 사용할 수 있다. 이 경우, 상기 기판의 범프 가이드 홀은, 제1면에 도금층이 형성된 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 기판은 금속에 절연물질로 표면 처리가 수행된 재질일 수 있다. 이 경우, 상기 기판의 범프 가이드 홀은, 상부, 측면 및 하부에 도금층이 형성된 것이 적합하다.
바람직하게는, 상기 기판의 두께는 상기 범프와 솔더볼을 합(合)한 높이보다 얇을 것이 적합하다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 상하를 관통하는 범프 가이드 홀이 형성된 기판을 준비하는 단계와, 상기 기판의 제1면에 반도체 칩을 탑재하되 상기 반도체 칩의 패드에 형성된 범프가 상기 기판의 범프 가이드 홀에 삽입되도록 반도체 칩을 탑재하는 단계와, 상기 반도체 칩이 탑재된 기판에 리플로 우 공정을 진행하는 단계와, 상기 기판의 제2면에 솔더볼을 부착하되 상기 솔더볼이 상기 범프 가이드 홀에 삽입되도록 솔더볼을 탑재하는 단계와, 상기 솔더볼이 탑재된 기판에 리플로우 공정을 진행하여 상기 범프와 상기 솔더볼을 직접 연결시키는 단계를 구비하는 것을 특징으로 하는 고주파 특성을 개선하는 칩 스케일 패키지 제조방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 반도체 칩이 탑재된 기판에 리플로우 공정을 진행하는 단계 후에, 상기 기판과 상기 반도체 칩 사이에 봉지재를 형성하는 단계를 더 진행하거나, 혹은 상기 솔더볼을 상기 범프에 연결하는 리플로우 공정을 진행하는 단계 후에, 상기 기판과 상기 반도체 칩 사이에 봉지재를 형성하는 단계를 더 진행할 수 있다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 기판은 절연기판 혹은 표면처리에 의하여 전기전도성을 띄지 않는 금속재질을 사용할 수 있다.
본 발명에 따르면, 범프와 솔더볼을 곧바로 연결하기 때문에 기존의 칩 스케일 패키지와 비교하여 고주파 특성을 개선할 수 있으며, 단순한 구조의 반도체 패키지 제조용 기판을 사용하기 때문에 제조비용을 절감할 수 있으며, 범프, 기판 및 솔더볼의 전체적인 높이를 낮출 수 있기 때문에 칩 스케일 패키지의 두께를 낮출 수 있다. 또한 기판으로 열전도 특성이 우수한 금속을 사용할 경우 기존의 칩 스케일 패키지보다 열방출 특성이 더욱 우수한 칩 스케일 패키지를 실현할 수 있다.
따라서, 상술한 본 발명에 따르면, 첫째 범프와 솔더볼을 곧바로 연결하기 때문에 기존의 칩 스케일 패키지와 비교하여 고주파 특성을 개선할 수 있다. 둘째, 내부에 관통전극이 형성된 기판 대신에 범프 가이드 홀만 뚫려 있는 단순한 구조의 기판을 사용하기 때문에 제조비용을 절감할 수 있다. 셋째, 칩 스케일 패키지에서 범프, 기판 및 솔더볼의 전체적인 높이를 낮출 수 있기 때문에 칩 스케일 패키지의 전체적인 두께를 낮출 수 있다. 넷째, 반도체 패키지 제조용 기판으로 열전도 특성이 우수한 금속을 사용할 경우, 기존의 칩 스케일 패키지보다 열방출 특성이 더욱 우수한 칩 스케일 패키지를 실현할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 바람직한 실시예에서 사용하는 반도체 패키지 제조용 기판의 평면도이다.
도 2를 참조하면, 본 발명의 바람직한 실시예에 의한 고주파 특성을 개선하는 칩 스케일 패키지의 제조공정에 사용되는 기판(210)은 종래 기술에서 사용된 관통전극 대신에 범프 가이드 홀(212)을 갖는 특징이 있다. 상기 범프 가이드 홀(212)은 내부에 관통전극을 포함하지 않고 단지 기판 본체(216)에 범프 혹은 솔더볼이 삽입될 크기의 구멍만 뚫려 있는 형상이다.
상기 기판 본체(216)는 인쇄회로기판의 본체로 사용되는 재질인 FR4 레진, BT 레진 및 폴리이미드층으로 이루어진 절연물질 중에서 선택된 하나를 사용할 수 있다. 또한 상기 절연물질 대신에 금속판을 사용하고, 그 표면에 절연물질로 표면처리를 수행하여 사용할 수도 있다.
한편, 상기 범프 가이드 홀(212)에는 선택적으로 상부, 측면 및 하부에 도금층(214)을 형성할 수도 있으며, 상기 도금층(214)은 구리, 니켈, 팔라듐 등의 도전성이 우수한 금속을 사용하여 형성하는 것이 적합하다.
제1 실시예
도 3 내지 도 7은 본 발명의 제1 실시예에 의한 고주파 특성을 개선하는 칩 스케일 패키지 제조방법을 설명하기 위한 단면도들이다.
도 3 내지 도 7을 참조하면, 도 3은 상기 도2의 III-III'면의 절단면으로서, 상기 기판 본체(216)는 BT 레진, FR4 레진 혹은 폴리이미드층과 같이 절연물질로 만들어진 것을 사용하는 것이 바람직하다. 상기 기판(210)에는 범프 가이드 홀(212)이 형성되어 있으며 상기 범프 가이드 홀(212) 가장자리에는 도금층(214)이 선택적으로 형성될 수 있다.
이어서 상기 기판(210)의 상부면인 제1면에 범프(110)가 본드패드 위에 형성된 반도체 칩(100)을 탑재한다. 이때 반도체 칩(100)의 본드패드에 형성된 범프(110)는 상기 기판(210)의 범프 가이드 홀(212)에 삽입된다. 상기 반도체 칩(100)이 탑재된 결과물에 대하여 리플로우(reflow) 공정을 진행하여 상기 반도체 칩(100)의 범프(110)가 상기 범프 가이드 홀(212) 내부로 정확히 삽입되어 정렬되 도록 한다.
그 후, 봉지재(190)를 사용하여 상기 기판(210)과 상기 반도체 칩(100) 사이의 공간을 채운다. 계속해서 상기 기판(210)의 하부면인 제2면에서 상기 범프 가이드 홀(212) 밑으로 삽입되도록 솔더볼(130)을 부착한다. 이어서 상기 솔더볼(130)이 부착된 기판(210)에 다시 한번 리플로우(reflow) 공정을 진행하면, 상기 범프 가이드 홀(212) 내부에서 상기 범프(110)와 솔더볼(130)의 직접적인 연결이 이루어지게 된다. 따라서 본 발명의 바람직한 실시예에 의한 고주파 특성을 개선하는 칩 스케일 패키지는 반도체 칩에서 취급하는 고주파 신호가 범프, 기판의 관통전극, 솔더볼의 경로를 걸쳐 전달되지 않고, 범프에서 곧바로 솔더볼로 신호가 전달되기 때문에 칩 스케일 패키지의 고주파 신호전달 특성을 개선할 수 있다.
제2 실시예
도 8 내지 도 11은 본 발명의 제2 실시예에 의한 고주파 특성을 개선하는 칩 스케일 패키지 제조방법을 설명하기 위한 단면도들이다.
도 8 내지 도 11을 참조하면, 먼저 절연물질로 표면 처리된 금속판 재질의 기판(310)을 준비한다. 상기 기판(310)은 표면이 산화 처리된 알루미늄판이나, 구리판 등을 사용할 수 있으며, 표면 산화처리를 통해 절연물질을 쉽게 형성할 수 있으며 열전도성이 우수한 재질이면 다른 물질로 대체가 가능하다.
상기 기판(310)에는 범프 가이드 홀(312)이 도 2와 같은 형태로 형성되어 있으며, 상기 범프 가이드 홀(312) 가장자리에는 선택적으로 도금층(314)이 형성될 수 있다. 한편 상기 도금층(314)은 도3과 다르게 범프 가이드 홀(312)의 상부, 측 면 및 하부면에 각각 형성될 수 있다.
계속해서 상기 기판(310)의 제1면에 범프(110)가 형성된 반도체 칩(100)을 탑재한다. 이때 상기 범프(110)는 상기 기판(310)의 범프 가이드 홀(312)에 삽입될 수 있도록 정렬되어 탑재되는 것이 적합하다. 계속해서 상기 반도체 칩(100)이 탑재된 기판(310)에 1차 리플로우 공정을 진행하여 상기 반도체 칩(100)의 범프(110)가 상기 기판(310)의 도금층(314)을 전기적으로 연결한다. 이어서 기판(310)의 제2면에서 솔더볼(130)을 상기 범프 가이드 홀(312) 하부에 삽입되도록 부착한다. 계속해서 상기 솔더볼(130)이 부착된 기판에 대하여 2차 리플로우 공정을 진행하여 상기 기판(310)의 범프 가이드 홀(312) 내부에서 범프(110)와 솔더볼(130)의 직접적인 연결이 이루어지도록 한다.
마지막으로 상기 반도체 칩(100)과 상기 기판(310) 사이의 공간에 봉지재(190)를 충진시켜 본 발명의 제2 실시예에 의한 고주파 특성을 개선하는 칩 스케일 패키지의 제조공정을 완료한다.
이어서 상기 도 11을 참조하면 본 발명의 바람직한 실시예에 의한 고주파 특성을 개선하는 칩 스케일 패키지의 구조를 설명한다.
본 발명의 바람직한 실시예에 의한 고주파 특성을 개선하는 칩 스케일 패키지는, 범프 가이드 홀(212)이 형성된 반도체 패키지 제조용 기판(310)과, 상기 기판(310)의 제1면에 범프(110)가 상기 범프 가이드 홀에 삽입되어 탑재된 반도체 칩(100)과, 상기 기판(310)의 제2면에 범프 가이드 홀(312)에 삽입되어 상기 범프(110)와 직접 연결된 솔더볼(130)과 상기 기판(310)과 상기 반도체 칩(100) 사이 를 채우는 봉지재(190)로 이루어진다. 이때, 상기 기판(310)의 두께는 상기 범프(110)와 솔더볼(130) 높이의 합(合)보다 얇을 것이 적합하다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
도 1은 종래 기술에 의한 칩 스케일 패키지를 설명하기 위한 단면도이다.
도 2는 본 발명의 바람직한 실시예에서 사용하는 반도체 패키지 제조용 기판의 평면도이다.
도 3 내지 도 7은 본 발명의 제1 실시예에 의한 고주파 특성을 개선하는 칩 스케일 패키지 제조방법을 설명하기 위한 단면도들이다.
도 8 내지 도 11은 본 발명의 제2 실시예에 의한 고주파 특성을 개선하는 칩 스케일 패키지 제조방법을 설명하기 위한 단면도들이다.

Claims (11)

  1. 범프 가이드 홀이 형성된 반도체 패키지 제조용 기판;
    상기 기판의 제1면에 범프가 상기 범프 가이드 홀에 삽입되어 탑재된 반도체 칩; 및
    상기 기판의 제2면에 범프 가이드 홀에 삽입되어 상기 범프와 직접 연결된 솔더볼을 구비하는 것을 특징으로 하는 고주파 특성을 개선하는 칩 스케일 패키지.
  2. 제1항에 있어서,
    상기 기판은, FR4 레진, BT 레진 및 폴리이미드로 이루어진 절연물질 중에서 선택된 하나의 재질인 것을 특징으로 하는 고주파 특성을 개선하는 칩 스케일 패키지.
  3. 제2항에 있어서,
    상기 기판의 범프 가이드 홀은,
    제1면에 도금층이 형성된 것을 특징으로 하는 고주파 특성을 개선하는 칩 스케일 패키지.
  4. 제1항에 있어서,
    상기 기판은 금속에 절연물질로 표면 처리가 수행된 재질인 것을 특징으로 하는 고주파 특성을 개선하는 칩 스케일 패키지.
  5. 제4항에 있어서,
    상기 기판의 범프 가이드 홀은, 상부, 측면 및 하부에 도금층이 형성된 것을 특징으로 하는 고주파 특성을 개선하는 칩 스케일 패키지.
  6. 제1항에 있어서,
    상기 칩 스케일 패키지는,
    상기 기판과 상기 반도체 칩 사이를 채우는 봉지재를 더 구비하는 것을 특징으로 하는 고주파 특성을 개선하는 칩 스케일 패키지.
  7. 제1항에 있어서,
    상기 기판의 두께는 상기 범프와 솔더볼을 합(合)한 높이보다 얇을 것을 특징으로 하는 고주파 특성을 개선하는 칩 스케일 패키지.
  8. 상하를 관통하는 범프 가이드 홀이 형성된 기판을 준비하는 단계;
    상기 기판의 제1면에 반도체 칩을 탑재하되 상기 반도체 칩의 패드에 형성된 범프가 상기 기판의 범프 가이드 홀에 삽입되도록 반도체 칩을 탑재하는 단계;
    상기 반도체 칩이 탑재된 기판에 리플로우 공정을 진행하는 단계;
    상기 기판의 제2면에 솔더볼을 부착하되 상기 솔더볼이 상기 범프 가이드 홀에 삽입되도록 솔더볼을 탑재하는 단계; 및
    상기 솔더볼이 탑재된 기판에 리플로우 공정을 진행하여 상기 범프와 상기 솔더볼을 직접 연결시키는 단계를 구비하는 것을 특징으로 하는 고주파 특성을 개선하는 칩 스케일 패키지 제조방법.
  9. 제8항에 있어서,
    상기 반도체 칩이 탑재된 기판에 리플로우 공정을 진행하는 단계 후에, 상기 기판과 상기 반도체 칩 사이에 봉지재를 형성하는 단계를 더 진행하는 것을 특징으로 하는 고주파 특성을 개선하는 칩 스케일 패키지 제조방법.
  10. 제8항에 있어서,
    상기 기판은 절연기판 혹은 표면처리에 의하여 전기전도성을 띄지 않는 금속재질을 사용하는 것을 특징으로 하는 고주파 특성을 개선하는 칩 스케일 패키지 제조방법.
  11. 제8항에 있어서,
    상기 솔더볼을 상기 범프에 연결하는 리플로우 공정을 진행하는 단계 후에, 상기 기판과 상기 반도체 칩 사이에 봉지재를 형성하는 단계를 더 진행하는 것을 특징으로 하는 고주파 특성을 개선하는 칩 스케일 패키지 제조방법.
KR1020070080607A 2007-08-10 2007-08-10 고주파 특성을 개선하는 칩 스케일 패키지 및 그 제조방법 KR100881024B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070080607A KR100881024B1 (ko) 2007-08-10 2007-08-10 고주파 특성을 개선하는 칩 스케일 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070080607A KR100881024B1 (ko) 2007-08-10 2007-08-10 고주파 특성을 개선하는 칩 스케일 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100881024B1 true KR100881024B1 (ko) 2009-02-05

Family

ID=40680915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070080607A KR100881024B1 (ko) 2007-08-10 2007-08-10 고주파 특성을 개선하는 칩 스케일 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100881024B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000042665A (ko) * 1998-12-26 2000-07-15 김영환 칩 사이즈 패키지 및 그의 제조 방법
KR20080029275A (ko) * 2006-09-28 2008-04-03 주식회사 하이닉스반도체 박형 플립 칩 패키지 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000042665A (ko) * 1998-12-26 2000-07-15 김영환 칩 사이즈 패키지 및 그의 제조 방법
KR20080029275A (ko) * 2006-09-28 2008-04-03 주식회사 하이닉스반도체 박형 플립 칩 패키지 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
US9472485B2 (en) Hybrid thermal interface material for IC packages with integrated heat spreader
JP4729244B2 (ja) 半導体デバイス用非モールドパッケージ
US6184133B1 (en) Method of forming an assembly board with insulator filled through holes
JP4805901B2 (ja) 半導体パッケージ
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US20080157295A1 (en) Methods and apparatus for multichip module packaging
US20030030140A1 (en) Semiconductor package and method for manufacturing the same
US7554197B2 (en) High frequency IC package and method for fabricating the same
US11508663B2 (en) PCB module on package
TWI227051B (en) Exposed pad module integrated a passive device therein
TW201039415A (en) Package substrate structure and flip-chip package structure and methods of fabricating the same
JP2000200870A (ja) 半導体装置およびその製造方法
JP2006228897A (ja) 半導体装置
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
JPH07226456A (ja) Ｉｃパッケージ及びその製造方法
KR100881024B1 (ko) 고주파 특성을 개선하는 칩 스케일 패키지 및 그 제조방법
TWI394250B (zh) 封裝結構及其製法
TW201804584A (zh) 雙側電子封裝件
WO1994025984A1 (en) Ic package and method of its manufacture
CN212412043U (zh) 一种射频芯片封装结构
JP2004014568A (ja) 半導体装置
WO2011020341A1 (zh) 电子模块及其封装结构
JP3027269U (ja) 電子部品用パッケージ
JP3932771B2 (ja) 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121128

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140110

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160112

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee