CN212412043U - 一种射频芯片封装结构 - Google Patents
一种射频芯片封装结构 Download PDFInfo
- Publication number
- CN212412043U CN212412043U CN202021521417.XU CN202021521417U CN212412043U CN 212412043 U CN212412043 U CN 212412043U CN 202021521417 U CN202021521417 U CN 202021521417U CN 212412043 U CN212412043 U CN 212412043U
- Authority
- CN
- China
- Prior art keywords
- conductive
- radio frequency
- frequency chip
- connecting hole
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型公开了一种射频芯片封装结构，其由射频芯片、多个金属导电焊盘和多个导电连接体组成，射频芯片包括射频芯片本体和多个导电衬垫，射频芯片本体上设有多个连接孔，各导电衬垫分别封闭各连接孔的上端开口，各金属导电焊盘分别封闭各连接孔的下端开口，各导电连接体分别配合于各连接孔中，且各导电连接体分别连接导电衬垫和金属导电焊盘。本实用新型结构简单，对射频信号影响小，且成本低。
Description
技术领域
本实用新型涉及半导体集成电路领域，特别是指一种射频芯片封装结构。
背景技术
受电子产品的小、轻、薄的驱动，半导体集成电路需要不断开发新的封装类型；特别是对射频信号领域，对封装有着更为严格的要求，要满足射频性能的各项指标，比如输入/输出阻抗、端口之间的隔离度等。
常见的射频芯片封装结构主要有两种，第一种射频芯片封装结构为半导体键合线结构，如图1所示，其通过半导体键合线1’将射频芯片2’和引线框架3’键合实现封装，引线框架3’是用于与应用端（即PCB板）的PCB焊盘相连，第一种射频芯片封装结构的结构相对简单，但由于各半导体键合线1’在打线过程中不可避免会出现长度、弧高等差异，在高频时会改变端口的阻抗特性，影响噪声性能，且半导体键合线1’之间的射频信号由于存在空间耦合等特点，又会影响RF端口之间的隔离度，即半导体键合线1’会影响射频信号；第二种射频芯片封装结构为倒装芯片结构，如图2所示，其通过在射频芯片2’表面设置导电柱4’(导电柱4’为铜柱或金柱），封装时，将射频芯片2’倒扣在引线框架3’上实现封装，通过通过导电柱来连接引线框架3’的引脚和射频芯片2’的衬垫，第二种射频芯片封装结构有效避免采用半导体键合线1’而对射频信号带来的影响，但第二种射频芯片封装结构中，为了降低成本，会降低导电柱4’的高度，降低了导电柱4’高度则使得射频芯片2’的表面和引线框架3’的基岛之间的距离变小，使得射频芯片2’内部的射频器件或射频模块容易受到引线框架3’产生的噪音的影响，比如压控振荡器 、高频电感的隔离度变差，而如果通过增加导电柱4’的高度来增加射频芯片2的表面和引线框架3的基岛之间的距离，则会极大增加导电柱4’的用料，提高整体的成本。
有鉴于此，本申请人对射频芯片封装结构进行了深入的研究，遂有本案产生。
实用新型内容
本实用新型的目的在于提供一种射频芯片封装结构，其结构简单，对射频信号影响小，且成本低。
为了达成上述目的，本实用新型的解决方案是：
一种射频芯片封装结构，其由射频芯片、多个金属导电焊盘和多个导电连接体组成；所述射频芯片包括射频芯片本体和多个导电衬垫；所述射频芯片本体上设有多个沿上下方向的连接孔，且连接孔的数量与导电衬垫的数量相同；各导电衬垫设置于射频芯片本体内且各导电衬垫分别封闭各连接孔的上端开口；所述射频芯片本体的顶面形成有一绝缘钝化层，绝缘钝化层覆盖各导电衬垫；所述金属导电焊盘的数量与导电衬垫的数量相同，各金属导电焊盘配合于射频芯片本体的底面，且各金属导电焊盘分别封闭各连接孔的下端开口所述导电连接体的数量与导电衬垫的数量相同，各导电连接体分别配合于各连接孔中，每个连接孔中配合的导电连接体与封闭该连接孔上端开口的导电衬垫相连并电性导通，每个连接孔中配合的导电连接体还与封闭该连接孔下端开口的金属导电焊盘相连并电性导通。
所述导电连接体为镀附在连接孔内壁的金属膜。
所述导电连接体为填充在连接孔内的金属填充料。
所述金属导电焊盘包括自上而下依次复合的铜层、镍层和金层。
所述金属导电焊盘包括自上而下依次复合的金层、钛钨层和金层。
采用上述方案后，本实用新型是通过配合于射频芯片本体连接孔中的导电连接体来连接导电衬垫和金属导电焊盘，这使得导电衬垫和金属导电焊盘之间的连接距离短，减少了寄生效果和空间耦合，从而使得本实用新型能具有良好的高频特性，且寄生电阻和寄生电感小，进而使得本实用新型能提高封装中端口的隔离度，又能减小了封装引入的阻抗变化，以使得本实用新型对射频信号的影响小；另外相比较现有技术，本实用新型的金属导电焊盘能通过焊锡或导电胶直接与应用端的PCB焊盘相连，使得本实用新型无需设置引线框架而使得本实用新型结构简单，且成本低。
附图说明
图1为现有的第一种射频芯片封装结构的示意图。
图2为现有的第二种射频芯片封装结构的示意图。
图3为本实用新型的结构示意图1。
图4为本实用新型的结构示意图2。
图5为本实用新型实施例一的剖视图。
图6为本实用新型实施例二的剖视图。
标号说明：
背景技术：半导体键合线1’，射频芯片2’，引线框架3’，导电柱4’；
具体实施方式：射频芯片1，射频芯片本体11，连接孔111，绝缘钝化层112，导电衬垫12，金属导电焊盘2，导电连接体3，金属膜31，金属填充料32。
具体实施方式
为了进一步解释本实用新型的技术方案，下面通过具体实施例来对本实用新型进行详细阐述。
如图3至图6所示，本实用新型揭示了一种射频芯片封装结构，其由射频芯片1、多个金属导电焊盘2和多个导电连接体3组成。
配合图3至图6所示，具体的，所述射频芯片1包括射频芯片本体11和多个导电衬垫12；其中所述射频芯片本体11上设有多个沿上下方向的连接孔111，且连接孔111的数量与导电衬垫12的数量相同；各导电衬垫12设置于射频芯片本体11内且各导电衬垫12分别封闭各连接孔111的上端开口，每个导电衬垫12构成射频芯片1所要引出的端口；所述射频芯片本体11顶面形成一绝缘钝化层112，绝缘钝化层112覆盖各导电衬垫11而保护各导电衬垫11，绝缘钝化层112还能对射频芯片本体11内其他组件进行保护。其中本实用新型的射频芯片1可在常规的射频芯片上开设连接孔111而形成，射频芯片1的绝缘钝化层112可在通过流片工艺制造射频芯片2的过程中加入钝化步骤，通过钝化步骤来形成绝缘钝化层112。
配合图3至图6所示，所述金属导电焊盘2的数量与导电衬垫12的数量相同，即金属导电焊盘2的数量与连接孔111的数量相同，各金属导电焊盘2配合于射频芯片本体11的底面；各金属导电焊盘2分别封闭各连接孔111的下端开口，各金属导电焊盘2可通过焊锡或导电胶与应用端的PCB焊盘连接。其中所述金属导电焊盘2为采用PCB金属镀层工艺在射频芯片本体11形成的金属焊盘；所述金属导电焊盘2为多层结构，金属导电焊盘2各层之间粘附性要好，且，金属导电焊盘2各层的导电性和可焊性良好；例如所述金属导电焊盘2包括自上而下依次复合的铜层、镍层和金层；或者所述金属导电焊盘2可包括自上而下依次复合的金层、钛钨层和金层。
配合图3至图6所示，所述导电连接体3的数量也与导电衬垫12的数量相同，即导电连接体3的数量也与连接孔111的数量相同，各导电连接体3分别配合于各连接孔11中，且每个连接孔111中配合的导电连接体3与封闭该连接孔111上端开口的导电衬垫12相连并电性导通，每个连接孔111中配合的导电连接体3还与封闭该连接孔111下端开口的金属导电焊盘2相连并电性导通，这样通过导电连接体3能使得封闭连接孔111上下开口的导电衬垫12和金属导电焊盘2电性导通，这样导电衬垫和金属导电焊盘之间的连接距离短，减少了寄生效果和空间耦合，从而使得本实用新型能具有良好的高频特性，且寄生电阻和寄生电感小。配合图5所示，在本实用新型实施例一中，其中所述导电连接体3为镀附在连接孔111内壁的金属膜31，通过金属膜31来连接金属导电焊盘2和导电衬垫12，在实施例一中，可对连接孔11的下端开口处做背金工艺刻蚀处理，使金属膜31能与金属导电焊盘2的接触良好；配合图6所示，在本实用新型实施例二中，所述导电连接体3则为填充在连接孔111内的金属填充料32，其中金属填充料32可完全填满连接孔111，金属填充料32也可不完全填满连接孔111。
综上可知，本实用新型是通过配合于射频芯片本体11连接孔111中的导电连接体3来连接导电衬垫12和金属导电焊盘2，使得导电衬垫和金属导电焊盘之间的连接距离短，减少了寄生效果和空间耦合，从而本实用新型具有良好的高频特性，且寄生电阻和寄生电感小，这样使得本实用新型能提高封装中端口的隔离度，又能减小了封装引入的阻抗变化，从而使得本实用新型对射频信号的影响小；另外相比较现有技术，本实用新型的金属导电焊盘2可能通过焊锡或导电胶直接与应用端的PCB焊盘相连，使得本实用新型无需设置引线框架而使得本实用新型结构简单，且成本低。
上述实施例和图式并非限定本实用新型的产品形态和式样，任何所属技术领域的普通技术人员对其所做的适当变化或修饰，皆应视为不脱离本实用新型的专利范畴。
Claims (5)
1.一种射频芯片封装结构，其特征在于：由射频芯片、多个金属导电焊盘和多个导电连接体组成；
所述射频芯片包括射频芯片本体和多个导电衬垫；所述射频芯片本体上设有多个沿上下方向的连接孔，且连接孔的数量与导电衬垫的数量相同；各导电衬垫设置于射频芯片本体内且各导电衬垫分别封闭各连接孔的上端开口；所述射频芯片本体的顶面形成有一绝缘钝化层，绝缘钝化层覆盖各导电衬垫；
所述金属导电焊盘的数量与导电衬垫的数量相同，各金属导电焊盘配合于射频芯片本体的底面，且各金属导电焊盘分别封闭各连接孔的下端开口；
所述导电连接体的数量与导电衬垫的数量相同，各导电连接体分别配合于各连接孔中，每个连接孔中配合的导电连接体与封闭该连接孔上端开口的导电衬垫相连并电性导通，每个连接孔中配合的导电连接体还与封闭该连接孔下端开口的金属导电焊盘相连并电性导通。
2.如权利要求1所述的一种射频芯片封装结构，其特征在于：所述导电连接体为镀附在连接孔内壁的金属膜。
3.如权利要求1所述的一种射频芯片封装结构，其特征在于：所述导电连接体为填充在连接孔内的金属填充料。
4.如权利要求1所述的一种射频芯片封装结构，其特征在于：所述金属导电焊盘包括自上而下依次复合的铜层、镍层和金层。
5.如权利要求1所述的一种射频芯片封装结构，其特征在于：所述金属导电焊盘包括自上而下依次复合的金层、钛钨层和金层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021521417.XU CN212412043U (zh) | 2020-07-28 | 2020-07-28 | 一种射频芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021521417.XU CN212412043U (zh) | 2020-07-28 | 2020-07-28 | 一种射频芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN212412043U true CN212412043U (zh) | 2021-01-26 |
Family
ID=74374602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202021521417.XU Active CN212412043U (zh) | 2020-07-28 | 2020-07-28 | 一种射频芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN212412043U (zh) |
-
2020
- 2020-07-28 CN CN202021521417.XU patent/CN212412043U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6534879B2 (en) | Semiconductor chip and semiconductor device having the chip | |
| US7217997B2 (en) | Ground arch for wirebond ball grid arrays | |
| KR101489325B1 (ko) | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 | |
| KR100535181B1 (ko) | 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법 | |
| US6061251A (en) | Lead-frame based vertical interconnect package | |
| US9240372B1 (en) | Semiconductor die having lead wires formed over a circuit in a shielded area | |
| KR20090131255A (ko) | 회로 장치 및 회로 장치의 제조 방법 | |
| CN103050467B (zh) | 封装结构及其制造方法 | |
| CN111128925B (zh) | 一种数字电路的封装结构及封装方法 | |
| JPH08111497A (ja) | 樹脂封止型半導体装置 | |
| TWI725426B (zh) | 半導體裝置 | |
| JP2006514438A (ja) | 接続要素を有する高周波チップパッケージ | |
| CN212412043U (zh) | 一种射频芯片封装结构 | |
| TW201240044A (en) | Packaging substrate with well structure filled with insulator and manufacturing method | |
| CN108461483B (zh) | 一种嵌入式电容转接板封装结构及制造方法 | |
| US20210175326A1 (en) | Integrated Circuit Package for Isolation Dies | |
| JP2002164658A (ja) | モジュール基板 | |
| JP2001177159A (ja) | 半導体装置 | |
| CN100587951C (zh) | 包括集成电路和电容元件的电子设备 | |
| CN202906868U (zh) | 无引线大功率光mos固体继电器 | |
| JP4820798B2 (ja) | 半導体装置 | |
| CN218849485U (zh) | 一种晶体管阵列陶瓷封装结构 | |
| JP2007184415A (ja) | 半導体素子実装用基板および高周波半導体装置ならびにこれを用いた電子機器 | |
| CN209766408U (zh) | 一种射频芯片封装结构 | |
| CN113690729B (zh) | 一种封装结构及光模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |