JP2001177159A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001177159A
JP2001177159A JP35725399A JP35725399A JP2001177159A JP 2001177159 A JP2001177159 A JP 2001177159A JP 35725399 A JP35725399 A JP 35725399A JP 35725399 A JP35725399 A JP 35725399A JP 2001177159 A JP2001177159 A JP 2001177159A
Authority
JP
Japan
Prior art keywords
electrode
electrodes
resin
substrate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35725399A
Other languages
English (en)
Inventor
Satoshi Hatanaka
聡 畠中
Tadaaki Ikeda
忠昭 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP35725399A priority Critical patent/JP2001177159A/ja
Publication of JP2001177159A publication Critical patent/JP2001177159A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 樹脂パッケージによる半田付け性の不良を解
消すると同時により一層小型化してさまざまな電子機器
の光源用として利用できるチップ型発光ダイオード等の
半導体装置を提供すること。 【解決手段】 基板材２１に開けたスルーホール２３を
介して表面から裏面にかけて電極のパターンを形成し、
スルーホール２３を通るダイシングラインに沿ってダイ
シングして基板材２１及び電極のパターンをそれぞれ基
板１及び一対の電極２，３とし、一方の電極２に半導体
発光素子４を導通搭載するとともに他方の電極３との間
をワイヤ５でボンディングし、半導体発光素子４とワイ
ヤ５を含んで樹脂パッケージ６で封止し、電極２，３
を、基板１の表面及び裏面からスルーホール２３の残痕
として基板１の端部に残る切欠部の上下を被覆する形状
とし、切欠部に樹脂７を充填する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、たとえば携帯電話
などの液晶表示パネルのバックライト光源として実装さ
れる発光素子やフォトトランジスタに使用される受光素
子等の表面実装型の半導体装置に関する。
【０００２】
【従来の技術】半導体発光ダイオード（以下、「ＬＥ
Ｄ」と記す）のなかでプリント配線基板の上にそのまま
搭載して実装するチップ型ＬＥＤは砲弾型ランプ形状の
ＬＥＤに比べると、薄型化できるので小型電子機器等の
バックライト用の光源として多用されている。このチッ
プ型ＬＥＤは、絶縁性の基板にスルーホールを開けるか
またはスリットを切開し、これらのスルーホールまたは
スリットを通して基板の表裏両面に一対の電極をめっき
法によって形成し、一方の電極に発光素子を搭載して他
方の電極との間をワイヤボンディングし、更に素子を樹
脂パッケージで封止するというのがその基本的な構成で
ある。図７にスルーホールにより電極を形成した従来の
チップ型ＬＥＤの概略斜視図を示す。
【０００３】図７において、前述のように絶縁性の基板
５１の対向する両辺に半円形の切欠として残る部分がス
ルーホールの残痕であり、この部分を通じてめっき法に
よって電極５２，５３が形成されている。そして、一方
の電極５２には発光素子５４が銀ペースト等の導電性の
接着剤によって導通固定され、他方の電極５３との間を
ワイヤ５５によってボンディングしている。また、発光
素子５４及びワイヤ５５によるボンディング部分を含ん
で透光性の樹脂パッケージ５６で封止され、最終工程で
図示の形状となるようにダイシングされる。
【０００４】このようなチップ型のＬＥＤでは、電極５
２，５３の底面部からスルーホールの残痕部分である半
円状の側面部分にかけてを半田付けしてプリント配線基
板の上に導通実装するアセンブリが行なわれる。
【０００５】一方、樹脂パッケージ５６の成形は、発光
素子５４の電極５２への搭載及びワイヤ５５のボンディ
ング後に金型を用いて行なわれる。この場合、成形時の
樹脂が電極５２，５３の半円形の切欠すなわちスルーホ
ールの残痕部分から下側に入り込まないようにすること
が必要である。もし、成形樹脂の入り込みが電極５２，
５３の底面部まで至るようになると、電極５２，５３の
底面から下に樹脂が膨らみ出る可能性が高い。このよう
な樹脂の膨らみ出しは、電極５２，５３をプリント配線
基板の表面に搭載したとき、これらの電極５２，５３と
配線パターンとの接触不良を招くことになり、製品歩留
まりに大きく影響する。
【０００６】以上のことから、従来では成形樹脂の入り
込みを抑えるため、図７中の寸法Ｌで示す樹脂パッケー
ジ５６の端面から基板５１の端面までを長くすることで
対応していた。したがって、最終的に製品として得られ
るチップ型ＬＥＤは、その樹脂パッケージ５６の大きさ
に比例してこれから突き出る基板５１が長くなり、小型
化には限界がある。
【０００７】このような問題に対し、特開平９−１８１
３５９号公報には、樹脂の流れ込みを抑えるチップ型Ｌ
ＥＤが開示されている。図８にこの公報に記載のチップ
型ＬＥＤの概略図を示す。
【０００８】図示のように、先の公報に記載のＬＥＤチ
ップは、図７の従来例の構成に対して、電極５２，５３
に基板５１の半円形の切欠すなわちスルーホールの残痕
部分に被さるオーバハング５２ａ，５３ａを形成し、基
板５１の全体に樹脂パッケージ５６を形成したものに相
当する。このようなオーバハング５２ａ，５３ａを備え
たものでは、樹脂パッケージ５６を基板５１の全体に形
成しても、成形樹脂はオーバハング５２ａ，５３ａに遮
られて電極５２，５３の底部側に漏れ出ることはない。
また、図７の従来例のように、樹脂の電極５２，５３の
底部側への漏れ出しを防ぐために、樹脂パッケージ５６
の外郭面とスルーホールの残痕部との間の距離を大きく
する必要もないので、チップ型ＬＥＤの小型化も可能と
なる。
【０００９】
【発明が解決しようとする課題】ところが、図７及び図
８のいずれの構成においても、チップ型ＬＥＤをプリン
ト配線基板の上に実装するときの電極５２，５３の半田
付けは、主としてリフロー半田付け法が行なわれる。こ
の場合、電極５２，５３の側面部すなわちスルーホール
の残痕部内にあって半円弧面の部分に付着した半田は、
リフロー炉内で溶融して樹脂パッケージ５６と電極５
２，５３が基板５１の表面に被さっている部分との間か
ら樹脂パッケージ５６の中に侵入しやすい。このため、
電極５２，５３及び樹脂パッケージ５６に歪などが発生
することになる。したがって、電極５２に搭載されてい
る発光素子５４と電極５３との間にボンディングされて
いるワイヤ５５は、これらの電極５２，５３の歪みの影
響による応力を受け、断線してしまう恐れがある。
【００１０】また、図８の例では成形樹脂の電極５２，
５３側への膨らみ出しの防止や小型化は可能であるが、
オーバハング５２ａ，５３ａの下側は空洞のままであ
る。そして、オーバハング５２ａ，５３ａの板厚はさほ
ど大きくないので、ワイヤ５５のボンディング領域とす
るには強度不足を生じる。一方、チップ型ＬＥＤの全体
を小型化しても、ウェッジボンディングされるワイヤ５
５は或る程度の長さを必要とするので、オーバハング５
３ａを備えることが有効と思われる。しかしながら、こ
のオーバハング５３ａはワイヤ５５のウェッジボンディ
ングに耐え得る強度はないので、基板５１で裏打ちされ
た部分の電極５３にウェッジボンディングするしかな
い。したがって、必要なワイヤ５５の長さに加えてオー
バハング５３ａを形成しなければならず、全体の小型化
に限界がある。
【００１１】なお、以上のような問題は、発光ダイオー
ド等の半導体は発光素子だけでなくフォトトランジスタ
等における半導体受光素子においても同様である。
【００１２】本発明は、樹脂パッケージによる半田付け
性の不良を解消すると同時により一層小型化してさまざ
まな電子機器の光源用として利用できるチップ型発光ダ
イオードやフォトトランジスタ等の半導体装置を提供す
ることを目的とする。
【００１３】
【課題を解決するための手段】本発明は、絶縁性の基板
材に開けたスルーホールを介して前記基板材の表面から
裏面にかけて電極のパターンを形成し、前記スルーホー
ルを通るダイシングラインに沿ってダイシングして前記
基板材及び電極のパターンをそれぞれ基板及び一対の電
極とし、前記電極の一方に半導体素子を導通搭載すると
ともに前記半導体素子と他方の電極とをワイヤでボンデ
ィングし、更に前記半導体素子とワイヤを含んで樹脂パ
ッケージで封止する半導体装置において、前記電極を、
前記基板の表面及び裏面から前記スルーホールの残痕と
して前記基板の端部に残る切欠部の上下を被覆する形状
とし、前記切欠部に充填材を充填したことを特徴とす
る。
【００１４】このような構成では、切欠部の上下を基板
の表面側及び裏面側から突き出る電極の一部によって被
覆され且つ切欠部に充填材を充填するので、基板全体を
樹脂で封止しても、樹脂がスルーホールの残痕である切
欠部に入り込むことはない。また、裏面側の電極を半田
付けして実装するようにすれば、半田が電極を伝って樹
脂パッケージと基板の界面から侵入することもなく、ワ
イヤの断線を防止できる。
【００１５】
【発明の実施の形態】請求項１に記載の発明は、絶縁性
の基板材に開けたスルーホールを介して前記基板材の表
面から裏面にかけて電極のパターンを形成し、前記スル
ーホールを通るダイシングラインに沿ってダイシングし
て前記基板材及び電極のパターンをそれぞれ基板及び一
対の電極とし、前記電極の一方に半導体素子を導通搭載
するとともに前記半導体素子と他方の電極とをワイヤで
ボンディングし、更に前記半導体素子とワイヤを含んで
樹脂パッケージで封止する半導体装置において、前記電
極を、前記基板の表面及び裏面から前記スルーホールの
残痕として前記基板の端部に残る切欠部の上下を被覆す
る形状とし、前記切欠部に充填材を充填したことを特徴
とする半導体装置であり、基板全体を支障なく樹脂パッ
ケージで封止できるので全体の小型化が可能となり、し
かも実装時に半田が樹脂パッケージと基板との間に侵入
することもないので、ワイヤの断線も防止できるという
作用を有する。
【００１６】請求項２に記載の発明は、前記半導体素子
は、発光素子または受光素子であることを特徴とする請
求項１記載の半導体装置であり、ボンディング用のワイ
ヤの断線防止ができるので、良好な発光及び受光ができ
るという作用を有する。
【００１７】請求項３に記載の発明は、前記充填材は、
樹脂であることを特徴とする請求項１または２記載の半
導体装置であり、スルーホールの残痕部として残る切欠
に沿う電極で囲まれた部分に一様に充填材を充填できる
という作用を有する。
【００１８】請求項４に記載の発明は、前記電極のうち
前記基板の裏面側に含まれる裏面側電極を実装面への導
通接続端としたことを特徴とする請求項１から３のいず
れかに記載の半導体装置であり、表面実装したときの薄
型化が可能となるという作用を有する。
【００１９】以下、本発明の実施の形態を図面に基づい
て説明する。
【００２０】図１は本発明の実施の形態による半導体装
置をチップ型発光ダイオードの例として示す概略斜視図
である。
【００２１】図１において、本実施の形態におけるチッ
プ型発光ダイオードは、絶縁性の基板１の両端に備えた
一対の電極２，３と、一方の電極２に搭載された本実施
の形態における半導体素子としての半導体発光素子４
と、この半導体発光素子４と他方の電極３との間にボン
ディングしたワイヤ５と、これらの半導体発光素子４及
びワイヤ５を含んで封止した樹脂パッケージ６とから構
成されている。半導体発光素子４はその底面及び上面に
それぞれｎ側及びｐ側の電極を形成したもので、底面側
の電極を銀ペースト４ａによって電極２に導通させて固
定し、上面側の電極にワイヤ５の一端がボンディングさ
れている。
【００２２】絶縁性の基板１は従来例と同様に長手方向
に対向する２辺にウエハー状態の基板材（後述）に開け
たスルーホールの残痕である半円形断面の切欠１ａが形
成されたものである。そして、この切欠１ａを利用して
めっき法によって形成される電極２，３は、基板１の上
面及び下面を被覆する表面側電極２ａ，３ａ及び裏面側
電極２ｂ，３ｂと、これらの表面側電極２ａ，３ａと裏
面側電極２ｂ，３ｂとの間の円弧面状の側面電極２ｃ，
３ｃとから構成される。側面電極２ｃ，３ｃは基板材に
開けたスルーホールの内周面に沿って形成されるのは無
論である。
【００２３】ここで、表面側及び裏面側の電極２ａ，３
ａ，２ｂ，３ｂはいずれもＴ字状の平面形状を持つよう
に形成され、スルーホールの残痕部分に沿う側面電極２
ｃ，３ｃによって囲まれた半円形断面の切欠部分に被さ
っている。すなわち、スルーホールの残痕部分の切欠の
上下は表面側及び裏面側の電極２ａ，３ａ，２ｂ，３ｂ
がオーバハング状態に被さり、この中に樹脂７を充填し
ている。
【００２４】このように、基板１にスルーホールの残痕
として残る切欠部分の上下両面を表面側電極２ａ，３ａ
及び裏面側電極２ｂ，３ｂによって区画し、その内部に
樹脂７を充填するので、この充填の後に樹脂パッケージ
６による封止をすれば、この樹脂パッケージ６成形用の
樹脂は側面電極２ｃ，３ｃ側まで入り込むことはない。
したがって、樹脂パッケージ６の封止樹脂が基板１と表
面側電極２ａ，３ａとの間に侵入することはなく、これ
らの表面側電極２ａ，３ａの歪み変形が抑えられる。こ
のため、半導体発光素子４と表面側電極３ａとの間にボ
ンディングしたワイヤ５に負荷が加わることがなく、そ
の断線が防止される。
【００２５】また、樹脂７を充填したことによって、表
面側及び裏面側電極２ａ，３ａ，２ｂ，３ｂのいずれも
が基板１及び樹脂７で裏打ちされる。このため、ワイヤ
５を図１の位置ではなく樹脂７に被さっている部分の表
面側電極３ａにボンディングしても、樹脂７によって裏
打ちされた強度を持つので、表面側電極３ａが変形した
りすることはない。
【００２６】図２〜図５は本発明のチップ型発光素子を
得るための基板加工からダイシングまでの工程を示す概
略図であり、順に説明する。
【００２７】まず、絶縁性の基板材２１と２枚の銅箔２
２ａ，２２ｂを準備し（図２の（ａ））、基板材２１の
表裏両面にこれらの銅箔２２ａ，２２ｂを貼り付けた積
層材とする（同図（ｂ））。次いで、この積層材に対し
て金型やルータまたはレーザーなどを利用してスルーホ
ール２３を開ける加工を施し（同図（ｃ））、この後こ
れらのスルーホール２３の内周面２３ａも含めて一次銅
めっき２４を無電解銅めっき法によって形成する（同図
（ｄ））。このめっきの後、スルーホール２３部分にエ
ポキシ樹脂やレジストなどの充填材２５を印刷法により
埋め込んで充填する（同図（ｅ））。
【００２８】充填材２５の充填の後には、基板材２１の
上下面からはみ出している部分の充填材２５を研磨機な
どにより除去して整面仕上げを施し（図３の（ａ））、
次いで充填材２５の表面に二次銅めっき２６を実施する
（同図（ｂ））。この場合、充填材２５がエポキシ樹脂
やレジストのように非導電性であれば、二次銅めっき２
６として無電解銅めっきを実施してもよい。なお、無電
解による二次銅めっき２６の厚付けの場合では時間がか
かるため、前処理として充填材（エポキシ樹脂等）の上
にＰｄを吸着させ、それを触媒として無電解の銅を析出
させた後、電解銅めっきを実施すると工数の削減が可能
となる。次いで、エッチングによりパターニングし（同
図（ｃ））、更にＮｉめっき２７とＡｕめっき２８の電
解めっきを施し（同図（ｄ））、これらのＮｉとＡｕの
めっき２７，２８の層が製品化されたときの電極２，３
となる。
【００２９】図４は図３の（ｄ）に示した電極２，３の
パターン形成の後の半導体発光素子４の実装とワイヤ５
によるボンディング工程までを示す図である。
【００３０】図３の（ｄ）のパターニングによって電極
２，３の表面側電極２ａ，３ａが図４の（ａ）に示すよ
うに形成され、一方の表面側電極２ａに銀ペースト２９
を塗布し（同図（ｂ））、この銀ペースト２９の上に半
導体発光素子４を搭載し表面側電極２ａに導通固定する
（同図（ｃ））。次いで、半導体発光素子４の上面の電
極にワイヤ５の一端をボンディングし他端を表面側電極
３ａにエッジボンディングする（同図（ｄ））。
【００３１】基板材２１に半導体発光素子４を全数実装
してワイヤボンディングした後には、図５の（ａ）に示
すように基板材２１の全面に透光性樹脂３０を型成形に
よって積層し、半導体発光素子４及びワイヤ５を全て封
止する。そして、最終行程として、同図の（ｂ）に示す
ように基板材２１と透光性樹脂３０をダイサーによって
所定の方向、例えばダイシングライン４１，４２に沿っ
てダイシングする。
【００３２】以上の工程によって、基板材２１が基板１
に、パターニング成形された金属めっき層が電極２，３
となり、透光性樹脂３０が樹脂パッケージ６として形成
されたチップ型発光ダイオードが得られる。そして、図
２の（ｅ）の工程でスルーホール２３に詰め込まれた充
填材２５は、図１に示したように、電極２，３のそれぞ
れの表面側及び裏面側の電極２ａ，３ａ，２ｂ，３ｂで
上下を挟まれ且つ側面電極２ｃ，３ｃで区画された部分
に充填された樹脂７として残る。
【００３３】図６は別の実施形態によるチップ型発光ダ
イオードの概略斜視図である。なお、図１に示したもの
と同じ構成部材については共通の符号で指示し、その詳
細な説明は省略する。
【００３４】この例では、銀ペースト４ａを一方の電極
２の表面側電極２ａから他方の電極３側へ突き出る向き
に基板１の表面にかけて形成し、半導体発光素子４を図
１の例と比較して他方の電極３の表面側電極３ａに近づ
けている。したがって、半導体発光素子４を基板１の長
手方向の中央に位置させることができ、電極２，３が対
向する向きの全長も短くなる。
【００３５】また、ワイヤ５は電極３の表面側電極３ａ
に最初にボンディングされ、半導体発光素子４の上面の
電極に対してウェッジボンディングされている。一方、
基板材２１のスルーホール２３の残痕となっていた部分
に樹脂７が充填されているので、この樹脂７の上に被さ
っている表面側電極３ａは樹脂７によって裏打ちされて
十分な強度を持つ。したがって、ワイヤ５を最初にボン
ディングするときには、図示の位置に制約される樹脂７
に被さっている縁部分もボンディングエリアとして利用
でき、ボンディング性を高めることができる。
【００３６】更に、基板１から上に突き出ている半導体
発光素子４の上面の電極に対しては、ワイヤ５はウェッ
ジボンディングされるので、図１の例と比べるとワイヤ
５の上向きへの張り出しが小さくなる。このため、樹脂
パッケージ６の厚さも薄くできる。そして、図示のよう
に、表面側電極２ａから基板１の表面にかけて塗布する
銀ペースト４ａに対して、半導体発光素子４を表面側電
極２ａから離しても銀ペースト４ａの導電性によって半
導体発光素子４と電極２とを導通させることができる。
したがって、半導体発光素子４が表面側電極２ａに載ら
ないように実装すれば、この表面側電極２ａの厚さ分も
含めて樹脂パッケージ６を薄くでき、小型薄型化が更に
促される。
【００３７】
【発明の効果】本発明では、基板全体を樹脂パッケージ
で封止しても、基板の裏面側電極まで樹脂が至ることが
ないので樹脂の張り出しがなく、裏面側電極を実装面側
の配線パターンに安定してマウントできる。また、樹脂
パッケージを基板全体に形成できるので、装置の小型化
も可能となる。
【００３８】更に、実装時に半田付けするときでも、半
田が側面電極を伝って樹脂パッケージと基板との間の界
面から侵入することはなく、ワイヤの断線も防止され
る。また、基板の裏面側の電極だけを半田付けすれば、
半田ランドを裏面側の電極のサイズに合わせて必要最小
のスペースだけを確保すればよく、高密度実装も可能と
なる。
【図面の簡単な説明】
【図１】本発明の半導体装置をチップ型発光ダイオード
の例として示す概略斜視図
【図２】基板の製造の概略であってスルーホールへの樹
脂充填までの工程を示す図
【図３】充填樹脂の整面から電極パターンの形成までの
工程を示す図
【図４】電極のパターン形成から半導体発光素子の実装
及びワイヤのボンディング工程までを示す図
【図５】樹脂封止からダイシングまでの工程を示す図
【図６】別の実施形態によるチップ型発光ダイオードの
概略斜視図
【図７】従来のチップ型発光ダイオードの概略斜視図
【図８】電極にオーバハングを設けた従来のチップ型発
光ダイオードの概略斜視図
【符号の説明】
１ 基板 ２，３ 電極 ２ａ，３ａ 表面側電極 ２ｂ，３ｂ 裏面側電極 ２ｃ，３ｃ 側面電極 ４ 半導体発光素子（半導体素子） ４ａ 銀ペースト ５ ワイヤ ６ 樹脂パッケージ ７ 樹脂 ２１ 基板材 ２２ａ，２２ｂ 銅箔 ２３ スルーホール ２３ａ 内周面 ２４ 一次銅めっき ２５ 充填材 ２６ 二次銅めっき ２７ Ｎｉめっき ２８ Ａｕめっき ２９ 銀ペースト ３０ 透光性樹脂
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M109 AA01 BA01 CA21 DA09 DA10 EC11 GA01 5F041 AA41 AA47 DA20 DA43 FF11 5F088 BA15 BA18 BB10 JA06

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性の基板材に開けたスルーホールを
    介して前記基板材の表面から裏面にかけて電極のパター
    ンを形成し、前記スルーホールを通るダイシングライン
    に沿ってダイシングして前記基板材及び電極のパターン
    をそれぞれ基板及び一対の電極とし、前記電極の一方に
    半導体素子を導通搭載するとともに前記半導体素子と他
    方の電極とをワイヤでボンディングし、更に前記半導体
    素子とワイヤを含んで樹脂パッケージで封止する半導体
    装置において、前記電極を、前記基板の表面及び裏面か
    ら前記スルーホールの残痕として前記基板の端部に残る
    切欠部の上下を被覆する形状とし、前記切欠部に充填材
    を充填したことを特徴とする半導体装置。
  2. 【請求項２】 前記半導体素子は、発光素子または受光
    素子であることを特徴とする請求項１記載の半導体装
    置。
  3. 【請求項３】 前記充填材は、樹脂であることを特徴と
    する請求項１または２記載の半導体装置。
  4. 【請求項４】 前記電極のうち前記基板の裏面側に含ま
    れる裏面側電極を実装面への導通接続端としたことを特
    徴とする請求項１から３のいずれかに記載の半導体装
    置。
JP35725399A 1999-12-16 1999-12-16 半導体装置 Pending JP2001177159A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35725399A JP2001177159A (ja) 1999-12-16 1999-12-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35725399A JP2001177159A (ja) 1999-12-16 1999-12-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2001177159A true JP2001177159A (ja) 2001-06-29

Family

ID=18453183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35725399A Pending JP2001177159A (ja) 1999-12-16 1999-12-16 半導体装置

Country Status (1)

Country Link
JP (1) JP2001177159A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031853A (ja) * 2001-07-11 2003-01-31 Sony Corp 画像表示装置及びその製造方法
JP2005019935A (ja) * 2003-06-02 2005-01-20 Hitachi Aic Inc 非貫通導通穴を有する配線基板
WO2012020796A1 (ja) * 2010-08-13 2012-02-16 株式会社オプトエレクトロニクス 光検出装置、光学装置、光学的情報読取装置及び光源固定方法
US20120049882A1 (en) * 2010-08-30 2012-03-01 Sharp Kabushiki Kaisha Semiconductor apparatus, inspection method thereof and electric device
JP2012204614A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 発光装置、発光モジュール、発光装置の製造方法
JPWO2010140604A1 (ja) * 2009-06-05 2012-11-22 先端フォトニクス株式会社 サブマウント、これを備えた光モジュール、及びサブマウントの製造方法
JP2015088707A (ja) * 2013-11-01 2015-05-07 株式会社タムラ製作所 発光装置
JP2016004946A (ja) * 2014-06-18 2016-01-12 ローム株式会社 光学装置、光学装置の実装構造、光学装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031853A (ja) * 2001-07-11 2003-01-31 Sony Corp 画像表示装置及びその製造方法
JP2005019935A (ja) * 2003-06-02 2005-01-20 Hitachi Aic Inc 非貫通導通穴を有する配線基板
JPWO2010140604A1 (ja) * 2009-06-05 2012-11-22 先端フォトニクス株式会社 サブマウント、これを備えた光モジュール、及びサブマウントの製造方法
WO2012020796A1 (ja) * 2010-08-13 2012-02-16 株式会社オプトエレクトロニクス 光検出装置、光学装置、光学的情報読取装置及び光源固定方法
US8654425B2 (en) 2010-08-13 2014-02-18 Optoelectronics Co., Ltd. Optical detection device, optical device, optical information reading device, and light source fixing method
US20120049882A1 (en) * 2010-08-30 2012-03-01 Sharp Kabushiki Kaisha Semiconductor apparatus, inspection method thereof and electric device
CN102386320A (zh) * 2010-08-30 2012-03-21 夏普株式会社 半导体装置及其检测方法和电子设备
US8749263B2 (en) 2010-08-30 2014-06-10 Sharp Kabushiki Kaisha Semiconductor apparatus, inspection method thereof and electric device
JP2012204614A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 発光装置、発光モジュール、発光装置の製造方法
JP2015088707A (ja) * 2013-11-01 2015-05-07 株式会社タムラ製作所 発光装置
JP2016004946A (ja) * 2014-06-18 2016-01-12 ローム株式会社 光学装置、光学装置の実装構造、光学装置の製造方法

Similar Documents

Publication Publication Date Title
US5438478A (en) Electronic component carriers and method of producing the same as well as electronic devices
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP3311914B2 (ja) チップ型発光ダイオード
US9018741B2 (en) Semiconductor package and manufacturing method thereof
CN100527412C (zh) 电子电路模块及其制造方法
US7450395B2 (en) Circuit module and circuit device including circuit module
JP2012124191A (ja) 発光装置及びその製造方法
WO2006109566A1 (ja) 半導体装置
JP5041593B2 (ja) チップ型半導体装置の製造方法
JP2012109521A (ja) Ｌｅｄモジュール装置及びその製造方法
WO2017006633A1 (ja) 半導体装置および半導体装置の製造方法
US20160021737A1 (en) Electric device module and method of manufacturing the same
JPH10223817A (ja) 側面型電子部品の電極構造及びその製造方法
JP2006303458A (ja) 電子部品実装基板
JP2001177159A (ja) 半導体装置
JP2000022218A (ja) チップ型電子部品及びその製造方法
KR102117477B1 (ko) 반도체 패키지 및 반도체 패키지의 제조방법
JP2003304000A (ja) 発光ダイオード用パッケージの製造方法
JP2000012773A (ja) 半導体装置及びその製造方法
JP2020161697A (ja) 半導体発光装置
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP2000049382A (ja) 半導体発光装置及びその製造方法
JP2011077164A (ja) 半導体発光装置
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US10219380B2 (en) Electronic device module and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061110

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20061213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090526