CN102386320A - 半导体装置及其检测方法和电子设备 - Google Patents

半导体装置及其检测方法和电子设备 Download PDF

Info

Publication number
CN102386320A
CN102386320A CN2011102541130A CN201110254113A CN102386320A CN 102386320 A CN102386320 A CN 102386320A CN 2011102541130 A CN2011102541130 A CN 2011102541130A CN 201110254113 A CN201110254113 A CN 201110254113A CN 102386320 A CN102386320 A CN 102386320A
Authority
CN
China
Prior art keywords
electrode
substrate
face
semiconductor device
dielectric substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102541130A
Other languages
English (en)
Other versions
CN102386320B (zh
Inventor
太田将之
辰巳正毅
曾田义树
玉置和雄
山口真司
原田昌道
伊藤晋
木村公士
稻田顺史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102386320A publication Critical patent/CN102386320A/zh
Application granted granted Critical
Publication of CN102386320B publication Critical patent/CN102386320B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供了一种半导体装置及其检测方法和电子设备。根据本发明的半导体装置具有实现在绝缘衬底上的半导体元件，包括：衬底正面电极，形成在所述绝缘衬底的正面侧上并连接到所述半导体元件的元件电极；衬底背面电极，形成在所述绝缘衬底的背面侧上并电连接到所述衬底正面电极；和多个连接电极，在所述绝缘衬底的厚度方向上从所述绝缘衬底的正面侧和背面侧中的一侧延伸到另一侧，用于电连接所述衬底正面电极和所述衬底背面电极，其中所述衬底正面电极或衬底背面电极形成为具有针对所述多个连接电极中的每个连接电极而分离的平面图案。

Description

半导体装置及其检测方法和电子设备
本非临时申请基于美国专利法35U.S.C§119(a)主张于2010年8月30日提交的专利申请No.2010-192898的优先权，其全部内容通过引用合并于此。
技术领域
本发明涉及半导体装置及其检测方法，以及电子设备。例如，本发明涉及：表面安装类型的半导体装置，其中，在绝缘衬底上实现半导体芯片，例如LED(发光二极管)芯片；用于检测这种半导体装置的方法；以及利用这种半导体装置的电子设备。
背景技术
通常，半导体发光二极管包括芯片型LED和炮弹型灯状LED。这种薄片型的芯片型LED用作多种显示板的光源，液晶显示设备的背光，照明开关等等。可以通过不作修改地附着在印刷电路板上实现这种芯片型LED。
图7是描述一种芯片型LED的透视图，其披露在参考文献1中。
通过在具有电极对2和3的绝缘衬底1上实施发光元件4，并利用树脂6封装所述发光元件4可以形成芯片型LED 50。
绝缘衬底1在俯视图中是长方形形状。用于构成两个电极之一的电极3的正面电极3a形成在所述长方形的表面上的一对相对边缘中的一个上，用于构成所述两个电极中的另一个电极2的正面电极2a形成在所述长方形的表面的一对相对边缘中的另一个上。进一步，用于构成所述两个电极之一的电极3的背面电极3b形成在所述绝缘衬底1背面的一对相对边缘中的一个上，用于构成所述两个电极中的另一个电极2的背面电极2b形成在所述一对相对边缘中的另一个上。
挖除部分1a在俯视图中通常为半圆形，形成在所述绝缘衬底1的一个边缘侧的侧面以及另一个边缘侧的侧面上。侧面电极3c用于连接正面电极3a和背面电极3b，形成在一个边缘侧的挖除部分1a的表面上。侧面电极2c用于连接正面电极2a和背面电极2b，形成在另一个边缘侧的挖除部分1a的表面上。
发光元件4包括分别形成在底面及顶面上的n侧元件电极和p侧元件电极。所述发光元件4的底面侧上的元件电极利用银膏4a附着到绝缘衬底1的正面电极2a上。发光元件4的顶面侧上的元件电极利用焊线5连接到绝缘衬底1的正面电极3a上。
表面电极2a和3a以覆盖所述挖除部分1a的方式形成在绝缘衬底1的正面上，背面电极2b和3b也以覆盖所述挖除部分1a的方式形成在绝缘衬底1的背面上。在挖除部分1a的正面电极2a和背面电极2b之间的区域填充有树脂7，并且在挖除部分1a的正面电极3a和背面电极3b之间的区域也填充有树脂7。
在具有这种结构的芯片型LED 50中，形成在绝缘衬底1的侧面上的挖除部分1a的每个上部侧覆盖有正面电极2a或3a，以使得封装树脂6不会进入到挖除部分1a的区域中。
进一步，通过将树脂7填充到所述挖除部分1a中，可以通过树脂7加固正面电极3a。由于这个原因，即使焊线5被焊接到正面电极3a的挖除部分1a上面的区域中，正面电极3a也不会变形。
在参考文献1中披露的芯片型LED 50中，与发光元件4的一个极的元件电极连接的衬底电极3以及连接到发光元件4的另一极的元件电极的衬底电极2具有这样的结构，其中正面电极和背面电极通过形成在绝缘衬底1的侧面上的挖除部分1a中的侧面电极彼此电连接。因此，存在这样的问题，由于随时间的劣化，使得在形成在所述挖除部分1a中的侧面电极和所述正面电极或背面电极之间的连接部分处会发生断路或不良连接，这导致在LED 50发生故障或特性劣化。
因此，开发了这样的芯片型LED中，其中在绝缘衬底上形成的具有各自极性的电极被构成为在挖除部分1a中具有多个侧面电极，用于连接正面电极和背面电极。
图8是描述改进的传统芯片型LED的透视图。图9是描述改进了的传统芯片型LED的俯视图，示例性说明了对作为芯片型LED的背面电极结构的芯片进行挖除的结构(图9(a))，以及对芯片进行挖除之前的结构(图9(b))。
芯片型LED(发光装置)200包括发光元件Ed，其被实现于在俯视图中具有矩形形状的陶瓷衬底201上，并利用树脂(未示出)进行封装。所述发光元件的阴极电极(未示出)通过焊线W连接到陶瓷衬底201的正面侧阴极电极203，发光电极的阳极电极(未示出)通过焊线W连接到陶瓷衬底201的正面侧阳极电极204。
正面侧阴极电极203通过两个侧面电极205a和205b连接到陶瓷衬底201的背面侧上的阴极205，所述侧面电极205a和205b形成在挖除部分(图8中的部分A)的正面上，该挖除部分在陶瓷衬底201的侧面上在俯视图中通常具有半圆形状。类似的，正面侧阳极电极204通过两个侧面电极206a和206b连接到陶瓷衬底201的背面侧上的阳极电极206，所述侧面电极206a和206b形成在挖除部分的正面上，该挖除部分在陶瓷衬底201上的侧面上在俯视图中通常具有半圆形状。
图9(b)的示意图示例性说明了芯片型LED(发光装置)200形成在一个基底(base substrate)的芯片区域Rc中的每一个中的状态，以及从LED背面侧观察所述基底的状态。
纵向的切割槽(scribe groove)SLv和横向的切割槽SLh形成在基底B的背面上，并且这些切割槽所环绕的区域(芯片)Rc包括一形成在其中的结构，该结构将作为发光装置200被挖除。
在所述芯片区域Rc中，阴极电极205和阳极电极206是沿着横向切割槽SLh形成的。两个通孔TH形成在沿纵向彼此相邻的一对芯片区域Rc之间的切割槽SLh中，在所述通孔TH的内表面上形成有导体层，当所述陶瓷衬底被切割成芯片时，该导体层将构成陶瓷衬底的侧面电极。此外，通孔TH的上部被绝缘部分掩埋，所述绝缘部分例如是玻璃层或干膜，以防止封装树脂(未示出)进入通孔TH。
与背面侧类似，另一阴极电极203和另一阳极电极204形成在一个基底的正面侧上的每个芯片区域中。
在具有这种改进结构的芯片型LED 200中，绝缘衬底的正面电极和背面电极之间通过形成在绝缘衬底中的两个挖除部分中的侧面电极205a和205b或侧面电极206a和206b相互连接。因此，即使例如在一个挖除部分中的侧面电极与绝缘衬底的正面电极或背面电极之间出现不良连接，绝缘衬底的正面电极和背面电极也通过另一个挖除部分的侧面电极相互电连接。结果，在正面电极和背面电极之间不会出现坏的电连接，这使得可以防止由于随时间劣化而出现背面连接。
下面，将简要描述用于在这种芯片型LED 200的绝缘衬底中形成电极的方法。
图10是描述改进的传统芯片型LED的电极形成过程的示意图。
首先，在其中形成有通孔TH的陶瓷衬底201的正面上形成印制导体层作为正面电极203(图10(a))。下一步，以与所述正面电极连接的方式，在所述通孔TH的内表面上形成印制导体层作为侧面电极205a(图10(b))。随后，以与所述侧面电极连接的方式，在所述绝缘衬底201的背面上形成印制导体层作为背面电极205(图10(c))。接着，烘烤陶瓷衬底201以固化陶瓷衬底201(图10(d))。在烘焙陶瓷衬底201之后，以覆盖所述通孔TH的上部的方式形成绝缘层(未示出)，例如玻璃层或干膜。
参考文献1：日本已公开申请，公开号：2001-177159。
发明内容
在上述改进的传统芯片型LED 200中，绝缘衬底的正面电极和背面电极通过在绝缘衬底中形成的两个挖除部分内的侧面电极彼此连接。因此，存在如下的问题：即使在所述一个挖除部分内的侧面电极与所述绝缘衬底的正面电极或背面电极之间存在不良连接，如果所述绝缘衬底的正面电极和背面电极通过另一个挖除部分的侧面电极彼此电连接，也不能检测到在所述侧面电极之一中发生的不良连接，结果最后导致随时间劣化和击穿。
例如，上述芯片型LED用作液晶电视的白色背光LED。在这种LED中发生的随时间劣化认为是在所述陶瓷衬底的通孔内形成的印制导体层的断路导致的。
进一步，如图8所示，所述绝缘衬底侧面的挖除部分(半圆形通孔部分)的上部掩埋有玻璃层209以使得封装树脂不会溢出。因此，无法通过目视检测所述通孔内的印制导体的断路。
此外，虽然多组LED布线图案(与一个芯片型LED对应的电极的布线图案)是同时形成的，但是这些布线图案通过电解电镀形成为片状电极。因此，所有的这些布线图案是彼此电连接的，因此，在形成LED衬底的电极之后不能对每个单独的半圆形通孔进行连续性检测。
此外，尽管所述芯片型LED最后作为单独的LED封装相互分离，但在该分离过程中仍然存在通孔穿透电极(在该分离之后的侧面电极)从衬底的背面侧剥落的可能性。
此外，尽管在形成印制导体之后以及电镀之前可以进行连续性检测，但在后续形成玻璃层的步骤或在挖除步骤中，由于所述衬底由于热膨胀而膨胀和收缩，导致在侧面电极与正面电极及背面电极之间仍然存在不良连续性的可能。因此，需要对最终产品(LED封装)另行检测。
但是，如上所述，在所述改进的芯片型LED 200中，所述绝缘衬底的正面电极和背面电极通过在绝缘衬底中形成的两个通孔穿透电极彼此连接。因此，即使在一个通孔穿透电极与绝缘衬底的正面电极或背面电极之间出现不良连接，绝缘衬底的正面电极和背面电极也会通过另一个通孔穿透电极彼此电连接。这使得无法检测到一个通孔穿透电极中发生的不良连接，导致不能提供高可靠性的LED装置，在这种高可靠性的LED装置中，所述绝缘衬底的正面电极和背面电极通过形成在所述绝缘衬底中的两个通孔穿透电极良好地彼此连接，并经受最小的随时间劣化。
本发明的目的是解决上述传统的问题。构成正面实现型装置(其中在绝缘衬底上实现半导体芯片)的绝缘衬底的电极结构形成为具有高可靠性的电极结构，该电极结构的正面电极和背面电极通过多个连接电极彼此连接。进一步，在这种电极结构中，可以在正面电极或背面电极与所述多个连接电极的任一个之间可靠地执行对不良连接的检测。因此，本发明的目的提供一种半导体装置及检测方法，能够提供具有高可靠性的LED设备或IC部件，并同时具有最小的随时间劣化，本发明还提供了利用这种半导体装置的电子设备。
一种根据本发明的半导体装置，具有实现在绝缘衬底上的半导体元件，包括：衬底正面电极，形成在所述绝缘衬底的正面侧上并连接到所述半导体元件的元件电极；衬底背面电极，形成在所述绝缘衬底的背面侧上并电连接到所述衬底正面电极；和多个连接电极，在所述绝缘衬底的厚度方向上从正面侧和背面侧中的一侧延伸到另一侧，用于电连接所述衬底正面电极和所述衬底背面电极，其中，所述衬底正面电极或衬底背面电极形成为具有针对所述多个连接电极中的每个连接电极而分离的平面图案，从而实现上述目的。
优选的，在根据本发明的半导体装置中，所述衬底正面电极形成为具有与所述多个连接电极的全部连接电极电连接的连续单个平面图案；以及所述衬底背面电极形成为具有针对所述多个连接电极中的每个连接电极而分离的平面图案。
优选的，在根据本发明的半导体装置中，所述衬底正面电极形成为具有针对所述多个连接电极中的每个连接电极而分离的平面图案；以及所述衬底背面电极形成为具有与所述多个连接电极的全部连接电极电连接的连续单个平面图案。
优选的，在根据本发明的半导体装置中，所述半导体装置包括封装树脂，用于封装布置在所述绝缘衬底上的半导体元件；在所述绝缘衬底的侧面中形成挖除部分，从所述绝缘衬底的正面侧和背面侧中的一侧延伸到另一侧；以及所述多个连接电极是形成在所述挖除部分正面上的多个侧面电极，用于电连接所述衬底正面电极和所述衬底背面电极。
优选的，在根据本发明的半导体装置中，在所述侧面电极和衬底正面电极之间的连接部分覆盖有绝缘膜，所述绝缘膜形成为防止所述封装树脂进入到其中形成有所述侧面电极的挖除部分中。
优选的，在根据本发明的半导体装置中，所述半导体装置具有形成在所述绝缘衬底中的通孔，该通孔从所述绝缘衬底的正面侧和背面侧中的一侧延伸到另一侧；以及所述多个连接电极中的每个电极被形成在所述通孔内表面上，用于电连接所述衬底正面电极和所述衬底背面电极。
优选的，在根据本发明的半导体装置中，所述衬底正面电极包括：第一衬底正面电极，形成在所述绝缘衬底的正面侧上并连接到所述半导体元件的第一元件电极；和第二衬底正面电极，形成在所述绝缘衬底的正面侧上并连接到所述半导体元件的第二元件电极；其中所述衬底背面电极包括：第一衬底背面电极，形成在所述绝缘衬底的背面侧上并电连接到所述第一衬底正面电极；和第二衬底背面电极，形成在所述绝缘衬底的背面侧上并电连接到所述第二衬底正面电极；其中所述侧面电极包括：多个第一侧面电极，在所述绝缘衬底的厚度方向上从所述绝缘衬底的正面侧和背面侧中的一侧延伸到另一侧，用于电连接所述第一衬底正面电极和所述第一衬底背面电极；和多个第二侧面电极，在所述绝缘衬底的厚度方向上从该绝缘衬底的正面侧和背面侧中的一侧延伸到另一侧，用于电连接所述第二衬底正面电极和所述第二衬底背面电极；其中，所述第一衬底背面电极形成为具有针对所述多个第一侧面电极中的每个第一侧面电极而分离的平面图案，和其中，所述第二衬底背面电极形成为具有针对所述多个第二侧面电极的每个第二侧面电极而分离的平面图案。
优选的，在根据本发明的半导体装置中，所述半导体元件是发光二极管，具有作为第一元件电极的阴极电极和作为第二元件电极的阳极电极；所述作为第一元件电极的阴极电极连接到第一衬底正面电极；和所述作为第二元件电极的阳极电极连接到第二衬底正面电极。
优选的，在根据本发明的半导体装置中，通过与所述阴极电极连接的第一衬底正面电极和第一衬底背面电极之间的两个第一侧面电极，所述与所述阴极电极连接的第一衬底正面电极连接到所述第一衬底背面电极；和通过与所述阳极电极连接的第二衬底正面电极和第二衬底背面电极之间的两个第二侧面电极，所述与所述阳极电极连接的第二衬底正面电极连接到第二衬底背面电极。
优选的，在根据本发明的半导体装置中，所述衬底正面电极和衬底背面电极布置为不与对所述绝缘衬底划线的切割道(scribe line)重叠，该切割道在所述绝缘衬底上。
优选的，在根据本发明的半导体装置中，所述半导体装置具有以覆盖所述半导体元件的方式形成在所述绝缘衬底上的封装体，用于封装所述半导体元件；和所述衬底正面电极形成为从所述封装体的内部到达所述封装体的外部。
优选的，在根据本发明的半导体装置中，所述绝缘衬底是陶瓷衬底。
一种用于检测根据本发明的半导体装置的方法，该方法包括：当所述衬底正面电极具有针对所述多个连接电极中的每个连接电极而分离的平面图案时，在与所述衬底正面电极的两个分离的平面图案相对应的部分之间施加电压，以及当所述衬底背面电极具有针对所述多个连接电极中的每个连接电极而分离的平面图案时，在与所述衬底背面电极的两个分离的平面图案相对应的部分之间施加电压的步骤；以及基于所述施加电压的步骤所产生的当前值，确认所述多个连接电极与所述衬底正面电极及衬底背面电极之间的连续性状态的步骤，从而实现上述目的。
根据本发明的电子设备包括半导体装置，其中所述半导体装置是根据本发明任一方面的半导体装置。
下面将描述本发明的功能。
在本发明中，半导体装置具有实现在绝缘衬底上的半导体元件，包括：形成在所述绝缘衬底的正面侧上的衬底正面电极；形成在所述绝缘衬底的背面侧上的衬底背面电极；多个连接电极，形成为在所述绝缘衬底的厚度方向上延伸，用于电连接所述衬底正面电极和所述衬底背面电极，以使得所述绝缘衬底的电极结构是高度可靠的结构，其中所述衬底正面电极和衬底背面电极通过多个连接电极彼此连接。
此外，所述衬底正面电极或衬底背面电极形成为具有针对所述多个连接电极中的每个连接电极而分离的平面图案。因此，通过在衬底正面电极或衬底背面电极的具有分离的平面图案的部分之间施加测试电压，可以可靠地检测在衬底正面电极或衬底背面电极与所述多个连接电极的任一个之间的不良连接。
此外，在本发明中，在挖除部分中形成作为上述连接电极的侧面电极，该挖除部分在所述衬底厚度方向上形成在绝缘衬底的侧面中。此外，所述挖除部分覆盖有绝缘膜以防止封装树脂进入到其中形成有侧面电极的所述挖除部分中。因此，可以防止由于树脂进入到所述挖除部分中而导致的、在侧面电极和背面电极之间的撕裂(avulsion)或断路。
此外，在所述封装结构中，所述侧面电极和衬底正面电极之间的连接部分覆盖有绝缘膜，所述绝缘膜形成为防止所述封装树脂进入到其中形成有所述侧面电极的挖除部分中。因此，尽管不能在侧面电极和衬底正面电极之间的连接部分处进行目视检测，但可以通过应用上面描述的测试信号可靠地检测该连接部分处的断路或不良连接。
根据如上所述的本发明，构成正面实现型装置(其中在绝缘衬底上实现半导体芯片)的绝缘衬底的电极结构形成为具有高可靠性的电极结构，该电极结构的正面电极和背面电极通过多个连接电极彼此连接。进一步，在这种电极结构中，可以在正面电极或背面电极与所述多个连接电极的任一个之间可靠地执行对不良连接的检测。因此，本发明的技术效果是能够提供具有最小的随时间劣化和高可靠性的LED设备或IC部件。
通过参照所述附图阅读和理解下述的详细说明，本领域的普通技术人员将能够明了本发明的这些及其他的优点。
附图说明
图1是根据本发明的实施例1描述半导体装置(半导体发光装置)的示意图。图1(a)是示例性说明整体结构的透视图。图1(b)是示例性说明图1(a)中的部分A的局部截面图。图1(c)是与图1(b)对应的俯视图。
图2是根据本发明的实施例1和2描述半导体装置(半导体发光装置)的背面元件示意图。图2(a)示例性说明了根据实施例1的半导体装置的背面电极的平面图案。图2(b)示例性说明了根据实施例2的半导体装置的背面电极的平面图案。图2(c)和2(d)示例性说明了根据实施例2的变型例的半导体装置的背面电极的平面图案。
图3是根据本发明实施例1描述半导体发光装置的示意图，示例性说明了芯片型LED(半导体发光装置)形成在一个基底的每个芯片区域中的状态，以及进一步说明了在所述基底的背面侧上的结构。
图4是根据本发明的实施例3描述半导体装置(半导体发光装置)的示意图。图4(a)是其俯视图。图4(b)是其底视图。图4(c)是其侧视图。
图5是根据本发明的实施例3的变型例1描述半导体装置的示意图。图5(a)是其俯视图。图5(b)是其底视图。图5(c)是其侧视图。
图6是根据本发明的实施例3的变型例2描述半导体装置的示意图。图6(a)是其俯视图。图6(b)是其底视图。图6(c)是其侧视图。
图7是描述参考文献1中披露的芯片型LED的透视图。
图8是描述改进的传统芯片型LED的透视图。
图9是描述改进了的传统芯片型LED的俯视图，示例性说明了作为芯片型LED的背面电极结构而对芯片进行挖除(图9(a))，以及对芯片进行挖除之前的结构(图9(b))。
图10是描述改进的传统芯片型LED的电极形成过程的示意图。
10，20，30，100，110，120，130半导体发光装置
15a，15b，25a，25b，35a，35b背面独立阴极电极
15c，16c，35c，36c挖除部分
16a，16b，26a，26b，36a，36b背面独立阳极电极
101，111，121，131陶瓷衬底
101a，121a，131a封装树脂
103，113，135，230，330正面阴极电极
104，114，136，240，340正面阳极电极
105，106侧面电极
105a，105b背面独立阴极电极
106a，106b背面独立阳极电极
108电镀层
115，116，123，124，133通孔穿透导体
115a，115b背面独立阴极电极
116a，116b背面独立阳极电极
123a，133a正面阴极电极的主体部分
123b，133b正面阴极电极的分离部分
124a，134a正面阳极电极的主体部分
124b，134b正面阳极电极的分离部分
125，150背面阴极电极
126，160背面阳极电极
127反射器组件
B基底
Rc芯片区域
SLh横向的切割槽
SLv纵向的切割槽
TH通孔
W焊线
具体实施方式
在下文中，将参照附图描述本发明的实施例。
(实施例1)
附图1和2的示意图均描述了根据本发明的实施例1的半导体装置。图1(a)是示例性说明整体结构的透视图。图1(b)是示例性说明图1(a)中的部分A的局部截面图。图1(c)是与图1(b)对应的俯视图。此外，图2(a)示例性说明了根据实施例1的半导体装置的背面电极的平面图。
根据实施例1的半导体装置100是半导体发光装置，其中发光元件Ed实现为在绝缘衬底101(例如陶瓷衬底)上的半导体元件。
通过在俯视图中呈现为矩形形状的绝缘衬底(例如陶瓷衬底)101上实现发光元件(发光二极管)Ed，并且通过树脂101a封装发光元件(发光二极管)Ed，获得半导体装置100。在半导体装置100中，发光元件Ed的阴极电极(未示出)通过焊线W连接到正面阴极电极103，发光元件Ed的阳极电极通过焊线W连接到正面阳极电极104。正面阴极电极103形成在陶瓷衬底101的正面上，正面阳极电极104也形成在陶瓷衬底101的正面上。
正面阴极电极103通过形成在挖除部分的前表面上的两个侧面电极105连接到形成在陶瓷衬底101背面上的背面独立阴极电极105a和105b，该挖除部分在俯视图中通常是半圆形，并形成在陶瓷衬底101的一个侧表面上。
类似的，正面阳极电极104通过形成在挖除部分的正面上的两个侧面电极106连接到形成在陶瓷衬底101背面上的背面独立阳极电极106a和106b，该挖除部分在俯视图中通常是半圆形，并形成在陶瓷衬底101的另一个侧表面上。
背面独立阴极105a和105b构成一个第一极性的衬底背面电极(背面阴极电极)150，并且每个所述背面阴极电极105a和105b是具有针对所述一个背面阴极电极150的每个侧面电极具有分离的平面图案的部分。背面独立阳极电极106a和106b构成一个第二极性的衬底背面电极(背面阳极电极)160，并且每个所述背面阳极电极106a和106b是具有针对所述一个背面阳极电极160的每个侧面电极具有分离的平面图案的部分。
此外，玻璃层109以掩埋挖除部分上部的方式形成在陶瓷衬底101的正面阴极电极103上。封装树脂101a形成在玻璃层109上。进一步，电镀层108形成在挖除部分内的侧面电极105的正面上。
根据实施例1的半导体装置100的绝缘衬底101形成为具有大约3mm边缘的正方形，绝缘衬底101的厚度大约是600μm。进一步，带状正面阴极电极103和带状正面阳极电极104的宽度是1mm，长度是2.6mm，比绝缘衬底101的边缘的长度略短。
一对分离的背面独立阴极电极105a和105b构成背面阴极电极150，它们中的每个在俯视图中具有矩形形状。背面独立阴极电极105a和105b布置为在它们之间具有0.3mm的间隔。所述矩形的长边为1.15mm，短边为1mm。
一对分离的背面阳极电极106a和106b构成背面阳极电极160，它们中的每个在俯视图中具有矩形形状。背面独立阳极电极106a和106b布置为在它们之间具有0.3mm的间隔。所述矩形的长边为1.15mm，短边为1mm。
此外，在构成背面阴极电极150的背面独立阴极电极105a和105b与构成背面阳极电极160的背面独立阳极电极106a和106b之间有一个1mm的间隔以将二者隔离开。
图3是根据本发明实施例1描述半导体发光装置的示意图，示例性说明了芯片型LED(半导体发光装置)100形成在一个基底的每个芯片区域中的状态，以及进一步说明了在基底的背面侧上的结构。
纵向切割槽SLv和横向切割槽SLh形成在基底B的背面上，并且要被切割以作为发光装置100的结构形成在由这些切割槽围绕的区域芯片区域)Rc中。这些切割槽的宽度大约是20μm至50μm。
在芯片区域Rc中，背面阴极电极150和背面阳极电极160是沿着横向切割槽SLh形成的。在纵向方向彼此相邻的一对芯片区域Rc之间的切割槽SL中形成有两个直径大约为300μm的通孔TH。在通孔TH的内表面形成有导体层。导体层在芯片区域被切割之后成为陶瓷衬底(芯片衬底)的侧面电极。通孔TH的上部掩埋有绝缘层，例如玻璃层109，以防止封装区域101a进入通孔TH。
背面阴极电极150包括背面独立阴极电极105a和105b，具有针对两个侧面电极105中的每个而分离的平面图案。背面阳极电极160包括背面独立阳极电极106a和106b，具有针对两个侧面电极106中的每个而分离的平面图案。
当具有这种结构的半导体发光装置100安装到例如印制电路板的安装衬底上时，该半导体发光装置100中的背面独立阴极电极105a和105b通过该安装衬底的导体层彼此电连接，半导体发光装置100中的背面独立阳极电极106a和106b通过该安装衬底的导体层相互电连接。
下一步，将描述本发明的工作效果。
简要描述在根据实施例1的这种半导体发光装置100中检测不良连接的方法。
由于半导体发光装置100的正面侧覆盖有封装树脂101a，因而无法使检查电极与其接触。但是，与安装衬底(例如印制电路板)的导体层连接的背面阴极电极150和背面阳极电极160暴露在半导体发光装置100的背面侧上。并且，背面阴极电极150针对在绝缘衬底101的挖除部分内形成的每个侧面电极105而分离。因此，在分离的背面独立阴极电极105a和105b之间施加测试电压形成了电流路径，该电流路径从绝缘衬底101的背面独立阴极电极中的一个背面独立阴极电极流向与其连接的侧面电极105，并进一步流向与侧面电极105连接的正面阴极电极103和另一个背面独立阴极电极105b。基于流经该电流路径的电流值，可以检测在该电流路径中的断路或不良连接。
类似的，背面阳极电极160也针对在绝缘衬底101的挖除部分内形成的每个侧面电极106而分离。因此，可以在分离的背面独立阳极电极106a和106b之间施加测试电压以形成电流路径，该电流路径从绝缘衬底101的背面独立阳极电极中的背面独立阳极电极106a流向与其连接的侧面电极106，并进一步流向与侧面电极106连接的正面阳极电极104和另一个背面独立阴极电极106b。从而，可以检测该电流路径中的断路。
在这种情况下，即使连接正面阴极电极103和背面阴极电极150的两个侧面电极105中的一个断开，或者即使连接正面阳极电极104和背面阳极电极160的两个侧面电极106中的一个断开，也可以检测到断路的缺陷。
换言之，当前经受随时间劣化的产品可以认为是这样的产品，其中在初始状态为阳极和阴极的每个提供的两个侧面电极的一个是断路的，而这些侧面电极的另一个存在故障。另一方面，在本发明中，即使为阳极和阴极的每个提供的两个侧面电极的一个断路，它也可以被检测到。因此，本发明使得可以消除几乎所有的由于侧面电极的断路而导致的随时间劣化。
在具有这种结构的根据实施例1的半导体发光装置100中，绝缘衬底101的衬底正面电极103和104通过侧面电极105和106连接到其衬底背面电极150和160，该侧面电极105和106在绝缘衬底101的侧面中形成的两个挖除部分内。因此，例如使得可以抑制由于在挖除部分内的侧面电极与衬底正面电极或衬底背面电极之间的不良连续性(bad continuity)而导致的产品产出率降低。例如，假定确定发生不良连续性的比率是50％，即使在侧面电极和背面独立阴极电极之间的一点发生不良连接，也可以确保另一侧面电极和背面独立阴极电极之间的连接的安全。结果，可以确保连续性，并且产品不会存在缺陷。
进一步，在实施例1中，衬底背面电极(背面阴极电极)150和衬底背面电极(背面阳极电极)160构成为针对在绝缘衬底101的挖除部分内形成的每个侧面电极105和106而分离。因此，在分离的背面独立阴极电极105a和105b之间施加测试电压，可以检测在正面阴极电极103和背面阴极电极150之间的不良连接。进一步，在分离的背面独立阳极电极106a和106b之间施加测试电压，可以检测在正面阳极电极104和背面阳极电极160之间的不良连接。结果，可以避免随时间劣化，并且可以提供具有高可靠性的半导体发光装置。
进一步，在实施例1中，半导体发光装置100构成为使得侧面电极(连接电极)105和106形成在挖除部分处，该挖除部分在沿衬底的厚度方向形成在绝缘衬底101的侧面中，并且通过树脂101a封装绝缘衬底101上的发光元件(半导体元件)Ed。进一步，连接侧面电极105和106与正面阴极电极103和正面阳极电极104的部分被绝缘膜109覆盖，以防止封装树脂进入其中形成有侧面电极的挖除部分。因此，可以防止由于树脂进入到挖除部分而导致的在侧面电极与背面阴极电极150以及背面阳极电极160之间发生的不良连接或断路。进一步，在连接侧面电极105和106与正面阴极电极103和正面阳极电极104的部分处，通过施加如上所述的测试信号使得可以可靠地检测无法通过肉眼检测到的断路或不良连接，其中该部分被绝缘膜109覆盖以防止封装树脂进入。
在实施例1中，已经描述了以具有电连接到两个侧面电极的连续的单个平面图案的方式形成衬底正面电极，以及以具有针对两个侧面电极的每个而分离的平面图案的方式形成衬底背面电极的情形。但是，衬底正面电极也可以形成为具有针对两个侧面电极的每个而分离的平面图案，以及衬底背面电极也可以形成为具有电连接到两个侧面电极的连续的单个平面图案。
此外，构成背面阴极电极的两个背面独立阴极电极和构成背面阳极电极的两个背面独立阳极电极的俯视图形状不限制于实施例1中例示的形状。
(实施例2)
附图2(b)至2(d)的每个是描述根据本发明的实施例2及变型例的半导体发光装置的示意图。图2(b)是描述根据实施例2的半导体发光装置的示意图。
根据实施例2的半导体发光装置10是根据如上所述的实施例1的半导体发光装置100中，构成背面阴极电极的两个背面独立阴极电极的俯视图形状以及构成背面阳极电极的两个背面独立阳极电极的俯视图形状的变型。
例如，在根据图2(b)所示的实施例2的半导体发光装置10中，横向长带形状的挖除部分15c可以形成在绝缘衬底101的沿侧边部分处，在该部分处，构成背面阴极电极的两个背面独立阴极电极15a和15b彼此相对。进一步，横向长带状挖除部分16c可以形成在绝缘衬底101的沿侧边部分处，在该部分处，构成背面阳极电极的两个背面独立阳极电极16a和16b彼此相对。挖除部分15c和16c的宽度是0.2mm，长度是0.3mm。在图2(b)中，附图标记15和16的每个表示在绝缘衬底101的侧面内的挖除部分处形成的侧面电极。附图标记19表示在挖除部分的正面侧上形成的绝缘层。
在具有这种结构中的半导体发光装置10中，构成背面电极的印制导体进入到切割槽中，使得可以抑制相邻背面独立阴极电极15a和15b的短路，或者相邻背面独立阳极电极16a和16b的短路。
应注意到，上述挖除部分的形状不局限于根据实施例2的半导体发光装置10中的横向长带形状。
(实施例2的变型例1)
图2(c)是描述根据实施例2的变型例1的半导体发光装置20的示意图。
在如图2(c)所示的根据实施例2的变型例1的半导体发光装置20中，挖除部分的形状是三角楔形。
具体地，如图2(c)中所示，三角楔形的挖除部分25c可以形成在绝缘衬底101的沿侧边部分处形成，在该部分处，构成背面阴极电极的两个背面独立阴极电极25a和25b彼此相对。进一步，三角楔形的挖除部分26c可以形成在绝缘衬底101的沿侧边部分处，在该部分处，构成背面阳极电极的两个背面独立阳极电极26a和26b彼此相对。三角楔形的挖除部分25c和26c的大小近似于实施例2中的带状挖除部分15c和16c的大小。在图2(c)中，附图标记25和26均表示在绝缘衬底101侧面中的挖除部分处形成的侧面电极。附图标记29表示在挖除部分的正面侧上形成的绝缘层。
在具有这种结构的实施例2的变型例1的半导体发光装置20中，也可以获得与实施例2的半导体发光装置10类似的效果。
(实施例2的变型例2)
图2(d)是描述实施例2的变型例2的示意图。
在图2(d)所示的半导体发光装置30中，半导体发光装置30的挖除部分的侧边具有弯曲形状。
特别地，如图2(d)中所示，具有弯曲的斜边的三角楔形的挖除部分35c形成在绝缘衬底101的沿侧边部分处，在该部分处，构成背面阴极电极的两个背面独立阴极电极35a和35b彼此相对。进一步，具有弯曲的斜边的三角楔形的挖除部分36c形成在绝缘衬底101的沿侧边部分处，在该部分处，构成背面阳极电极的两个背面独立阳极电极36a和36b彼此相对。挖除部分35c和36c的大小近似于上述带状挖除部分15c和16c的大小。在图2(d)中，附图标记35和36均表示在绝缘衬底101侧面中的挖除部分处形成的侧面电极，附图标记39表示在挖除部分的正面侧上形成的绝缘层。
在具有这种结构的实施例2的变型例2的半导体发光装置30中，也可以获得与实施例2的半导体发光装置10类似的效果。
在实施例1和2，以及实施例2和变型例1和2中，已经描述了作为半导体发光装置中的衬底电极结构的电极结构，其中绝缘衬底的正面侧电极和背面侧电极通过在绝缘衬底侧面中的挖除部分处形成的侧面电极彼此连接。但是，绝缘衬底的正面侧电极和背面侧电极还可以通过穿透电极彼此连接，该穿透电极穿透在绝缘衬底中形成的通孔。在下文中，将要描述具有这种电极结构的半导体发光装置，以作为实施例3及其变型例1和2。
(实施例3)
图4是描述根据本发明实施例3的半导体发光装置的示意图。图4(a)是其俯视图。图4(b)是其底视图。图4(c)是其侧视图。
与实施例1或2的半导体发光装置类似，在根据实施例3的半导体发光装置110中，发光元件Ed实现为在绝缘衬底111上(例如陶瓷衬底)的半导体元件。
半导体发光装置110具有在俯视图中为矩形形状的陶瓷衬底111。发光元件(发光二极管)Ed实现在陶瓷衬底111上，并且通过树脂111a封装。正面阴极电极113和正面阳极电极114以相对的方式形成在陶瓷衬底111的正面上。通过发光元件(发光二极管)Ed与正面阳极电极114之间的绝缘部件，发光元件Ed附着到正面阳极电极114。此外，发光元件Ed的阴极电极(未示出)利用焊线W连接到正面阴极电极113，发光元件Ed的阳极电极(未示出)利用焊线W连接到正面阳极电极114。
在陶瓷衬底111的背面侧上，两个分离的背面独立阴极电极115a和115b布置为与一个正面阴极电极113相对。两个背面独立阴极电极115和115b的每个通过在陶瓷衬底111中形成的分离的通孔内的穿透导体(在下文中，穿透导体是指通孔穿透导体)连接到正面阴极电极113。
类似的，在陶瓷衬底111的背面侧上，两个分离的背面独立阳极电极116a和116b布置为与一个正面阳极电极114相对。两个背面独立阳极电极116和116b的每个均通过在陶瓷衬底111中形成的分离的通孔内的穿透导体(在下文中，穿透导体是指通孔穿透导体)116连接到正面阳极电极114。
在具有这种结构的根据实施例3的半导体发光装置110中，陶瓷衬底的正面阴极电极113例如连接到两个通孔穿透导体115，通孔穿透导体115连接到背面独立阴极电极115和115b。因此，可以抑制由于在例如通孔穿透导体和背面独立阴极电极之间的不良连接而导致的不良连续性所造成的产品产出率降低。例如，假定确定发生不良连续性的比率是50％，即使在通孔穿透导体和背面独立阴极电极之间的一点发生不良连接，也可以确保另一通孔穿透导体和背面独立阴极电极之间的连接的安全。结果，可以保证连续性，并且产品不会存在缺陷。
此外，在正面阳极电极114和背面独立阳极电极116a和116b之间的连接条件类似的也可以非常可靠。
此外，在实施例3中，背面阴极电极和背面阳极电极构成为针对陶瓷衬底的每个通孔穿透导体而分离。因此，在分离的背面独立阴极电极115a和115b之间施加测试电压，可以检测在正面阴极电极113与背面独立阴极电极115a和115b之间的不良连接。进一步，在分离的背面独立阳极电极116a和116b之间施加测试电压，可以检测在正面阳极电极114与背面独立阳极电极116a和116b之间的不良连接。结果，可以避免随时间劣化，并且可以提供具有高可靠性的半导体发光装置。
在实施例3中已经描述的半导体发光装置中，陶瓷衬底111的背面侧电极是分离的。但是半导体发光装置也可以具有这样的结构，其中在陶瓷衬底111的正面侧上的阴极电极和阳极电极是分离的。
(实施例3的变型例1)
图5是根据本发明的实施例3的变型例1描述半导体发光装置的示意图。图5(a)是其俯视图。图5(b)是其底视图。图5(c)是其侧视图。
根据实施例3的变型例1的半导体发光装置120具有俯视图中为矩形形状的陶瓷衬底121。发光元件(发光二极管)Ed实现在陶瓷衬底121上，反射器组件127以包围发光元件Ed的方式附接到陶瓷衬底121上。封装树脂121a填充到陶瓷衬底121的反射器组件127中，以封装发光元件Ed。
当绝缘衬底是实施例3的变型例1中所述的陶瓷衬底时，可以通过将陶器层层压在陶瓷衬底上形成反射器组件127，陶器层具有与陶瓷衬底的用于安装发光元件的区域对应的开口。
当绝缘衬底是印制电路板时，可以通过将其上形成有反射金属层的反射器组件附着到绝缘衬底上，将反射器组件固定到印制电路板上。
在陶瓷衬底121的正面上布置有正面阴极电极230，正面阴极电极230的结构包括正面阴极电极主体部分123a和正面阴极电极分离部分123b，其中一通常具有正方形形状(在图5(a)的页面空间中的右下部)的部分被分离出来。此外，在陶瓷衬底121的正面上布置有正面阳极电极240，正面阳极电极240的结构包括正面阳极电极主体部分124a和正面阳极电极分离部分124b，其中一通常具有矩形形状(在图5(a)页面空间中的左下部)的部分被分离出来。
通过插入发光元件(发光二极管)Ed与正面阳极电极主体部分124a之间的绝缘组件(未示出)，将发光元件(发光二极管)Ed附着到正面阳极电极主体部分124a。此外，发光元件Ed的阴极电极(未示出)通过焊线W连接到正面阴极电极主体部分123a，发光元件Ed的阳极电极(未示出)通过焊线W连接到正面阳极电极主体部分124a。
在陶瓷衬底121的背面侧上，背面阴极电极125布置为与分离的正面阴极电极230相对，并且背面阴极电极125通过相应的通孔穿透导体123电连接到正面阴极电极主体部分123a和正面阴极电极分离部分123b。
类似的，在陶瓷衬底121的背面侧上，背面阴极电极126布置为与分离的正面阳极电极240相对，并且背面阴极电极126通过相应的通孔穿透导体124电连接到正面阳极电极主体部分124a和正面阳极电极分离部分124b。
当具有这种结构的半导体发光装置120安装到例如印制电路板的安装衬底上时，该半导体发光装置120中的正面阴极电极主体部分123a和正面阴极电极分离部分123b不通过该安装衬底的导体层彼此电连接，并且半导体发光装置120中的正面阳极电极主体部分124a和正面阳极电极分离部分124b不通过安装衬底的导体层彼此电连接。
因此，在安装半导体发光装置120时，有必要通过焊接将正面阴极电极主体部分123a和正面阴极电极分离部分123b电连接在一起，以及通过焊接将正面阳极电极主体部分124a和正面阳极电极分离部分124b电连接在一起。
在具有这种结构的根据实施例3的变型例1的半导体发光装置120中，陶瓷衬底121的正面阴极电极230例如构成为分离成正面阴极电极主体部分123a和正面阴极电极分离部分123b。此外，背面阴极电极125通过相应的通孔穿透导体连接到正面阴极电极主体部分123a和正面阴极电极分离部分123b。因此，可以抑制由于在例如通孔穿透导体和正面阴极电极之间的不良连接而导致的不良连续性所造成的产品产出率降低。例如，假定确定发生不良连续性的比率是50％；即使在通孔穿透导体123与正面阴极电极主体部分123a之间的一点发生不良连接，也可以确保另一通孔穿透导体123与正面阴极电极分离部分123b之间的连接的安全。结果，可以确保连续性，并且产品不会存在缺陷。
同样，关于在阳极侧上的电极，与在上述阴极侧上的电极类似，在衬底的正面电极和背面电极之间不会出现不良电连接，从而抑制了由于随时间劣化导致的不良连接的发生。
进一步，在实施例3的变型例1中，正面阴极电极和正面阳极电极构成为针对陶瓷衬底的每个通孔穿透导体而分离。因此，通过在分离的正面阴极电极主体部分123a和正面阴极电极分离部分123b之间施加测试电压，使得可以检测正面阴极电极230和背面阴极电极125之间的不良连接。进一步，通过在分离的正面阳极电极主体部分124a和正面阳极电极分离部分124b之间施加测试电压，使得可以检测在正面阳极电极240和背面阴极电极126之间的不良连接。结果，可以避免随时间劣化，并且可以提供具有高可靠性的半导体发光装置。
但是，在实施例3的变型例1中，由于陶瓷衬底121的正面侧覆盖有树脂121a，因此有必要设计一种方式以将断路测试装置的探针与正面侧上的分离的阴极电极和阳极电极接触。
(实施例3的变型例2)
图6是根据本发明的实施例3的变型例2描述半导体发光装置的示意图。图6(a)是其俯视图。图6(b)是其底视图。图6(c)是其侧视图。
通过减少被封装树脂封装的陶瓷衬底的区域，以及从根据实施例3的变型例1的半导体发光装置120中的封装树脂中取出正面阴极电极主体部分、正面阴极电极分离部分、正面阳极电极主体部分以及正面阳极电极分离部分，可以获得根据实施例3的变型例2的半导体发光装置130。
具体地，根据实施例3的变型例2的半导体发光装置130具有俯视图中为矩形形状的陶瓷衬底131。发光元件(发光二极管)Ed实现在陶瓷衬底131上，并通过树脂131a封装。
在陶瓷衬底131的正面上布置有正面阴极电极330，正面阴极电极330的结构包括正面阴极电极主体部分133a和正面阴极电极分离部分133b，其中一具有矩形形状(在图6(a)的页面空间中的右下部)的部分被分离出来。此外，在陶瓷衬底131的正面上布置有正面阳极电极340，正面阳极电极340的结构包括正面阳极电极主体部分134a和正面阳极电极分离部分134b，其中一具有矩形形状(在图6(a)页面空间中的左下部)的部分被分离出来。
通过插入发光元件(发光二极管)Ed与正面阳极电极主体部分134a之间的绝缘组件(未示出)，发光元件(发光二极管)Ed附着到正面阳极电极主体部分134a。此外，发光元件Ed的阴极电极(未示出)通过焊线W连接到正面阴极电极主体部分133a，发光元件Ed的阳极电极(未示出)通过焊线W连接到正面阳极电极主体部分134a。
在陶瓷衬底131的背面侧上，背面阴极电极135布置为与分离的正面阴极电极330相对，并且背面阴极电极135通过相应的通孔穿透导体133电连接到正面阴极电极主体部分133a和正面阴极电极分离部分133b。
类似的，在陶瓷衬底131的背面侧上，背面阴极电极136布置为与分离的正面阳极电极340相对，并且背面阴极电极136通过相应的通孔穿透导体134电连接到正面阳极电极主体部分134a和正面阳极电极分离部分134b。
当具有这种结构的半导体发光装置130安装到例如印制电路板的安装衬底上时，半导体发光装置130中的正面阴极电极主体部分133a和正面阴极电极分离部分133b不通过该安装衬底的导体层彼此电连接，并且半导体发光装置130中的正面阳极电极主体部分134a和正面阳极电极分离部分134b不通过安装衬底的导体层彼此电连接。
因此，在安装半导体发光装置130时，有必要通过焊接将正面阴极电极主体部分133a和正面阴极电极分离部分133b电连接在一起，以及通过焊接将正面阳极电极主体部分134a和正面阳极电极分离部分134b电连接在一起。
在具有这种结构的根据实施例3的变型例2的半导体发光装置130中，陶瓷衬底的正面阴极电极330构成为分离成正面阴极电极主体部分133a和正面阴极电极分离部分133b。此外，背面阴极电极135通过相应的通孔穿透导体133连接到正面阴极电极主体部分133a和正面阴极电极分离部分133b。因此，可以抑制由于在例如通孔穿透导体和正面阴极电极之间的不良连接而导致的不良连续性所造成的产品产出率降低。例如，假定确定发生不良连续性的比率是50％；即使在通孔穿透导体133和正面阴极电极主体部分133a之间的一点发生不良连接，也可以确保另一通孔穿透导体133和正面阴极电极分离部分133b之间的连接的安全。结果，可以确保连续性，并且产品不会存在缺陷。
此外，在正面阳极电极340和背面阴极电极136之间的连接也可以非常可靠。
进一步，在实施例3的变型例2中，正面阴极电极330和正面阳极电极340构成为针对陶瓷衬底的每个通孔穿透导体而分离。因此，通过在分离的正面阴极电极主体部分133a和正面阴极电极分离部分133b之间施加测试电压，使得可以检测从正面阴极电极主体部分133a到通孔穿透导体133、背面阴极电极135、通孔穿透导体133、以及到正面阴极电极分离部分133b的路径中的不良连接。进一步，通过在分离的正面阳极电极主体部分134a和正面阳极电极分离部分134b之间施加测试电压，使得可以检测从正面阳极电极主体部分134a到通孔穿透导体134、背面阴极电极136、通孔穿透导体134、以及到正面阴极电极分离部分134b的路径中的不良连接。结果，可以避免随时间劣化，并且可以提供具有高可靠性的半导体发光装置。
如上所述，利用优选实施例例示了本发明。但是，本发明不应解释为仅仅基于上述实施例。本发明也可以用于使用含有穿透电极的衬底的半导体装置，其中所述衬底的背面用作实现表面，并且在该衬底上用封装体覆盖半导体芯片。
此外，上述的这种半导体发光装置可以安装在安装衬底上以形成照明模块，或者形成具有如上所述的半导体装置的电子器件(电子设备)，该半导体装置作为可以配置的IC部件装备在电子器件中，从而可以提供具有高可靠性的照明模块或电子器件。
应该理解，本发明的范围应解释为仅仅基于权利要求。还应该理解，本领域的普通技术人员可以基于本发明的说明书和从本发明优选实施方案的详细说明得到的公知常识实现等效范围的技术。此外，应该理解，本说明书中引用的任何专利、任何专利申请以及任何参考文献应该通过引用的方式合并到本说明书中，就像所述内容在本说明书中被详细描述一样。
工业实用性
本发明可以应用于表面安装型的半导体装置领域，其中半导体芯片，例如LED(发光二极管)芯片被实现在绝缘衬底上；用于检测这种半导体装置的方法；以及利用这种半导体装置的电子设备。根据如上所述的本发明，所述绝缘衬底的电极结构构成为正面实现型装置(其中半导体芯片被实现在绝缘衬底上)，从而形成为具有高可靠性的电极结构，该电极结构的正面电极和背面电极通过多个连接电极彼此连接。进一步，在这种电极结构中，可以在正面电极或背面电极与所述多个连接电极的任一个之间可靠的执行对不良连接的检测。结果，本发明提供了半导体装置及其检测方法，能够提供高可靠性的LED装置或IC部件而同时具有最小的随时间劣化，还提供了利用这种半导体装置的电子设备。
本领域中的熟练技术人员可以容易的了解并实现各种其他的修改，而不会偏离本发明的范围和精神。因此，本发明的意图不是将所附权利要求的范围限制于所阐述的说明书，而应该宽泛的解释这些权利要求。

Claims (14)

1.一种具有在绝缘衬底上实现的半导体元件的半导体装置，该半导体装置包括：
衬底正面电极，形成在所述绝缘衬底的正面侧上并连接到所述半导体元件的元件电极；
衬底背面电极，形成在所述绝缘衬底的背面侧上并电连接到所述衬底正面电极；和
多个连接电极，在所述绝缘衬底的厚度方向上从所述绝缘衬底的正面侧和背面侧中的一侧延伸到另一侧，用于电连接所述衬底正面电极和所述衬底背面电极，
其中，所述衬底正面电极或衬底背面电极形成为具有针对所述多个连接电极中的每个连接电极而分离的平面图案。
2.根据权利要求1的半导体装置，其中所述衬底正面电极形成为具有与所述多个连接电极的全部连接电极电连接的连续单个平面图案；以及
所述衬底背面电极形成为具有针对所述多个连接电极中的每个连接电极而分离的平面图案。
3.根据权利要求1的半导体装置，其中所述衬底正面电极形成为具有针对所述多个连接电极中的每个连接电极而分离的平面图案；以及
所述衬底背面电极形成为具有与所述多个连接电极的全部连接电极电连接的连续单个平面图案。
4.根据权利要求2的半导体装置，其中：
所述半导体装置包括封装树脂，用于封装布置在所述绝缘衬底上的半导体元件；
在所述绝缘衬底的侧面中形成挖除部分，从所述绝缘衬底的正面侧和背面侧中的一侧延伸到另一侧；以及
所述多个连接电极是形成在所述挖除部分正面上的多个侧面电极，用于电连接所述衬底正面电极和所述衬底背面电极。
5.根据权利要求4的半导体装置，其中在所述侧面电极和衬底正面电极之间的连接部分覆盖有绝缘膜，所述绝缘膜形成为防止所述封装树脂进入到其中形成有所述侧面电极的挖除部分中。
6.根据权利要求2的半导体装置，其中：
所述半导体装置具有形成在所述绝缘衬底中的通孔，该通孔从所述绝缘衬底的正面侧和背面侧中的一侧延伸到另一侧；以及
所述多个连接电极中的每个连接电极被形成在所述通孔内表面上，用于电连接所述衬底正面电极和所述衬底背面电极。
7.根据权利要求5的半导体装置，其中所述衬底正面电极包括：
第一衬底正面电极，形成在所述绝缘衬底的正面侧上并连接到所述半导体元件的第一元件电极；和
第二衬底正面电极，形成在所述绝缘衬底的正面侧上并连接到所述半导体元件的第二元件电极；
其中所述衬底背面电极包括：
第一衬底背面电极，形成在所述绝缘衬底的背面侧上并电连接到所述第一衬底正面电极；和
第二衬底背面电极，形成在所述绝缘衬底的背面侧上并电连接到所述第二衬底正面电极；
其中所述侧面电极包括：
多个第一侧面电极，在所述绝缘衬底的厚度方向上从所述绝缘衬底的正面侧和背面侧中的一侧延伸到另一侧，用于电连接所述第一衬底正面电极和所述第一衬底背面电极；和
多个第二侧面电极，在所述绝缘衬底的厚度方向上从该绝缘衬底的正面侧和背面侧中的一侧延伸到另一侧，用于电连接所述第二衬底正面电极和所述第二衬底背面电极；
其中，所述第一衬底背面电极形成为具有针对所述多个第一侧面电极中的每个第一侧面电极而分离的平面图案，和
其中，所述第二衬底背面电极形成为具有针对所述多个第二侧面电极的每个第二侧面电极而分离的平面图案。
8.根据权利要求7的半导体装置，其中：
所述半导体元件是发光二极管，具有作为第一元件电极的阴极电极和作为第二元件电极的阳极电极；
所述作为第一元件电极的阴极电极连接到第一衬底正面电极；和
所述作为第二元件电极的阳极电极连接到第二衬底正面电极。
9.根据权利要求8的半导体装置，其中：
通过与所述阴极电极连接的第一衬底正面电极和第一衬底背面电极之间的两个第一侧面电极，所述与所述阴极电极连接的第一衬底正面电极连接到所述第一衬底背面电极；和
通过与所述阳极电极连接的第二衬底正面电极和第二衬底背面电极之间的两个第二侧面电极，所述与所述阳极电极连接的第二衬底正面电极连接到第二衬底背面电极。
10.根据权利要求1的半导体装置，其中所述衬底正面电极和衬底背面电极布置为不与对所述绝缘衬底划线的切割道重叠，该切割道在所述绝缘衬底上。
11.根据权利要求3的半导体装置，其中：
所述半导体装置具有以覆盖所述半导体元件的方式形成在所述绝缘衬底上的封装体，用于封装所述半导体元件；和
所述衬底正面电极形成为从所述封装体的内部到达所述封装体的外部。
12.根据权利要求1的半导体装置，其中所述绝缘衬底是陶瓷衬底。
13.一种用于检测权利要求1的半导体装置的方法，该方法包括：
当所述衬底正面电极具有针对所述多个连接电极中的每个连接电极而分离的平面图案时，在与所述衬底正面电极的两个分离的平面图案相对应的部分之间施加电压，以及当所述衬底背面电极具有针对所述多个连接电极中的每个连接电极而分离的平面图案时，在与所述衬底背面电极的两个分离的平面图案相对应的部分之间施加电压的步骤；以及
基于所述施加电压的步骤所产生的当前值，确认所述多个连接电极与所述衬底正面电极及衬底背面电极之间的连续性状态的步骤。
14.一种包括半导体装置的电子设备，其中所述半导体装置是根据权利要求1至12中任一项的半导体装置。
CN201110254113.0A 2010-08-30 2011-08-30 半导体装置及其检测方法和电子设备 Expired - Fee Related CN102386320B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-192898 2010-08-30
JP2010192898A JP5649878B2 (ja) 2010-08-30 2010-08-30 半導体装置およびその検査方法、並びに電気機器

Publications (2)

Publication Number Publication Date
CN102386320A true CN102386320A (zh) 2012-03-21
CN102386320B CN102386320B (zh) 2014-07-23

Family

ID=45696310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110254113.0A Expired - Fee Related CN102386320B (zh) 2010-08-30 2011-08-30 半导体装置及其检测方法和电子设备

Country Status (3)

Country Link
US (1) US8749263B2 (zh)
JP (1) JP5649878B2 (zh)
CN (1) CN102386320B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280626A (zh) * 2014-06-25 2016-01-27 常州欧密格光电科技有限公司 超小超薄高光效侧射型高亮白光led元件
CN116995170A (zh) * 2023-05-24 2023-11-03 佛山科学技术学院 一种电极封装结构和发光模组

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150004118A (ko) * 2013-07-02 2015-01-12 삼성디스플레이 주식회사 표시 장치용 기판, 상기 표시 장치용 기판의 제조 방법, 및 상기 표시 장치용 기판을 포함하는 표시 장치
TWD173887S (zh) * 2014-01-28 2016-02-21 璨圓光電股份有限公司 發光二極體晶片之部分
TWD163754S (zh) * 2014-01-28 2014-10-21 璨圓光電股份有限公司 發光二極體晶片之部分
TWD164809S (zh) * 2014-01-28 2014-12-11 璨圓光電股份有限公司 發光二極體晶片之部分
TWD173888S (zh) * 2014-01-28 2016-02-21 璨圓光電股份有限公司 發光二極體晶片之部分
USD745474S1 (en) * 2014-01-28 2015-12-15 Formosa Epitaxy Incorporation Light emitting diode chip
TWD173883S (zh) * 2014-01-28 2016-02-21 璨圓光電股份有限公司 發光二極體晶片之部分
USD757663S1 (en) * 2014-01-28 2016-05-31 Formosa Epitaxy Incorporation Light emitting diode chip
USD745472S1 (en) * 2014-01-28 2015-12-15 Formosa Epitaxy Incorporation Light emitting diode chip
CN106163732B (zh) 2014-04-02 2019-03-05 千住金属工业株式会社 Led用软钎料合金及led组件
JP6595580B2 (ja) * 2015-03-26 2019-10-23 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6693370B2 (ja) 2016-09-21 2020-05-13 豊田合成株式会社 発光装置
JP7186358B2 (ja) * 2018-11-15 2022-12-09 日亜化学工業株式会社 発光装置の製造方法、発光装置及び光源装置
JP7332094B2 (ja) * 2019-05-29 2023-08-23 日清紡マイクロデバイス株式会社 電子回路装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177159A (ja) * 1999-12-16 2001-06-29 Matsushita Electronics Industry Corp 半導体装置
CN1495924A (zh) * 2002-08-29 2004-05-12 ��ʽ���������ǵ��� 发光二极管器件
US20080303411A1 (en) * 2007-06-05 2008-12-11 Sharp Kabushiki Kaisha Light emitting apparatus, method for manufacturing the light emitting apparatus, electronic device and cell phone device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2825085B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置の実装構造、実装用基板および実装状態の検査方法
JP2000091645A (ja) * 1998-09-10 2000-03-31 Sharp Corp 半導体発光装置及びその製造方法
JP2001298244A (ja) * 2000-04-17 2001-10-26 Mitsubishi Electric Corp 半導体装置実装用プリント基板
JP2003121492A (ja) * 2001-10-15 2003-04-23 Matsushita Electric Ind Co Ltd 球面バンプとの接触構造
JP2006196702A (ja) * 2005-01-13 2006-07-27 Epson Toyocom Corp 表面実装型電子デバイス
CN101325193B (zh) * 2007-06-13 2010-06-09 先进开发光电股份有限公司 发光二极管封装体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177159A (ja) * 1999-12-16 2001-06-29 Matsushita Electronics Industry Corp 半導体装置
CN1495924A (zh) * 2002-08-29 2004-05-12 ��ʽ���������ǵ��� 发光二极管器件
US20080303411A1 (en) * 2007-06-05 2008-12-11 Sharp Kabushiki Kaisha Light emitting apparatus, method for manufacturing the light emitting apparatus, electronic device and cell phone device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280626A (zh) * 2014-06-25 2016-01-27 常州欧密格光电科技有限公司 超小超薄高光效侧射型高亮白光led元件
CN116995170A (zh) * 2023-05-24 2023-11-03 佛山科学技术学院 一种电极封装结构和发光模组

Also Published As

Publication number Publication date
US20120049882A1 (en) 2012-03-01
CN102386320B (zh) 2014-07-23
US8749263B2 (en) 2014-06-10
JP2012049480A (ja) 2012-03-08
JP5649878B2 (ja) 2015-01-07

Similar Documents

Publication Publication Date Title
CN102386320B (zh) 半导体装置及其检测方法和电子设备
EP3582261B1 (en) Method for preparing a surface-mounted rgb-led packaging module
CN101562178B (zh) 半导体发光装置
CN105895792A (zh) 发光组件
US20080067526A1 (en) Flexible circuits having improved reliability and thermal dissipation
CN103531584B (zh) 发光器件封装件
CN103493610A (zh) 刚性柔性基板及其制造方法
CN101447541A (zh) 半导体器件
US20150049447A1 (en) Base Substrate Which Prevents Burrs Generated During the Cutting Process and Method for Manufacturing the Same
CN104517952B (zh) 功率半导体模块和用于制造功率半导体模块的方法
EP1953821A3 (en) Semiconductor package substrate
CN100555604C (zh) 显示设备模块和制造该模块的方法
US9655238B2 (en) Wiring board, method for manufacturing wiring board, and electronic device
CN106058026A (zh) 发光装置及应用其的发光模块
TW200514220A (en) Thermal enhanced package structure and its formation method
US10168038B1 (en) Solid state lighting (SSL) apparatus having electrically conductive sheets coupled to solid state lighting on an SSL element carrier
CN107567206A (zh) 双面导通构造加工方法、线性电路板加工方法及线光源
CN104380486A (zh) 发光装置
CN203912317U (zh) 柔性电路板及具有该柔性电路板的led软灯带
CN107525048A (zh) 一种led灯板、其制作方法及一种led条形灯
US10285262B2 (en) Pattern safety device for preventing interference between patterns
CN211531414U (zh) 一种柔性电路板
CN104676377B (zh) 液晶显示装置及其背光模组
CN203912316U (zh) 软性电路板及具有该软性电路板的led软灯带
CN104124322A (zh) 发光装置的电连接构件、发光装置组件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140723

CF01 Termination of patent right due to non-payment of annual fee