JP2007184415A - 半導体素子実装用基板および高周波半導体装置ならびにこれを用いた電子機器 - Google Patents

半導体素子実装用基板および高周波半導体装置ならびにこれを用いた電子機器 Download PDF

Info

Publication number
JP2007184415A
JP2007184415A JP2006001590A JP2006001590A JP2007184415A JP 2007184415 A JP2007184415 A JP 2007184415A JP 2006001590 A JP2006001590 A JP 2006001590A JP 2006001590 A JP2006001590 A JP 2006001590A JP 2007184415 A JP2007184415 A JP 2007184415A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
element mounting
connection terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006001590A
Other languages
English (en)
Inventor
Kenichi Ito
健一 伊東
Tsuneki Ishii
恒樹 石井
Noriyuki Yoshikawa
則之 吉川
Toshiyuki Fukuda
敏行 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006001590A priority Critical patent/JP2007184415A/ja
Publication of JP2007184415A publication Critical patent/JP2007184415A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】はんだリフロー等の加熱処理を受けても断線等の不良が生じず、かつ良好な高周波特性を実現する半導体素子搭載用基板および高周波半導体装置を提供する。
【解決手段】半導体素子実装用基板１０は、素子搭載領域と、ダイパターン１２と、複数の接続端子１３と、グランド導体配線１４と、貫通導体部１５と、外部接続端子１６とを備えている。グランド導体配線１４は、接続端子１３のうちのグランド用接続端子１３ａとダイパターン１２とを接続し、ダイパターン１２と貫通導体１５との間に配置され、更に、半導体素子の信号端子と接続端子１３とを接続する複数のワイヤリードの下部に位置する領域に設けられている。
【選択図】図１

Description

本発明は、半導体素子（以下、ＩＣチップとよぶ）を実装するための半導体素子実装用基板とそれを用いた半導体装置に関し、特に高周波ノイズを防止して高周波用途に好適な半導体実装用基板およびそれを用いた半導体装置ならびに電子機器に関する。
近年、電子機器の小型、薄型化、かつ高機能化の進展とともに、半導体装置においてはＩＣチップの微細加工技術と同時にパッケージングや実装技術の開発も活発に行われている。ＩＣチップの実装技術としては、フリップチップ実装方式が小型、薄型化に適していることから開発も活発であり、多くの半導体装置に用いられているが、ワイヤボンディング実装技術についても薄型、小型化と同時に、より高信頼性および高周波特性に優れた半導体装置を実現するための開発が積極的に行われている。
樹脂基板を用いて高周波用の半導体装置を作製する場合には、ＩＣチップを搭載するダイパターン、樹脂基材、ＩＣチップや封止樹脂等の熱膨張係数が大きく異なり、かつ樹脂基材等は吸湿性を有していることから、封止樹脂形成後の加熱等によりワイヤボンディングのワイヤリードが断線する等の不良を生じる場合がある。また、ダイパターンや接続端子等の配置位置あるいはＩＣチップの電極端子と樹脂基板の接続端子とを接続するためのワイヤリードにより高周波特性が大きく影響されることがある。このため、断線等の不良を防止するとともに高周波特性に優れた半導体装置が要望されている。
これに対して、ワイヤリードを用いて実装する場合、そのループの一部がＧＮＤ（グランド）配線や電源配線を跨いで信号配線にボンディングされるために、ワイヤリードの配線パターン側のボンディングポイント近傍でループ垂れやトランスファモールドの際の注入樹脂による変形等により、ＧＮＤ配線や電源配線あるいは他の信号配線に接触して電気的なショートを起こす場合がある。
このような点に対して、半導体実装基板上に配設された配線パターンと、この半導体実装基板上に固定されたＩＣチップとを、ワイヤリードにより電気的に接続し、配線パターンのグランド配線、電源配線および信号配線それぞれの間に、これらの配線より高さが高い絶縁体を設けた構成が提案されている（例えば、特許文献１参照）。
このような構成とすることにより、ＩＣチップと配線パターンの所望の配線とを電気的に接続したワイヤリードがループ垂れや変形を起こしても、このワイヤリードが他の配線に接触する前に絶縁体に接触し、他の配線に接触するのを防止することができる。したがって、ワイヤリードのループ垂れや変形に起因する電気的なショートを防止することができ、半導体装置の信頼性を向上させることができるとしている。なお、この例では、半導体実装基板上に、ＩＣチップを取り囲む形状のＧＮＤ配線が設けられている。
また、他の例として、ＩＣチップと半導体実装基板と固着部材とスペーサーと金属細線と封止樹脂とで構成されるキャビティー型半導体装置も示されている（例えば、特許文献２参照）。この例では、半導体実装基板は、その中央部に、搭載されるＩＣチップより広い面積で、かつＩＣチップの厚みより深いキャビティーを備え、キャビティーに隣接する外周部表面にリング状のグランド配線が配置されている。そして、グランド配線の外周にリング状の電源配線が配置され、電源配線の周囲に放射状に複数の導体の信号配線が配置され、各信号配線の外側の端部はハンダボール電極端子と電気的に接続されている。そして、半導体実装基板のキャビティー中央部の底部にＩＣチップが導電性の固着部材で固着され、ＩＣチップの電極端子と、半導体実装基板のグランド配線、電源配線および信号配線とがワイヤリードで電気的に接続されている。さらに、これらを封止樹脂で一体的に覆った構成からなる。このような構成の半導体装置においても、ワイヤリードのループがたるんだりしても、他の配線に接触する不良を防止できる。さらに電源ノイズを改善できることが示されている。
また、樹脂基板を用いた半導体装置の断線等の不良発生に対しては、以下のような例も示されている。すなわち、この例では、樹脂基板からなる半導体実装基板上に形成したダイパターンと、このダイパターンの周囲に形成した配線パターンと、ダイパターン上に搭載したＩＣチップとを有し、ＩＣチップと配線パターンとをワイヤリードで接続した半導体装置において、ダイパターンは外形がＩＣチップよりも小さい主パターンと、ＩＣチップの搭載位置の外側に配設されたボンディングパターンと、主パターンとボンディングパターンとを接続する結合パターンとを有し、半導体実装基板は少なくともＩＣチップのコーナー部と対応する部分に絶縁性被膜を有した構成が示されている（例えば、特許文献３参照）。
これによって、半導体装置を構成する半導体実装基板、封止樹脂及びＩＣチップを搭載するダイパターンのそれぞれの線膨張係数の違いに起因してＩＣチップのコーナー部へ熱歪みが集中しても、コーナー部は接着力が大きい絶縁性被膜と導電性接着剤による接着なので、ＩＣチップのコーナー部が剥離したりすることがなく、半導体装置の信頼性を著しく向上できるとしている。
特開平１１−１２１５００号公報 ＵＳ６，１９４，７８６Ｂ１ 特開２００２−３２９８０７号公報
上記第１の例では、ＩＣチップの電極端子と半導体実装基板の信号配線端子とを接続するワイヤリードは、半導体実装基板に設けられたＧＮＤ配線領域と電源配線領域とをまたぐようにして形成し、かつＧＮＤ配線領域と電源配線領域との間には、これらの配線より高さの高い絶縁体を設けている。これにより、ワイヤリードがループ垂れを生じても、他の配線とショートする等の不良が生じることを防止している。しかし、この構成においては、ＩＣチップが1個のみの場合しか開示しておらず、さらに高周波特性の改善等に関してはまったく記載も示唆もない。
また、第２の例においても、ＩＣチップの電極端子と半導体素子実装基板の信号配線端子との間にＧＮＤ配線と電源配線とがリング状に設けられている。しかし、この第２の例は、ＩＣチップの電極端子と基板の信号配線端子とを接続する信号配線用のワイヤリードを半導体実装基板に対してほぼ平行に形成することを主体としており、第１の例と同様に高周波特性の改善等に関してはまったく記載も示唆もない。
さらに、第３の例は、ＩＣチップのコーナー部の接着力を大きくすることを主体としているが、このような構成とするとＩＣチップとダイパターンとが導電性接着剤により直接接着されている面積が大きくなる。このため、全体として接着力を大きくすることが困難である。特に、大きな形状のＩＣチップの場合には、全体としての接着力の低下がより顕著になる。したがって、繰り返しの熱サイクル等を受けると剥離が生じ、その結果ワイヤリードの断線等が発生する場合がある。また、この第３の例においても、高周波特性の改善等に関してはまったく記載も示唆もない。
本発明は、上記課題を解決するためのもので、樹脂基板を用い、かつ封止樹脂で封止する構造において、はんだリフロー等の加熱処理を受けても断線等の不良が生じず、かつ良好な高周波特性を実現する半導体装置を提供することを目的とする。
上記課題を解決するために、本発明の半導体素子搭載用基板は、基板の一方の面上に設けられ、半導体素子を搭載する素子搭載領域と、素子搭載領域に設けられ、半導体素子の外形より小さな形状を有し、半導体素子と電気的に接続するダイパターンと、基板の外周領域に設けられた複数の接続端子と、接続端子のうちのグランド用接続端子とダイパターンとを接続するグランド導体配線と、接続端子と接続し、かつ接続端子より内周領域に設けた貫通導体と、貫通導体と接続し、基板の他方の面上に設けた外部接続端子とを備え、グランド導体配線はダイパターンと貫通導体との間に配置され、かつ、半導体素子の信号端子と接続端子とを接続する複数のワイヤリードの下部に位置する領域に設けられている構成からなる。
また、上記構成において、ダイパターンは複数配置されており、グランド導体配線は少なくとも１つのダイパターンの３辺を囲んで配置されていてもよい。さらに、グランド導体配線は複数のグランド用接続端子に接続されていてもよい。
このような構成とすることにより、ワイヤリード間の結合容量を小さくすることができ、高周波駆動におけるロスを低減することができる。また、ダイパターンの面積を小さくしているので、ダイパターンにより生じる応力を低減でき、ワイヤリードやグランド導体配線の断線等の不良発生を防止できる。
また、上記構成において、貫通導体よりも内周領域の前板上に絶縁性被膜が形成されていてもよい。この場合に、絶縁性被膜の少なくともダイパターン上には、開口部が設けられていてもよい。
このような構成とすることにより、ＩＣチップとダイパターンとの間の接着力を充分確保することができ、はんだリフロープロセス等でワイヤリードやグランド導体配線の断線等の不良が生じ難くなり、信頼性に優れた半導体搭載用基板を実現できる。
また、上記構成において、絶縁性被膜は素子搭載領域より大きく、かつ貫通導体よりも内周領域の基板上に形成されていてもよい。あるいは、絶縁性被膜はグランド導体配線の形成領域より大きく、かつ貫通導体よりも内周領域の基板上に形成されていてもよい。または、絶縁性被膜は素子搭載領域にも形成されており、素子搭載領域に形成された絶縁性被膜は分離されてアレイ状に配置されていてもよい。
このような構成とすることにより、絶縁性被膜により発生する応力を低減できるので、ワイヤリードやグランド導体配線の断線等の不良発生を生じ難くなり、信頼性に優れた半導体搭載用基板を実現できる。
また、上記構成において、絶縁性被膜が感光性樹脂材料により形成されていてもよい。この場合に、絶縁性被膜はエポキシ系樹脂、ポリイミド系樹脂またはアクリル系樹脂のいずれかの材料で形成されていてもよい。このような構成とすることにより、絶縁性被膜のパターンを精度よく、かつ再現性よく形成することができる。
また、上記構成において、絶縁性被膜に覆われていないダイパターン、接続端子、グランド導体配線、貫通導体および外部接続端子のそれぞれの面上には、表面に金薄膜が形成されていてもよい。このような構成とすることにより、ワイヤボンディング方式により接続端子へのワイヤリードの接続を高速で、かつ安定に行うことができる。また、表面を金薄膜としていることから、酸化等を防止でき信頼性の高い半導体素子搭載用基板を実現できる。
また、本発明の半導体素子搭載用基板は、基板の一方の面上に設けられ、半導体素子を搭載する素子搭載領域と、基板の外周領域に設けられた複数の接続端子と、接続端子と接続し、かつ接続端子より内周領域に設けた貫通導体と、貫通導体と接続し、基板の他方の面上に設けた外部接続端子と、外部接続端子が形成された位置の内周領域に設けられた導体パターンとを備えた構成からなる。
このような構成とすることにより、非常に簡単なパターン構成としながら、高周波特性に優れた半導体搭載用基板を実現できる。
また、上記構成において、基板は樹脂基板からなるものであってもよい。なお、樹脂基板の材料としては、例えばガラスエポキシ系樹脂、アラミド系樹脂、ポリイミド系樹脂もしくはアクリル系樹脂を用いることができる。このような構成とすることにより、安価な半導体搭載用基板を実現できる。
また、本発明の高周波半導体装置は、半導体素子と、基板の一方の面上に設けられ、半導体素子を搭載する素子搭載領域と、素子搭載領域に設けられ、半導体素子の外形より小さな形状を有し、半導体素子と電気的に接続するダイパターンと、基板の外周領域に設けられた複数の接続端子と、接続端子のうちのグランド用接続端子とダイパターンとを接続するグランド導体配線と、接続端子と接続し、かつ接続端子より内周領域に設けた貫通導体と、貫通導体と接続し、基板の他方の面上に設けた外部接続端子とを備え、グランド導体配線はダイパターンと貫通導体との間に配置され、かつ半導体素子の信号端子と接続端子とを接続する複数のワイヤリードの下部に位置する領域に設けられている半導体素子搭載用基板と、半導体素子の電極端子と半導体素子搭載用基板の接続端子とを接続するワイヤリードと、半導体素子搭載用基板の半導体素子搭載側に、半導体素子およびワイヤリードを埋設するように設けた封止樹脂とを備え、半導体素子の電極端子のうちの信号端子と半導体実装用基板の接続端子とを接続する複数のワイヤリードがグランド用導体配線をまたいで形成されている構成からなる。
このような構成とすることにより、ワイヤリード間の結合容量を小さくすることができ、高周波駆動におけるロスを低減することができる高周波半導体装置が得られる。
また、上記構成において、ダイパターンは複数配置されており、グランド導体配線は少なくとも１つのダイパターンの３辺を囲んで配置されており、グランド導体配線が３辺を取り囲んでいる上記ダイパターンには、半導体素子としてガリウム砒素半導体素子が搭載されていてもよい。この場合に、グランド導体配線は複数のグランド用接続端子に接続されていてもよい。
このような構成とすることにより、高周波で駆動するガリウム砒素半導体素子の電極端子と半導体搭載用基板の接続端子間をワイヤリードで接続した場合に、ワイヤリードの下部にはグランド導体配線が設けられている。したがって、高周波信号がワイヤリードに流れたときでも、ワイヤリード間の電気的干渉を小さくでき、高周波損失を抑制できる。これにより、ワイヤリードやグランド導体配線の断線等の不良が生じ難く、高周波特性に優れた高周波半導体装置を実現できる。
また、上記構成において、貫通導体よりも内周領域の基板上に絶縁性被膜が形成されていてもよい。
また、この場合に絶縁性被膜の少なくともダイパターン上には、開口部が設けられており、半導体素子は絶縁性被膜および開口部のダイパターンと導電性接着剤により接着されていてもよい。このような構成とすることにより、高周波特性を改善しながら、ＩＣチップの剥離等により生じるワイヤリードやグランド導体配線の断線等の不良を防止できる。
また、上記構成において、絶縁性被膜は素子搭載領域より大きく、かつ貫通導体よりも内周領域の基板上に形成されており、半導体素子はダイパターンおよび基板と導電性接着剤により接着されていてもよい。このような構成とすることにより、絶縁性皮膜の形成領域を小さくできるので、絶縁性被膜により発生する応力を低減でき、ワイヤリードやグランド導体配線の断線等の不良をさらに抑制することができる。
また、上記構成において、絶縁性被膜はグランド導体配線の形成領域より大きく、かつ貫通導体よりも内周領域の基板上に形成されており、半導体素子はダイパターンおよび基板と導電性接着剤により接着されていてもよい。このような構成とすることにより、絶縁性被膜の形成領域をさらに小さくできるので応力をより低減しながら、封止樹脂と基板との接着強度を改善することができる。また、絶縁性被膜をグランド導体配線の上に設けていないので、グランド導体配線部分のみが突出する形状とならず、ワイヤボンディング等を容易に行える。
また、上記構成において、絶縁性被膜は素子搭載領域にも形成されており、素子搭載領域に形成された絶縁性被膜は分離されてアレイ状に配置されており、半導体素子は絶縁性被膜およびダイパターンに導電性接着剤により接着されていてもよい。このような構成とすることにより、絶縁性被膜を素子搭載領域に形成しても応力を小さくでき、さらにＩＣチップの接着力も大きくでき、高信頼性で、かつ高周波特性に優れた高周波半導体装置を実現できる。
また、上記構成において、絶縁性被膜が感光性樹脂材料により形成されていてもよい。この場合に、絶縁性被膜は、エポキシ系樹脂、ポリイミド系樹脂またはアクリル系樹脂のいずれかの材料で形成されていてもよい。このような構成とすることにより、精度よく絶縁性被膜のパターンを加工することができる。
また、上記構成において、絶縁性被膜に覆われていないダイパターン、接続端子、グランド導体配線、貫通導体および外部接続端子のそれぞれの面上には、表面に金薄膜が形成されていてもよい。このような構成とすることにより、ワイヤボンディングを容易に行えるとともに、腐食等を防止でき、信頼性の高い高周波半導体装置を実現できる。
また、本発明の高周波半導体装置は、半導体素子と、基板の一方の面上に設けられ、半導体素子を搭載する素子搭載領域と、基板の外周領域に設けられた複数の接続端子と、接続端子と接続し、かつ接続端子より内周領域に設けられた貫通導体と、貫通導体と接続し、基板の他方の面上に設けられた外部接続端子と、外部接続端子が形成された位置の内周領域に設けられた導体パターンとを備えた半導体素子搭載用基板と、半導体素子の電極端子と前記半導体素子搭載用基板の接続端子とを接続するワイヤリードと、半導体素子搭載用基板の半導体素子搭載側に、半導体素子およびワイヤリードを埋設するように設けた封止樹脂とを備えた構成からなる。
このような構成とすることにより、半導体素子搭載用基板を安価にしながら、信頼性よく、かつ高周波特性に優れた高周波半導体装置を実現できる。
また、上記構成において、基板は樹脂基板からなるものであってもよい。なお、樹脂基板の材料としては、例えばガラスエポキシ系樹脂、アラミド系樹脂、ポリイミド系樹脂もしくはアクリル系樹脂を用いることができる。このような構成とすることにより、高周波特性の良好で、信頼性の高い高周波半導体装置を実現できる。
また、上記構成において、半導体素子がシリコン半導体チップとガリウム砒素半導体チップの２個からなり、電力増幅回路モジュールを構成するものであってもよい。このような構成とすることにより、高信頼性の電力増幅回路モジュールを実現できる。
また、本発明の電子機器は、上記記載の高周波半導体装置を搭載した構成からなる。このような構成とすることにより、電子機器の信頼性をさらに改善することができる。なお、電子機器としては、携帯電話や通信機能を有するＰＤＡ等が好適である。
本発明の半導体素子搭載用基板および高周波半導体装置によれば、はんだリフロー等の加熱を受けてもワイヤリードや導体配線の断線等の不良を防止するとともに高周波特性を改善することができ、信頼性に優れ、かつ良好な高周波特性を有する高周波半導体装置を実現できるという大きな効果を奏する。
以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、以下の図においては、半導体実装用基板を構成する接続端子や樹脂基板等の厚みや長さ等は、図面の作成上から実際の形状とは異なる。また、半導体素子および半導体実装用基板の電極端子の個数も実際とは異なる。また、同じ要素には同じ符号を付しており、説明を省略する場合がある。
（第１の実施形態）
図１は、本発明の第１の実施形態にかかる半導体素子搭載用基板１０の構造を示す図で、（ａ）は上面から見た平面図、（ｂ）はＡ−Ａ線に沿って切断した断面図、（ｃ）は下面から見た平面図である。
本実施の形態の半導体素子搭載用基板１０は、以下の構成からなる。すなわち、基板１１の一方の面上に設けられ、ＩＣチップ（図示せず）を搭載する素子搭載領域と、素子搭載領域に設けられ、ＩＣチップの外形より小さな形状を有し、ＩＣチップと電気的に接続するダイパターン１２と、基板１１の外周領域に設けられた複数の接続端子１３と、接続端子１３のうちのグランド用接続端子１３ａとダイパターン１２とを接続するグランド導体配線１４と、接続端子１３と接続し、かつ接続端子１３より内周領域に設けた貫通導体１５と、貫通導体１５と接続し、基板１１の他方の面上に設けた外部接続端子１６とを備えている。
そして、グランド導体配線１４は、ダイパターン１２と貫通導体１５との間に配置されている。さらに、後述するようにＩＣチップの信号端子と接続端子１３とを接続する複数のワイヤリード（図示せず）の下部に位置する領域に設けられている。
また、本実施の形態では、ダイパターン１２は２個配置されており、グランド導体配線１４は少なくとも1つのダイパターン１２の３辺を囲んで配置されている。そして、このグランド導体配線１４は、複数のグランド用接続端子１３ａに接続されている。
さらに、本実施の形態では、貫通導体１５よりも内周領域の基板１１上に絶縁性被膜１７が形成されているが、この絶縁性被膜１７はグランド導体配線１４の形成領域より大きく、かつ貫通導体１５よりも内周領域の基板１１上に形成されている。すなわち、図１（ａ）からわかるように、絶縁性被膜１７はグランド導体配線１４より外周側に枠形状に形成されている。
また、外部接続端子１６は、図１（ｃ）に示すように、本実施の形態では貫通導体１５の形成位置と同じ領域に矩形上に設けられている。
基板１１は樹脂基板を用いており、例えばガラスエポキシ系樹脂、アラミド系樹脂、ポリイミド系樹脂もしくはアクリル系樹脂からなる基板を用いることができる。基板１１の厚みは、例えば６０μｍ〜２００μｍ程度が好ましい。また、ダイパターン１２、接続端子１３、グランド導体配線１４、外部接続端子１６等については、例えば１０μｍ〜５０μｍ、好ましくは２０μｍの厚みの銅箔をエッチングして形成し、さらにパターン形成後にメッキを行うことで作製することができる。例えば、銅箔上に、１０μｍの厚みの銅メッキを行い、その上に５μｍ〜１０μｍの厚みのニッケルメッキ層と０.２μｍ〜１.０μｍの厚みの金メッキ層を形成する。
さらに、この後、例えばメッキレジストフィルムをラミネートし、フォトリソグラフィプロセスとエッチングプロセスを行うことで、図示するような絶縁性被膜１７を形成する。なお、絶縁性被膜１７は、このようなメッキレジストフィルムを用いるだけでなく、例えば現像型液状ソルダーレジスト等の液状タイプを用いてもよい。あるいは、非感光性の熱硬化型ソルダーレジスト（ポリイミド樹脂系またはエポキシ樹脂系のいずれでもよい）、紫外線硬化型アクリレート系樹脂あるいは接着剤付ポリイミドテープ等を用いてもよい。
これにより、貫通導体１５で接続端子１３と外部接続端子１６とが接続され、表面に金薄膜（図示せず）が形成され、さらに枠形状に絶縁性被膜１７が形成された半導体素子搭載用基板１０が得られる。
図２は、本実施の形態の半導体搭載用基板１０を用いて高周波半導体装置２０を構成した場合の図で、（ａ）は上面から見た平面図、（ｂ）はＢ−Ｂ線に沿って切断した断面図である。なお、図１（ｂ）に示す平面図では、理解しやすくするために封止樹脂２６を除去して示している。
本実施の形態の高周波半導体装置２０は、ＩＣチップ２１、２２と、上記の半導体素子搭載用基板１０と、ＩＣチップ２１、２２の電極端子２３と半導体素子搭載用基板１０の接続端子１３とを接続するワイヤリード２５と、半導体素子搭載用基板１０のＩＣチップ搭載側にＩＣチップ２１、２２およびワイヤリード２５を埋設するように設けた封止樹脂２６とを備えている。
そして、ＩＣチップ２１、２２はダイパターン１２と導電性接着剤２４によりそれぞれ接着されている。なお、本実施の形態では、ＩＣチップ２１はシリコン半導体チップであり、主として制御回路が構成されている。また、ＩＣチップ２２はガリウム砒素半導体チップであり、主としてスイッチング回路が構成されている。以下では、ＩＣチップ２１、２２を区別するために、シリコンチップ２１とＧａＡｓチップ２２とよぶ。
以下、本実施の形態の高周波半導体装置２０の作製方法を簡単に説明する。
図１に示す半導体素子搭載用基板１０のダイパターン１２を覆うようにシリコンチップ２１とＧａＡｓチップ２２とをそれぞれ位置合せして、例えば銀フィラーを添加したエポキシ系の導電性接着剤２４により接着する。次に、シリコンチップ２１とＧａＡｓチップ２２のそれぞれの電極端子２３と接続端子１３とをワイヤリード２５を用いてワイヤーボンディングして接続する。なお、ワイヤリード２５としては、金線を用いることが好ましい。これにより、半導体素子搭載用基板１０とシリコンチップ２１とＧａＡｓチップ２２との電気的接続が完了するので、外部接続端子１６を用いて電気的検査を行うことができる。
次に、熱硬化性樹脂、例えばフィラーにシリカを使用したエポキシ系樹脂等の封止樹脂材料を用いて、シリコンチップ２１とＧａＡＳチップ２２およびワイヤリード２５を埋設するように樹脂封止する。この時、貫通導体１５の開口部にも封止樹脂２６が入り込むので、半導体素子搭載用基板１０と封止樹脂２６との接着性を改善できる。これにより、半導体装置２０を作製できる。
このような構成からなる半導体装置２０では、半田リフロー等の熱衝撃や温度サイクル等を受けても、ダイパターン１２の形状がシリコンチップ２１およびＧａＡｓチップ２２より小さいのでダイパターン１２による応力も小さくなる。また、絶縁性被膜１７がグランド導体配線１４の外周領域に形成されているので、封止樹脂２６とグランド導体配線１４との間で剥離等の現象が一部に生じても、絶縁性被膜１７と封止樹脂２６との接着性は良好であることから、接続端子１３の領域が剥離することがなくなる。この結果、ワイヤリード２５の断線や接続端子１３の剥離等の不良を防止できる。
さらに、本実施の形態では、高周波の信号を送受するＧａＡｓチップ２２の３辺にグランド導体配線１４が設けられており、ＧａＡｓチップ２２の電極端子２３のうちの信号端子と半導体搭載用基板１０の接続端子１３とを接続する複数のワイヤリード２５がグランド用導体配線１４をまたぐように設けられている。したがって、ワイヤリード２５に高周波信号が流れたとき、隣接もしくは近傍のワイヤリード２５間の結合容量がワイヤリード２５間およびワイヤリード２５とグランド導体配線１４間との結合容量に分割される。これにより、ワイヤリード２５間の結合容量が小さくなる。その結果、ワイヤリード２５間の電気的干渉が弱められるので高周波損失が改善される。
以上のように、本実施の形態の高周波半導体装置２０では、樹脂基板を用いた場合に特に生じやすいＩＣチップの剥離等に伴うワイヤリードや導体配線等の断線等の不良を防止するとともに、高周波特性の改善も行うことができる。この結果、高信頼性で、かつ良好な高周波特性を有する高周波半導体装置２０を実現できる。
図３は、本実施の形態の高周波半導体装置２０の特性を評価した結果を示す図である。実施例１は上記記載の高周波半導体装置２０である。比較例１は、図１に示す半導体素子搭載用基板１０においてグランド導体配線１４のみを形成しない半導体素子搭載用基板を作製し、この基板を用いて作製した高周波半導体装置である。図３からわかるように、実施例１は比較例１に比べて、特に１ＧＨｚ以上の高周波領域において損失を低減できることが確認できた。また、半田リフロープロセスによるパッケージの検査においても不良発生が生じないことも確認できた。
なお、損失の測定は、ＨＦＳＳシミュレーションによるパッケージのＳパラメータを求め、ＡＤＳシミュレーションにより求めた。
図４は、本実施の形態の第１の変形例の半導体素子搭載用基板３０とそれを用いて作製した高周波半導体装置３５の構成を示す図で、（ａ）は半導体素子搭載用基板３０の上面から見た平面図、（ｂ）は高周波半導体装置３５の上面から見た平面図、（ｃ）はＣ−Ｃ線に沿って切断した断面図である。なお、図４（ｂ）に示す平面図では、理解しやすくするために封止樹脂２６を除去して示している。
この第１の変形例の半導体素子搭載用基板３０は、ダイパターン３１の形状が異なることが特徴である。すなわち、ダイパターン３２はグランド導体配線１４が延在されており、このダイパターン３２の３辺を囲んで配置されている。そして、このグランド導体配線１４は、複数のグランド用接続端子１３ａに接続されている。これに対して、もう一方のダイパターン３１はダイパターン３１からＴ字状に延在された延在パターン３１ａが設けられている。その他については、本実施の形態と同じであるので説明を省略する。
このような構成とすることにより、ダイパターン３２のみでなく、ダイパターン３１についても、その３辺を実質的にグランド導体配線により囲むことができる。したがって、ダイパターン３１上に搭載するＩＣチップ２１についても高周波特性を改善できる。さらに、ダイパターン３１、３２が少なくともＩＣチップ２１、２２より小さな形状であることから、ダイパターン３１、３２により発生する応力も小さくできる。また、絶縁性被膜１７により、基板１１と封止樹脂２６との接着強度も大きくできる。これらの結果、信頼性に優れ、かつ高周波特性の良好な半導体装置を実現できる。なお、延在パターン３１ａを直接グランド導体配線１３ａに接続してもよい。
図５は、本実施の形態の第２の変形例の半導体素子搭載用基板４０とそれを用いて作製した高周波半導体装置４５の構成を示す図で、（ａ）は半導体素子搭載用基板４０の上面から見た平面図、（ｂ）は高周波半導体装置４５の上面から見た平面図である。なお、図５（ｂ）に示す平面図では、理解しやすくするために封止樹脂を除去して示している。
この第２の変形例の半導体素子搭載用基板４０は、ダイパターン４２から延在されたグランド導体配線４３がダイパターン４２の４辺を囲んで形成された形状であることが特徴である。このために、ダイパターン４１、４２は幅方向の形状を狭めている。その他については、本実施の形態と同じであるので説明を省略する。
このような構成とすることにより、グランド導体配線４３がダイパターン４２の４辺を取り囲む形成されているので、ＧａＡｓチップ２２の信号用の電極端子２３とシリコンチップ２１の信号用の電極端子２３とを接続するワイヤリード２５についても結合容量を小さくすることができる。しかも、ダイパターン４１、４２がシリコンチップ２１およびＧａＡｓチップ２２より小さな形状であることから、ダイパターン４１、４２により発生する応力も小さくできる。また、絶縁性被膜１７により、基板１１と封止樹脂２６との接着強度も大きくできる。これらの結果、信頼性に優れ、かつ高周波特性の良好な半導体装置を実現できる。
図６は、本実施の形態の第３の変形例の半導体素子搭載用基板５０の構成を示す図で、（ａ）は半導体素子搭載用基板５０の上面から見た平面図、（ｂ）はＤ−Ｄ線に沿った断面図である。
この第３の変形例の半導体素子搭載用基板５０は、本実施の形態の半導体素子搭載用基板１０の素子搭載領域にも絶縁性被膜５１を形成していることが異なる。そして、この素子搭載領域に形成された絶縁性被膜５１は分離されてアレイ状に配置されていることが特徴である。なお、枠形状の絶縁性被膜１７とこの素子搭載領域の絶縁性被膜５１は同じ材料で同じプロセスにより形成する。このために、絶縁性被膜１７、５１は感光性樹脂材料を用いて形成されている。
このような構成とすることにより、グランド導体配線１４により高周波特性を改善しながら、絶縁性被膜１７，５１によりＩＣチップの接着性も改善される。したがって、信頼性に優れ、かつ高周波特性の良好な半導体装置を実現できる。
（第２の実施の形態）
図７は、本発明の第２の実施形態にかかる半導体素子搭載用基板５５の構造を示す図で、（ａ）は上面から見た平面図、（ｂ）はＥ−Ｅ線に沿って切断した断面図、（ｃ）は下面から見た平面図である。
本実施の形態の半導体素子搭載用基板５５は、以下の構成からなる。すなわち、基板５６の一方の面上に設けられ、ＩＣチップを搭載する素子搭載領域と、基板５６の外周領域に設けられた複数の接続端子５７と、接続端子５７と接続し、かつ接続端子５７より内周領域に設けた貫通導体５８と、貫通導体５８と接続し、基板５６の他方の面上に設けた外部接続端子５９と、外部接続端子５９が形成された位置の内周領域に設けられた導体パターン６０とを備えた構成からなる。そして、基板５６は樹脂基板からなる。
このような構成の半導体素子搭載用基板５５を用いた高周波半導体装置６５の構成を図８に示す。図８は、上記の半導体素子搭載用基板５５を用いて高周波半導体装置６５を構成した図で、（ａ）は上面から見た平面図、（ｂ）はＥ−Ｅ線に沿った断面図である。なお、図８（ａ）に示す平面図では、理解しやすくするために封止樹脂２６を除去して示している。本実施の形態の高周波半導体装置６５は、ＩＣチップ２１、２２と、上記の半導体素子搭載用基板５５と、ＩＣチップ２１、２２の電極端子２３と半導体素子搭載用基板５５の接続端子５７とを接続するワイヤリード２５と、半導体素子搭載用基板５５のＩＣチップ搭載側にＩＣチップ２１、２２およびワイヤリード２５を埋設するように設けた封止樹脂２６とを備えている。
そして、本実施の形態の場合には、ＩＣチップ２１、２２は基板５６に直接接着されている。なお、本実施の形態においても、ＩＣチップ２１は主として制御回路が構成されたシリコン半導体チップを用い、またＩＣチップ２２は主としてスイッチング回路が構成されたガリウム砒素半導体チップを用いている。以下では、ＩＣチップ２１、２２を区別するために、シリコンチップ２１とＧａＡｓチップ２２とよぶ。
以下、本実施の形態の高周波半導体装置６５の作製方法を簡単に説明する。
図７に示す半導体素子搭載用基板５５の基板５６の表面にシリコンチップ２１とＧａＡｓチップ２２とをそれぞれ位置合せして、例えば銀フィラーを添加したエポキシ系の導電性接着剤２４により接着する。次に、シリコンチップ２１とＧａＡｓチップ２２のそれぞれの電極端子２３と接続端子５６とをワイヤリード２５を用いてワイヤーボンディングして接続する。なお、ワイヤリード２５としては、金線を用いることが好ましい。これにより、半導体素子搭載用基板５５とシリコンチップ２１とＧａＡｓチップ２２との電気的接続が完了するので、外部接続端子５９を用いて電気的検査を行うことができる。
次に、熱硬化性樹脂、例えばフィラーにシリカを使用したエポキシ系樹脂等の封止樹脂材料を用いて、シリコンチップ２１とＧａＡＳチップ２２およびワイヤリード２５を埋設するように樹脂封止する。この時、貫通導体５８の開口部にも封止樹脂２６が入り込むので、半導体素子搭載用基板５５と封止樹脂２６との接着性を改善できる。
このような構成からなる高周波半導体装置６５では、半田リフロー等の熱衝撃や温度サイクル等を受けても、シリコンチップ２１およびＧａＡｓチップ２２が基板５６に直接接着されているので接着力が大きく、かつダイパターンや絶縁性被膜等が設けられていないので、これらによる応力がまったく加わらない。したがって、半田リフロー等の熱衝撃を受けても、封止樹脂２６と基板５６との間の剥離等の現象が生じない。この結果、ワイヤリード２５の断線や接続端子１３の剥離等の不良を防止できる。
さらに、本実施の形態では、基板５６の外部接続端子５９が形成されている面上に導体パターン６０が形成されているので、この導体パター６０により高周波特性が改善される。
以上のように、本実施の形態の高周波半導体装置６５では、樹脂基板を用いた場合に特に生じやすいＩＣチップの剥離等に伴うワイヤリードや導体配線等の断線等の不良を防止するとともに、高周波特性の改善も行うことができる。この結果、高信頼性で、かつ良好な高周波特性を有する高周波半導体装置を実現できる。
図９は、本実施の形態の高周波半導体装置６５の特性を評価した結果を示す図である。実施例２は上記記載の高周波半導体装置６５であり、比較例１は図３に示したものと同じ試料であり、比較例２は図７に示す半導体素子搭載用基板５５において導体パターン６０を設けない場合の基板を用いて作製した試料である。図９からわかるように、実施例２は比較例１および比較例２に比べて、特に１ＧＨｚ以上の高周波領域において損失を低減できることが確認できた。また、半田リフロープロセスによるパッケージの検査においても不良発生が生じないことも確認できた。なお、損失の測定は、第１の実施の形態と同様にＨＦＳＳシミュレーションによるパッケージのＳパラメータを求め、ＡＤＳシミュレーションにより求めた。
以下、第１の実施の形態の高周波半導体装置と第２の実施の形態の高周波半導体装置について、それぞれ電力増幅回路モジュールを作製した例について説明する。
図１０は、ＩＣチップとしてシリコンチップとＧａＡｓチップとを用いて、高周波半導体装置として電力増幅回路モジュールを作製した例を示す外形図で、（ａ）は上面図、（ｂ）は右側面図、（ｃ）は正面側面図、（ｄ）は下面図である。この具体例の高周波半導体装置７０は、第１の実施の形態の半導体素子搭載用基板１０と内部構成はほぼ同じであるが、図１０（ｄ）に示す下面図からわかるように外部接続端子７２の端子数が異なり、貫通導体（図示せず）、接続端子（図示せず）等の個数も同様に異なる半導体素子搭載用基板７１を用いている。
半導体素子搭載用基板７１に用いる樹脂基板はＢＴレジンからなり、封止樹脂７３はエポキシ樹脂を用いている。また、接続端子（図示せず）、ダイパターン（図示せず）、外部接続端子７２等は、表面に無電解金メッキを形成している。この高周波半導体装置７０の外形寸法は、２ｍｍ×２ｍｍ×０．６ｍｍである。このような高周波半導体装置７０を作製して半田リフロー耐熱性を測定した結果、不良発生が０個であった。また、熱サイクル試験を行った結果、良好な信頼性を有することを確認できた。さらに、高周波特性においても、図３で示すような良好な特性を再現性よく得られることを確認した。この高周波半導体装置７０は携帯電話の電力増幅回路に用いられる。
図１１は、さらに別の具体例について示す図で、ＩＣチップとしてシリコンチップとＧａＡｓチップとを用いて、高周波半導体装置として電力増幅回路モジュールを作製した外形図で、（ａ）は上面図、（ｂ）は右側面図、（ｃ）は正面側面図、（ｄ）は下面図である。この高周波半導体装置８０は、第２の実施の形態の半導体素子搭載用基板５５と内部構成はほぼ同じであるが、図１１（ｄ）に示す下面図からわかるように外部接続端子８２が２辺にのみ設けられている。樹脂基板はＢＴレジンからなり、封止樹脂８４はエポキシ樹脂を用いており、接続端子（図示せず）、外部接続端子８２や導体パターン８３等は、表面に無電解金メッキを形成している。この高周波半導体装置８０の外形寸法は、４ｍｍ×４ｍｍ×１．２ｍｍである。このような高周波半導体装置８０を作製して半田リフロー耐熱性を測定した結果、不良発生が０個であった。また、熱サイクル試験を行った結果、良好な信頼性を有することを確認できた。さらに、高周波特性においても、図９で示すような良好な特性を再現性よく得られることを確認した。この半導体装置８０は携帯電話の電力増幅回路に用いられる。
なお、半導体素子搭載用基板は両面配線構成について説明したが、本発明はこれに限定されず、多層配線構成であってもよい。また、ＩＣチップを搭載する面あるいは外部接続端子形成面に、さらに配線パターンが形成されていてもよい。
本発明の半導体素子搭載用基板とそれを用いた高周波半導体装置は、熱衝撃を受けても信頼性が高く、かつ高周波特性に優れ、樹脂基板を用いることで安価に作製することができ、携帯電話をはじめとする小型電子機器分野に有用である。
（ａ）は本発明の第１の実施形態にかかる半導体素子搭載用基板の構造を示す上面から見た平面図、（ｂ）はＡ−Ａ線に沿って切断した断面図、（ｃ）は下面から見た平面図 （ａ）は同実施の形態の半導体搭載用基板を用いて高周波半導体装置を構成した場合の上面から見た平面図、（ｂ）はＢ−Ｂ線に沿って切断した断面図 同実施の形態の高周波半導体装置の特性を評価した結果を示す図 （ａ）は同実施の形態の第１の変形例の半導体素子搭載用基板の上面から見た平面図、（ｂ）はそれを用いて作製した高周波半導体装置の構成を示す上面から見た平面図、（ｃ）はＣ−Ｃ線に沿って切断した断面図 （ａ）は同実施の形態の第２の変形例の半導体素子搭載用基板の構成を示す図で、上面から見た平面図、（ｂ）はそれを用いて作製した高周波半導体装置の構成を示す図で、上面から見た平面図 （ａ）は同実施の形態の第３の変形例の半導体素子搭載用基板の構成を示す図で、上面から見た平面図、（ｂ）Ｄ−Ｄ線に沿った断面図 （ａ）は本発明の第２の実施形態にかかる半導体素子搭載用基板の構造を示す図で、上面から見た平面図、（ｂ）はＥ−Ｅ線に沿って切断した断面図、（ｃ）は下面から見た平面図 （ａ）は同実施の形態における半導体素子搭載用基板を用いて高周波半導体装置を構成した図で、上面から見た平面図、（ｂ）はＥ−Ｅ線に沿った断面図 同実施の形態の高周波半導体装置の特性を評価した結果を示す図 （ａ）はＩＣチップとしてシリコンチップとＧａＡｓチップとを用いて、半導体装置として電力増幅回路モジュールを作製した例を示す上面図、（ｂ）は右側面図、（ｃ）は正面側面図、（ｄ）は下面図 （ａ）は、さらに別の具体例について示す図で、ＩＣチップとしてシリコンチップとＧａＡｓチップとを用いて、高周波半導体装置として電力増幅回路モジュールを作製した上面図、（ｂ）は右側面図、（ｃ）は正面側面図、（ｄ）は下面図
符号の説明
１０，３０，４０，５０，５５，７１ 半導体素子搭載用基板
１１，５６ 基板
１２，３１，３２，４１，４２ ダイパターン
１３，２３，５７ 接続端子
１３ａ グランド用接続端子
１４，４３ グランド導体配線
１５，５８ 貫通導体
１６，５９，７２，８２ 外部接続端子
１７，５１ 絶縁性被膜
２０，３５，４５，６５，７０，８０ 高周波半導体装置
２１ ＩＣチップ（シリコンチップ；半導体素子）
２２ ＩＣチップ（ＧａＡｓチップ；半導体素子）
２３ 電極端子
２４ 導電性接着剤
２５ ワイヤリード
２６，７３，８４ 封止樹脂
３１ａ 延在パターン
６０，８３ 導体パターン

Claims (28)

  1. 基板の一方の面上に設けられ、半導体素子を搭載する素子搭載領域と、
    前記素子搭載領域に設けられ、前記半導体素子の外形より小さな形状を有し、前記半導体素子と電気的に接続するダイパターンと、
    前記基板の外周領域に設けられた複数の接続端子と、
    前記接続端子のうちのグランド用接続端子と前記ダイパターンとを接続するグランド導体配線と、
    前記接続端子と接続し、かつ前記接続端子より内周領域に設けた貫通導体と、
    前記貫通導体と接続し、前記基板の他方の面上に設けた外部接続端子とを備え、
    前記グランド導体配線は、前記ダイパターンと前記貫通導体との間に配置され、かつ、前記半導体素子の信号端子と前記接続端子とを接続する複数のワイヤリードの下部に位置する領域に設けられていることを特徴とする半導体素子搭載用基板。
  2. 前記ダイパターンは、複数配置されており、
    前記グランド導体配線は、少なくとも１つの前記ダイパターンの３辺を囲んで配置されていることを特徴とする請求項１に記載の半導体素子搭載用基板。
  3. 前記グランド導体配線は、複数の前記グランド用接続端子に接続されていることを特徴とする請求項２に記載の半導体素子搭載用基板。
  4. 前記貫通導体よりも内周領域の前記基板上に絶縁性被膜が形成されていることを特徴とする請求項１から請求項３までのいずれか１項に記載の半導体素子搭載用基板。
  5. 前記絶縁性被膜の少なくとも前記ダイパターン上には、開口部が設けられていることを特徴とする請求項４に記載の半導体素子搭載用基板。
  6. 前記絶縁性被膜は、前記素子搭載領域より大きく、かつ前記貫通導体よりも内周領域の前記基板上に形成されていることを特徴とする請求項４に記載の半導体素子搭載用基板。
  7. 前記絶縁性被膜は、前記グランド導体配線の形成領域より大きく、かつ前記貫通導体よりも内周領域の前記基板上に形成されていることを特徴とする請求項４に記載の半導体素子搭載用基板。
  8. 前記絶縁性被膜は、前記素子搭載領域にも形成されており、前記素子搭載領域に形成された前記絶縁性被膜は分離されてアレイ状に配置されていることを特徴とする請求項６または請求項７に記載の半導体素子搭載用基板。
  9. 前記絶縁性被膜が、感光性樹脂材料により形成されていることを特徴とする請求項４から請求項８までのいずれか１項に記載の半導体素子搭載用基板。
  10. 前記絶縁性被膜は、エポキシ系樹脂、ポリイミド系樹脂またはアクリル系樹脂のいずれかの材料で形成されていることを特徴とする請求項９に記載の半導体素子搭載用基板。
  11. 前記絶縁性被膜に覆われていない前記ダイパターン、前記接続端子、前記グランド導体配線、前記貫通導体および前記外部接続端子のそれぞれの面上には、表面に金薄膜が形成されていることを特徴とする請求項４から請求項１０までのいずれか１項に記載の半導体素子搭載用基板。
  12. 基板の一方の面上に設けられ、半導体素子を搭載する素子搭載領域と、
    前記基板の外周領域に設けられた複数の接続端子と、
    前記接続端子と接続し、かつ前記接続端子より内周領域に設けた貫通導体と、
    前記貫通導体と接続し、前記基板の他方の面上に設けた外部接続端子と、
    前記外部接続端子が形成された位置の内周領域に設けられた導体パターンとを備えたことを特徴とする半導体素子搭載用基板。
  13. 前記基板は、樹脂基板からなることを特徴とする請求項１から請求項１２までのいずれか１項に記載の半導体素子搭載用基板。
  14. 半導体素子と、
    基板の一方の面上に設けられ、前記半導体素子を搭載する素子搭載領域と、前記素子搭載領域に設けられ、前記半導体素子の外形より小さな形状を有し、前記半導体素子と電気的に接続するダイパターンと、前記基板の外周領域に設けられた複数の接続端子と、前記接続端子のうちのグランド用接続端子と前記ダイパターンとを接続するグランド導体配線と、前記接続端子と接続し、かつ前記接続端子より内周領域に設けた貫通導体と、前記貫通導体と接続し、前記基板の他方の面上に設けた外部接続端子とを備え、前記グランド導体配線は前記ダイパターンと前記貫通導体との間に配置され、かつ前記半導体素子の信号端子と前記接続端子とを接続する複数のワイヤリードの下部に位置する領域に設けられている半導体素子搭載用基板と、
    前記半導体素子の電極端子と前記半導体素子搭載用基板の前記接続端子とを接続するワイヤリードと、
    前記半導体素子搭載用基板の前記半導体素子搭載側に、前記半導体素子および前記ワイヤリードを埋設するように設けた封止樹脂とを備え、
    前記半導体素子の前記電極端子のうちの前記信号端子と前記半導体搭載用基板の前記接続端子とを接続する複数の前記ワイヤリードが前記グランド用導体配線をまたいで形成されていることを特徴とする高周波半導体装置。
  15. 前記ダイパターンは、複数配置されており、
    前記グランド導体配線は、少なくとも1つの前記ダイパターンの３辺を囲んで配置されており、
    前記グランド導体配線が３辺を取り囲んでいる前記ダイパターンには、前記半導体素子としてガリウム砒素半導体素子が搭載されていることを特徴とする請求項１４に記載の高周波半導体装置。
  16. 前記グランド導体配線は、複数の前記グランド用接続端子に接続されていることを特徴とする請求項１５に記載の高周波半導体装置。
  17. 前記貫通導体よりも内周領域の前記基板上に絶縁性被膜が形成されていることを特徴とする請求項１４から請求項１６までのいずれか１項に記載の高周波半導体装置。
  18. 前記絶縁性被膜の少なくとも前記ダイパターン上には、開口部が設けられており、
    前記半導体素子は、前記絶縁性被膜および前記開口部の前記ダイパターンと導電性接着剤により接着されていることを特徴とする請求項１７に記載の高周波半導体装置。
  19. 前記絶縁性被膜は、前記素子搭載領域より大きく、かつ前記貫通導体よりも内周領域の前記基板上に形成されており、
    前記半導体素子は、前記ダイパターンおよび前記基板と導電性接着剤により接着されていることを特徴とする請求項１７に記載の高周波半導体装置。
  20. 前記絶縁性被膜は、前記グランド導体配線の形成領域より大きく、かつ前記貫通導体よりも内周領域の前記基板上に形成されており、
    前記半導体素子は、前記ダイパターンおよび前記基板と導電性接着剤により接着されていることを特徴とする請求項１７に記載の高周波半導体装置。
  21. 前記絶縁性被膜は、前記素子搭載領域にも形成されており、前記素子搭載領域に形成された前記絶縁性被膜は分離されてアレイ状に配置されており、
    前記半導体素子は、前記絶縁性被膜および前記ダイパターンに導電性接着剤により接着されていることを特徴とする請求項１９または請求項２０に記載の高周波半導体装置。
  22. 前記絶縁性被膜が、感光性樹脂材料により形成されていることを特徴とする請求項１７から請求項２１までのいずれか１項に記載の高周波半導体装置。
  23. 前記絶縁性被膜は、エポキシ系樹脂、ポリイミド系樹脂またはアクリル系樹脂のいずれかの材料で形成されていることを特徴とする請求項２２に記載の高周波半導体装置。
  24. 前記絶縁性被膜に覆われていない前記ダイパターン、前記接続端子、前記グランド導体配線、前記貫通導体および前記外部接続端子のそれぞれの面上には、表面に金薄膜が形成されていることを特徴とする請求項１７から請求項２３までのいずれか１項に記載の高周波半導体装置。
  25. 半導体素子と、
    基板の一方の面上に設けられ、前記半導体素子を搭載する素子搭載領域と、前記基板の外周領域に設けられた複数の接続端子と、前記接続端子と接続し、かつ前記接続端子より内周領域に設けられた貫通導体と、前記貫通導体と接続し、前記基板の他方の面上に設けられた外部接続端子と、前記外部接続端子が形成された位置の内周領域に設けられた導体パターンとを備えた半導体素子搭載用基板と、
    前記半導体素子の電極端子と前記半導体素子搭載用基板の前記接続端子とを接続するワイヤリードと、
    前記半導体素子搭載用基板の前記半導体素子搭載側に、前記半導体素子および前記ワイヤリードを埋設するように設けた封止樹脂とを備えたことを特徴とする高周波半導体装置。
  26. 前記基板は、樹脂基板からなることを特徴とする請求項１４から請求項２５までのいずれか１項に記載の高周波半導体装置。
  27. 前記半導体素子がシリコン半導体チップとガリウム砒素半導体チップの２個からなり、電力増幅回路モジュールを構成することを特徴とする請求項１４から請求項２６までのいずれか１項に記載の高周波半導体装置。
  28. 請求項２７に記載の高周波半導体装置を搭載したことを特徴とする電子機器。
JP2006001590A 2006-01-06 2006-01-06 半導体素子実装用基板および高周波半導体装置ならびにこれを用いた電子機器 Pending JP2007184415A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006001590A JP2007184415A (ja) 2006-01-06 2006-01-06 半導体素子実装用基板および高周波半導体装置ならびにこれを用いた電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006001590A JP2007184415A (ja) 2006-01-06 2006-01-06 半導体素子実装用基板および高周波半導体装置ならびにこれを用いた電子機器

Publications (1)

Publication Number Publication Date
JP2007184415A true JP2007184415A (ja) 2007-07-19

Family

ID=38340245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006001590A Pending JP2007184415A (ja) 2006-01-06 2006-01-06 半導体素子実装用基板および高周波半導体装置ならびにこれを用いた電子機器

Country Status (1)

Country Link
JP (1) JP2007184415A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220790A (ja) * 2006-02-15 2007-08-30 Renesas Technology Corp 半導体装置およびその製造方法
JP2013533122A (ja) * 2010-05-20 2013-08-22 エプコス アーゲー 平坦構造の電子部品及びその製造方法
JP2014090332A (ja) * 2012-10-30 2014-05-15 Mitsubishi Electric Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220790A (ja) * 2006-02-15 2007-08-30 Renesas Technology Corp 半導体装置およびその製造方法
US8546939B2 (en) 2006-02-15 2013-10-01 Murata Manufacturing Co., Ltd. RF module including control IC without the aid of a relay pad
JP2013533122A (ja) * 2010-05-20 2013-08-22 エプコス アーゲー 平坦構造の電子部品及びその製造方法
US9084366B2 (en) 2010-05-20 2015-07-14 Epcos Ag Electric component having a shallow physical shape, and method of manufacture
JP2014090332A (ja) * 2012-10-30 2014-05-15 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
KR100426825B1 (ko) 반도체 장치
US8115104B2 (en) Circuit board with buried conductive trace formed thereon and method for manufacturing the same
KR20100021899A (ko) 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
US20060091524A1 (en) Semiconductor module, process for producing the same, and film interposer
US8110929B2 (en) Semiconductor module
US20130075928A1 (en) Integrated circuit and method of making
JP2009302418A (ja) 回路装置及びその製造方法
KR101106234B1 (ko) 고 용량 메모리 카드를 위한 단일층 기판을 형성하는 방법
JP2002016175A (ja) スティフナ付きｔａｂテープ及びそれを用いた半導体装置
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
KR101259844B1 (ko) 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
US8304665B2 (en) Package substrate having landless conductive traces
JP2007184415A (ja) 半導体素子実装用基板および高周波半導体装置ならびにこれを用いた電子機器
US5977617A (en) Semiconductor device having multilayer film carrier
KR20160101502A (ko) Rf 패키지 및 그 제조 방법
JP2011187683A (ja) 配線基板及び半導体装置
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
JP2010040721A (ja) 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法
JP2002164658A (ja) モジュール基板
KR20130112353A (ko) 반도체 패키지 및 그 제조방법
CN101958292B (zh) 印刷电路板、封装件及其制造方法
US20140284217A1 (en) Minimizing plating stub reflections in a chip package using capacitance
US20120225521A1 (en) Board on chip package substrate and manufacturing method thereof
US20090001547A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
KR20020028473A (ko) 적층 패키지