JP2002016175A - スティフナ付きｔａｂテープ及びそれを用いた半導体装置 - Google Patents

スティフナ付きｔａｂテープ及びそれを用いた半導体装置

Info

Publication number
JP2002016175A
JP2002016175A JP2000201424A JP2000201424A JP2002016175A JP 2002016175 A JP2002016175 A JP 2002016175A JP 2000201424 A JP2000201424 A JP 2000201424A JP 2000201424 A JP2000201424 A JP 2000201424A JP 2002016175 A JP2002016175 A JP 2002016175A
Authority
JP
Japan
Prior art keywords
metal
tape
via hole
foil layer
tab tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000201424A
Other languages
English (en)
Inventor
Tatsuya Otaka
達也 大高
Yukio Suzuki
幸夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2000201424A priority Critical patent/JP2002016175A/ja
Priority to US09/893,753 priority patent/US6509643B2/en
Priority to TW090116030A priority patent/TW536762B/zh
Priority to KR1020010037910A priority patent/KR20020002282A/ko
Priority to SG200104003A priority patent/SG91371A1/en
Publication of JP2002016175A publication Critical patent/JP2002016175A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】従来の２メタル１基材ＴＡＢテープを用いた場
合と同等の電気特性を有する安価なティフナ付きＴＡＢ
テープ及びそれを用いたＴＢＧＡ半導体装置を提供する
こと。 【解決手段】第１テープ基材１の片面上に回路パターン
２１を形成し、その一部を絶縁膜２で覆い、ビア用接続
領域部分２５にビアホール１２を設けて構成した１メタ
ルＴＡＢテープ２０と、第２テープ基材１５の片面に金
属箔層１４を設けた第２メタル用テープ３０とを、接着
剤層５を介して貼り合わせ、ビアホールのホール上縁の
ビア用接続領域部分２５とホール底の金属箔層１４の部
分とを導電手段（４、１６、１８）により電気的に接続
すると共に、１メタルＴＡＢテープ２０により覆われて
いない金属箔層１４の露出部分３２を、半導体素子７の
グランドラインの電極７１にボンディングワイヤ８３に
より接続し、グランド電位に落とす。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、スティフナと称さ
れる放熱板兼補強板の付いたスティフナ付きＴＡＢ（Ta
pe Automated Bonding）テープ及びこれを用いたテープ
ＢＧＡ（Ball Grid Array ）半導体装置に関するもので
ある。
【０００２】
【従来の技術】ＴＡＢテープとしては、ポリイミド樹脂
製絶縁フィルムをテープ基材としてその片面に配線パタ
ーンを形成した１メタルＴＡＢテープが一般的である。
【０００３】しかし、パソコンなどに搭載されるチップ
は高周波化が進んでおり、これに伴い伝送速度の早い回
路の必要性が高まってきている。また、データ伝送の高
速化に伴い、ＴＡＢテープの微細ピッチ配線において、
リード間の電磁界結合によるノイズ発生が新たな問題と
して現れ、無視できなくなってきた。例えば、３０μｍ
のスペースを離して配置したリード間にリンギング（共
振）現象が発生してクロックパルスの信号波形が著しく
崩れるという問題がある。
【０００４】この問題の解決策としては、テープ基材の
配線パターンと反対側の面にグランド層を設け、パッケ
ージ内のリードによる配線間の相互インダクタンスによ
るノイズの影響が動作特性上問題とならないようにする
ことが有効と考えられる。
【０００５】そこで、これに対応したＴＡＢテープとし
て、ポリイミド樹脂製絶縁フィルムをテープ基材とし
て、その上下の面に、それぞれ配線パターンを形成した
２メタル（２層配線）ＴＡＢテープが注目されている。
【０００６】この２メタルＴＡＢテープを用いた従来の
Ｔ−ＢＧＡ（Tape BGA）構造の半導体装置を図５に示
す。
【０００７】これは、まず、ポリイミド樹脂製絶縁フィ
ルムから成るテープ基材１の片面に、半田ボールパッド
部２６、ボンディングパッド部２７及び引き回しリード
部を含む信号回路を持つ回路パターン２１を形成し、且
つ該回路パターン２１の一部をフォトソルダレジスト
（ＰＳＲ）から成る絶縁膜２で絶縁し、テープ基材１の
他方の片面にグランド層６を設け、このグランド層６
に、導電性のビア部３を介して、上記半田ボールパッド
部２６及びボンディングパッド部２７を電気的に接続す
ることにより、２メタルＴＡＢテープ５０を構成する。
そして、この２メタルＴＡＢテープ５０を、接着剤５を
介して、金属板の中央部に半導体チップ搭載用の凹部６
１を設けて成るスティフナ１０と貼り合わせ、スティフ
ナ付きＴＡＢテープとする。
【０００８】次に、上記スティフナ１０の凹部４１に、
接着剤として素子固定剤９を用いて半導体チップ７を貼
り付け、この半導体チップ７の電極７１と上記回路パタ
ーン２１とをボンディングワイヤ８にて結線し、さらに
上記半導体チップ７とボンディングワイヤ８とを封止樹
脂１００によって封止することで半導体装置を構成す
る。なお、各半田ボールパッド部２６上には半田ボール
４が搭載される。
【０００９】上記構成によれば、薄い絶縁層であるテー
プ基材１の直下に電気伝導層であるグランド層６を存在
しているので、信号回路の配線に高周波信号が負荷され
た際、グランド層６に、それぞれの配線に流れる電流に
より発生する磁束を打ち消すような方向に渦電流が流れ
る結果、見かけ上、配線のインダクタンスと誘導性クロ
ストークを低減することができる。これにより、電気信
号の信頼性及び伝播速度の高速化がはかられる。
【００１０】
【発明が解決しようとする課題】しかしながら、２メタ
ル１基材ＴＡＢテープは非常に価格が高く、これを用い
て製造したＴ−ＢＧＡ半導体装置は、結果的に非常に高
価なものとなっている。
【００１１】そこで本発明の目的は、上記課題を解決
し、電気特性を改善するために、通常のシングルメタル
ＴＡＢとグランド層のテープ材を貼り合わせた構造の２
メタル２基材ＴＡＢテープを用いることにより、従来の
２メタル１基材ＴＡＢテープを用いた場合と同等の電気
信号の信頼性と伝搬速度の高速化を図ることができる安
価なティフナ付きＴＡＢテープ及びそれを用いたＴ−Ｂ
ＧＡ半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。
【００１３】（１）請求項１の発明に係るスティフナ付
きＴＡＢテープは、絶縁フィルムから成る第１テープ基
材の片面上に信号回路を持つ回路パターンを形成し、該
回路パターンの一部を絶縁膜で覆い、その絶縁膜で覆わ
れていない電気的接続が必要となる接続領域の１つであ
るビア用接続領域部分に、上記第１テープ基材を貫くビ
アホールを設けて１メタルＴＡＢテープを構成し、この
１メタルＴＡＢテープと、絶縁フィルムから成る第２テ
ープ基材の片面に金属箔層を設けた第２メタル用テープ
とを、上記ビアホールに対応する開口の設けられた接着
剤層を介して、上記第１テープ基材の他方の片面側に上
記第２メタル用テープの金属箔層が位置するように貼り
合わせ、その際、上記金属箔層に上記１メタルＴＡＢテ
ープにより覆われていないワイヤボンディング用の露出
部分を残し、上記貼り合わせにより得られた２メタル２
基材ＴＡＢテープの第２メタル用テープ側に、接着剤を
介して、金属板から成るスティフナを貼り合わせたこと
を特徴とする。
【００１４】このスティフナ付きＴＡＢテープによれ
ば、製作が容易な１メタルＴＡＢテープと、絶縁フィル
ムから成る第２テープ基材の片面に金属箔層を設けた第
２メタル用テープとを、上記ビアホールに対応する開口
の設けられた接着剤層を介して、上記第１テープ基材の
他面側に上記第２メタル用テープの金属箔層が位置する
ように貼り合わせた構造の２メタル２基材ＴＡＢテープ
を用いているため、従来の２メタル１基材ＴＡＢテープ
を用いた場合に較べ、非常に安価に製造することができ
る。
【００１５】また、このスティフナ付きＴＡＢテープに
よれば、第１テープ基材の片面側に回路パターンの一部
であるビア用接続領域部分を、また第１テープ基材の他
面側に例えば銅箔から成る金属箔層の部分を備え、ビア
用接続領域部分から第１テープ基材のビアホール及び接
着剤層の開口を通って金属箔層に達するブラインドビア
ホールを設けた構成であるので、このブラインドビアホ
ールにおいて、ホール上縁のビア用接続領域部分と、ホ
ール底の金属箔層の部分とを電気的に接続することによ
り、金属箔層をグランド電位に落とすことができる。
【００１６】このブラインドビアでの電気的接続をなす
手段としては、例えば次の３つがある。第１は、上記ブ
ラインドビアに半田ボールを溶融搭載する方法である。
第２は、ビアホール上縁のビア用接続領域部分と、ブラ
インドビアのホール底の金属箔層の部分とをボンディン
グワイヤにより電気的に接続する方法である。第３は、
上記ビアホール上に回路パターンの一部として延在する
接続リード部を折り曲げて、ホール底の金属箔層の部分
に圧着又は溶接する方法である。
【００１７】なお、上記金属箔層には、その一部（電気
的接続のなされる部分）または全面にＡｕ／Ｎｉめっき
が施されていることが好ましい。
【００１８】（２）請求項２の発明は、請求項１記載の
スティフナ付きＴＡＢテープにおいて、上記１メタルＴ
ＡＢテープのビア用接続領域部分から上記第１テープ基
材のビアホール及び上記接着剤層の開口を通って上記第
２メタル用テープの金属箔層に達するブラインドビアホ
ール内にて、ホール上縁のビア用接続領域部分と、ホー
ル底の金属箔層の部分とを導電手段により電気的に接続
したことを特徴とする。
【００１９】（３）請求項３の発明は、請求項１又は２
記載のスティフナ付きＴＡＢテープにおいて、上記ブラ
インドビアホールの部分を、導電手段及びビア用接続領
域部分を覆って樹脂で封止したことを特徴とする。
【００２０】（４）請求項４の発明に係る半導体装置
は、片面側に回路パターンを有し、且つ、その一部にパ
ンチ加工などによってビアホールが穿孔された１メタル
ＴＡＢテープの直下に、同様に一部に上記ビアホールに
対応する開口の設けられた接着剤層を介して、金属箔層
を有する絶縁フィルムを貼り合わせ、これに接着剤を介
して、金属板から成るスティフナを貼り合わせ、このス
ティフナに半導体素子を搭載し、上記ビアホール及び開
口から成るブラインドビアホールに半田ボールを溶融搭
載することにより、１メタルＴＡＢテープ直下の上記金
属箔層に特定の電位を与え、さらにこの金属箔層におけ
る半導体素子に近い側の部分領域を、１メタルＴＡＢテ
ープの境界から露出させ、その露出部分と半導体素子の
電極とをボンディングワイヤにより接続したことを特徴
とする。
【００２１】この半導体装置によれば、製作が容易な１
メタルＴＡＢテープと第２メタル用テープとを接着剤層
を介して貼り合わせた構成の２メタル２基材ＴＡＢテー
プによるスティフナ付きＴＡＢテープを用いているた
め、従来の２メタル１基材ＴＡＢテープを用いた半導体
装置の場合に較べ、非常に安価に製造することができ
る。
【００２２】また、ビアホール及び開口から成るブライ
ンドビアホールに半田ボールを溶融搭載することによ
り、１メタルＴＡＢテープ直下の金属箔層に特定の電位
を与えた構成であるので、１メタルＴＡＢテープの片面
側の回路パターンにおけるリード間の電磁界結合による
ノイズ発生を抑え、電気信号の信頼性及び伝搬速度の高
速化を図ることができる。
【００２３】さらにまた、金属箔層における半導体素子
に近い側の部分領域（金属箔層部分）を、１メタルＴＡ
Ｂテープの領域外に露出させ、その露出部分をワイヤボ
ンディングにより半導体素子の電極と接続しているの
で、半導体素子のグランドラインを上記金属箔層及びブ
ラインドビアホールを通して、グランド電位に落とすこ
とができる。従って、この点でも伝送速度の高速化と動
作特性の安定化が図られる。
【００２４】なお、上記金属箔層には、その一部（電気
的接続のなされる部分）または全面にＡｕ／Ｎｉめっき
が施されていることが好ましい。
【００２５】（５）請求項５の発明は、請求項４記載の
半導体装置において、上記ブラインドビアホールに半田
ボールを溶融搭載する代わりに、上記ビアホールの上縁
の周囲にワイヤボンディング可能なビア用接続領域部分
を形成し、そのビア用接続領域部分と、ホール底の金属
箔層（銅箔）の部分とをボンディングワイヤにより接続
し、さらにこの接続部を樹脂で覆ったことを特徴とす
る。
【００２６】この特徴によれば、ブラインドビアホール
におけるビア用接続領域部分とホール底の金属箔層の部
分との電気的接続を、素子電極と回路パターンとを結線
するワイヤボンディング工程の一環として、ワイヤボン
ディングで行うことができる。また、その接続部を樹脂
で覆っているので、十分に保護することができる。
【００２７】（６）請求項６の発明は、請求項４記載の
半導体装置において、上記ブラインドビアホールに半田
ボールを溶融搭載する代わりに、上記ビアホール上に上
記回路パターンの一部として接続リード部を延在させ、
この接続リード部を折り曲げて、上記ホール底の金属箔
層の部分に圧着又は溶接により固定したことを特徴とす
る。
【００２８】この特徴によれば、ブラインドビアホール
におけるビア用接続領域部分とホール底の金属箔層の部
分との電気的接続を、ビアホール上に回路パターンの一
部として延在する接続リード部を、例えばフライングリ
ードの形で設け、これをボンディングツールでＳ字状に
折り曲げて、ホール底の金属箔層の部分に圧着又は溶接
により固定する構成であるので、ボンディングワイヤを
用いて２点ボンディングする必要がなくなり、ボンディ
ング部分を金属箔層側の１箇所のみで済ますことができ
る。
【００２９】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
【００３０】図１に代表的な実施形態を示す。図１にお
いて、１０は本発明により構成した２メタル２基材ＴＡ
Ｂテープであり、図２に示すように、１メタルＴＡＢテ
ープ２０と第２メタル用テープ３０とを、接着剤層５を
介して貼り合わせたものから構成されている。
【００３１】図２において、１メタルＴＡＢテープ２０
は、ポリイミド樹脂製絶縁フィルムから成る第１テープ
基材１の片面上に、シグナルパッド部２２、電源リング
部２３、半田ボールパッド部２４及び引き回しリード部
を含む信号回路を持つ回路パターン２１を形成し、該回
路パターン２１の一部をフォトソルダレジスト（ＰＳ
Ｒ）による絶縁膜２で覆った構成を有する。即ち、回路
パターン２１のうち、引き回しリード部は絶縁膜２で覆
われているが、電気的接続が必要となる接続領域であ
る、シグナルパッド部２２、電源リング部２３、半田ボ
ールパッド部２４といった部分は、絶縁膜２に覆われず
に露出したまま残されている。
【００３２】また、絶縁膜２で覆われていない電気的接
続が必要となる接続領域の１つであるビア用接続領域部
分２５（ここでは半田ボールパッド部２４の１つ）に
は、上記第１テープ基材１を貫くビアホール１２を設け
てある。
【００３３】接着剤層５は上記ビアホール１２に対応す
る開口１３を具備しており、上記１メタルＴＡＢテープ
２０の第１テープ基材１の他面側に、塗布又は貼付によ
り設けられる。
【００３４】この実施形態の場合、絶縁フィルムから成
る第１テープ基材１の片面上に、シグナルパッド部２
２、電源リング部２３、半田ボールパッド部２４及び引
き回しリード部を含む信号回路を持つ回路パターン２１
を形成し、その電気的接続が必要な接続領域２２〜２４
を残して回路パターンを絶縁膜２で絶縁し、第１テープ
基材１の他面側に接着剤層５を貼り付けた後、半田ボー
ルパッド部２４の少なくとも１つに対し、パンチ加工に
より、当該半田ボールパッド部２４、第１テープ基材１
及び接着剤層５を貫通するビアホール１２、１３を一括
で設けている。これは一工程で上記ビアホール１２及び
開口１３を設けることができるため、工程数を少なくす
る上で非常に効果的である。
【００３５】第２メタル用テープ３０は、ポリイミド樹
脂製の絶縁フィルムから成る第２テープ基材１５の片面
に、グランド層（電気伝導層）として機能する銅箔層か
ら成る金属箔層１４を有する。この金属箔層１４には、
その全面にＡｕ／Ｎｉめっきが施されているが、その一
部即ち電気的接続のなされる部分にのみ設けることもで
きる。この第２メタル用テープ３０に設けられるデバイ
ス用ホール３１の大きさは、１メタルＴＡＢテープ２０
に設けられるデバイス用ホール２８より小さくなってい
る。このため、第２メタル用テープ３０の金属箔層１４
は、半導体素子７に近い側の部分領域（金属箔層部分）
が、距離Ｌで示す長さだけ、１メタルＴＡＢテープ２０
より長くなっている。
【００３６】上記した１メタルＴＡＢテープ２０と第２
メタル用テープ３０とは、図１の如く、接着剤層５を介
して、第１テープ基材１の他方の片面側つまり回路パタ
ーン２１の存在しない側に、金属箔層１４が位置するよ
うに貼り合わせられる。その際、上記デバイス用ホール
２８、３１の大小関係から、第２メタル用テープ３０の
金属箔層１４には、１メタルＴＡＢテープ２０により覆
われていないワイヤボンディング用の露出部分３２が残
される。
【００３７】上記貼り合わせにより得られた２メタル２
基材ＴＡＢテープ１０には、その第２メタル用テープ３
０側に、接着剤３５を介して、図１の如く、金属板から
成るスティフナ４０を貼り合わせ、以てスティフナ付き
ＴＡＢテープを完成する。
【００３８】このスティフナ付きＴＡＢテープによれ
ば、製作が容易な１メタルＴＡＢテープ２０と第２メタ
ル用テープ３０とを接着剤層５を介して貼り合わせた構
成の２メタル２基材ＴＡＢテープ１０を用いているた
め、従来の１つのテープ基材の両面に金属箔を有するも
のを加工した２メタル１基材ＴＡＢテープを用いた場合
に較べ、非常に安価に製造することができる。
【００３９】本スティフナ付きＴＡＢテープは、上記の
ように１メタルＴＡＢテープ２０のビア用接続領域部分
２５から第１テープ基材１のビアホール１２及び接着剤
層５の開口１３を通って第２メタル用テープ３０の金属
箔層１４に達するブラインドビアホール１１を持ち、そ
のブラインドビアホール１１内における電気的接続が未
だ行われていない形態であるとして説明したが、本発明
のスティフナ付きＴＡＢテープはこの形態に限定される
ものではない。即ち、１メタルＴＡＢテープ２０のビア
用接続領域部分２５から第１テープ基材１のビアホール
１２及び接着剤層５の開口１３を通って第２メタル用テ
ープ３０の金属箔層１４に達するブラインドビアホール
１１内において、ホール上縁のビア用接続領域部分２５
と、ホール底の金属箔層１４の部分とを導電手段により
電気的に接続し、その状態で完成品として扱うこともで
きる。また、さらに、ブラインドビアホール１１の部分
を、導電手段及びビア用接続領域部分２５を覆って樹脂
で封止し、その状態で完成品として扱うこともできる。
【００４０】図１は、ブラインドビアホール１１での電
気的接続をなす手段として、ビアホール１２及び開口１
３から成るブラインドビアホール１１に半田ボール４を
溶融搭載することにより、１メタルＴＡＢテープ２０直
下の金属箔層１４に特定の電位を与えることを可能にし
た構成を示している。
【００４１】図３は、ブラインドビアホール１１のホー
ル上縁のビア用接続領域部分２５と、ホール底の金属箔
層１４の部分とをボンディングワイヤ１６によりボンデ
ィングして電気的に接続し、その接続部をモールド樹脂
１７で封止した構成を示す。
【００４２】また、図４は、上記ブラインドビアホール
１１のホール上に回路パターン２１の一部としてフライ
ングリードの形で延在する接続リード部１８を設け、こ
の接続リード部１８を、ボンディングツールでＳ字状に
折り曲げて、ホール底の金属箔層１４の部分に圧着又は
溶接により固定した構成を示す。図中、１９は接続リー
ド部１８の溶接部を示す。
【００４３】次に、上記２メタルＴＡＢテープ１０を用
いた半導体装置の構成について説明する。
【００４４】図１の半導体装置の場合には、次のように
組み立てる。まず、上記２メタルＴＡＢテープ１０を用
い、そのスティフナ４０の凹部４１に、素子固定剤９を
介して半導体素子７を搭載する。そして、回路パターン
２１のシグナルパッド部２２とこれに対応する半導体素
子７の電極７１のうちの信号用電極とをボンディングワ
イヤ８２により接続し、回路パターン２１の電源リング
部２３とこれに対応する半導体素子７の電極７１のうち
の電源用電極とをボンディングワイヤ８３により接続す
る。
【００４５】また、上記ビアホール１２及び開口１３か
ら成るブラインドビアホール１１に半田ボール４を溶融
搭載することにより、ホール上縁のビア用接続領域部分
２５とホール底の金属箔層１４の部分とを電気的に接続
し、１メタルＴＡＢテープ２０直下の金属箔層１４に特
定のグランド電位を与える。これにより、１メタルＴＡ
Ｂテープの片面側の回路パターン２１におけるリード間
の電磁界結合によるノイズ発生を抑え、伝搬速度の高速
化を図ることができる。
【００４６】さらに、この金属箔層１４における半導体
素子７に近い側の部分領域（金属箔層部分）を、１メタ
ルＴＡＢテープ２０の領域外へ露出させ、その露出部分
３２と半導体素子７の電極７１のうちのグランド用電極
とをボンディングワイヤ８１により接続し、半導体素子
７のグランドラインを金属箔層１４及びブラインドビア
ホール１１を通して、グランド電位に落とす。これによ
り、伝送速度の早い半導体素子７の動作特性の安定化を
図ることができる。
【００４７】そして、半導体チップ７の周辺領域におけ
る電気的な接続を保護するために、モールドレジン１０
０は、半導体チップ７、ワイヤボンディング８１，８
２，８３、回路パターン２１等を包み込むようにして封
止している。この点は、後述する図３，４の半導体装置
においても同様である。
【００４８】図３の半導体装置の場合には、上記のよう
にブラインドビアホール１１に半田ボール４を溶融搭載
する代わりに、ビアホール１２の上縁の周囲にワイヤボ
ンディング可能なビア用接続領域部分２５を形成し、そ
のビア用接続領域部分２５とホール底の金属箔層１４の
部分とをボンディングワイヤ１６により接続し、さらに
この接続部をモールド樹脂１７で覆って保護した構成を
有する。この実施形態によれば、ブラインドビアホール
１１における電気的接続をボンディングワイヤ１６によ
り行っているため、このワイヤボンディングによる接続
を、素子電極７１と回路パターン２１とを接続するワイ
ヤボンディング工程の一環として行うことができる。
【００４９】図４の半導体装置の場合には、上記のよう
にブラインドビアホール１１に半田ボール４を溶融搭載
する代わりに、ビアホール１２上に回路パターン２１の
一部として接続リード部１８を、例えばフライングリー
ドの形で延在させ、この接続リード部１８を、ボンディ
ングツールでＳ字状に折り曲げて、ホール底の金属箔層
１４の部分に圧着又は溶接により固定した構成を有す
る。この実施形態によれば、ボンディングワイヤを用い
ることなく、且つボンディング部分を金属箔層側の１箇
所のみで済ますことができる。
【００５０】
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。
【００５１】（１）請求項１〜３のスティフナ付きＴＡ
Ｂテープによれば、製作が容易な１メタルＴＡＢテープ
と、絶縁フィルムから成る第２テープ基材の片面に金属
箔層を設けた第２メタル用テープとを、接着剤層を介し
て貼り合わせた構成の２メタル２基材ＴＡＢテープを用
いているため、従来の２メタルＴＡＢテープを用いた場
合に較べ、非常に安価に製造することができる。
【００５２】また、このスティフナ付きＴＡＢテープに
よれば、第１テープ基材の片面側に回路パターンの一部
であるビア用接続領域部分を、また第１テープ基材の他
面側に金属箔層の部分を備え、ビア用接続領域部分から
第１テープ基材のビアホール及び接着剤層の開口を通っ
て金属箔層に達するブラインドビアホールを設けた構成
であるので、このブラインドビアホールにおいて、ビア
ホール上縁のビア用接続領域部分と、ブラインドビアホ
ールのホール底の金属箔層の部分とを電気的に接続する
ことにより、金属箔層をグランド電位に落とすことがで
きる。
【００５３】（２）請求項４〜６の半導体装置によれ
ば、製作が容易な１メタルＴＡＢテープと第２メタル用
テープとを接着剤層を介して貼り合わせた構成の２メタ
ル２基材ＴＡＢテープによるスティフナ付きＴＡＢテー
プを用いているため、従来の２メタルＴＡＢテープを用
いた半導体装置の場合に較べ、非常に安価に製造するこ
とができる。
【００５４】また、ビアホール及び開口から成るブライ
ンドビアホールに半田ボールを溶融搭載することによ
り、又はビアホールの上縁周囲のビア用接続領域部分と
ホール底の金属箔層の部分とをワイヤボンディングし或
いは接続リード部を溶接することにより電気的に接続し
て、１メタルＴＡＢテープ直下の金属箔層に特定の電位
を与えた構造であるので、回路パターンにおけるリード
間の電磁界結合によるノイズ発生を抑え、従来の２メタ
ル１基材ＴＡＢテープを用いた場合と同等の電気信号の
信頼性及び伝搬速度の高速化を図ることができる。
【００５５】さらにまた、金属箔層における半導体素子
に近い側の部分領域を、１メタルＴＡＢテープの領域外
に露出させ、その露出部分をワイヤボンディングにより
半導体素子の電極と接続しているので、半導体素子のグ
ランドラインを上記金属箔層及びブラインドビアホール
を通して、グランド電位に落とすことができる。従っ
て、この点でも伝送速度の高速化と動作特性の安定化が
図られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の右
半分の構成を示す断面図である。
【図２】本発明のスティフナ付きＴＡＢテープの構成要
素である２メタル２基材ＴＡＢテープの１メタルＴＡＢ
テープと第２メタル用テープとの貼り合わせ工程を示し
た図である。
【図３】本発明の第２の実施形態に係る半導体装置の右
半分の構成を示す断面図である。
【図４】本発明の第３の実施形態に係る半導体装置の右
半分の構成を示す断面図である。
【図５】従来の半導体装置の右半分の構成を示す断面図
である。
【符号の説明】
１ 第１テープ基材 ２ 絶縁膜 ４ 半田ボール ５ 接着剤層 ７ 半導体素子 １０ ２メタル２基材ＴＡＢテープ １１ ブラインドビアホール １２ ビアホール １３ 開口 １４ 金属箔層 １５ 第２テープ基材 １６ ボンディングワイヤ １７ モールド樹脂 １８ 接続リード部 ２０ １メタルＴＡＢテープ ２１ 回路パターン ２２ シグナルパッド部 ２４ 半田ボールパッド部 ２５ ビア用接続領域部分 ３０ 第２メタル用テープ ３２ 露出部分 ３５ 接着剤 ４０ スティフナ ７１ 電極 ８１、８２、８３ ボンディングワイヤ １００ モールドレジン

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】絶縁フィルムから成る第１テープ基材の片
    面上に信号回路を持つ回路パターンを形成し、該回路パ
    ターンの一部を絶縁膜で覆い、その絶縁膜で覆われてい
    ない電気的接続が必要となる接続領域の１つであるビア
    用接続領域部分に、上記第１テープ基材を貫くビアホー
    ルを設けて１メタルＴＡＢテープを構成し、この１メタ
    ルＴＡＢテープと、絶縁フィルムから成る第２テープ基
    材の片面に金属箔層を設けた第２メタル用テープとを、
    上記ビアホールに対応する開口の設けられた接着剤層を
    介して、上記第１テープ基材の他方の片面側に上記第２
    メタル用テープの金属箔層が位置するように貼り合わ
    せ、その際、上記金属箔層に上記１メタルＴＡＢテープ
    により覆われていないワイヤボンディング用の露出部分
    を残し、上記貼り合わせにより得られた２メタル２基材
    ＴＡＢテープの第２メタル用テープ側に、接着剤を介し
    て、金属板から成るスティフナを貼り合わせたことを特
    徴とするスティフナ付きＴＡＢテープ。
  2. 【請求項２】上記１メタルＴＡＢテープのビア用接続領
    域部分から上記第１テープ基材のビアホール及び上記接
    着剤層の開口を通って上記第２メタル用テープの金属箔
    層に達するブラインドビアホール内にて、ホール上縁の
    ビア用接続領域部分と、ホール底の金属箔層の部分とを
    導電手段により電気的に接続したことを特徴とする請求
    項１記載のスティフナ付きＴＡＢテープ。
  3. 【請求項３】上記ブラインドビアホールの部分を、導電
    手段及びビア用接続領域部分を覆って樹脂で封止したこ
    とを特徴とする請求項１又は２記載のスティフナ付きＴ
    ＡＢテープ。
  4. 【請求項４】片面側に回路パターンを有し、且つその一
    部にパンチ加工などによってビアホールが穿孔された１
    メタルＴＡＢテープの直下に、同様に一部に上記ビアホ
    ールに対応する開口の設けられた接着剤層を介して、金
    属箔層を有する絶縁フィルムを貼り合わせ、これに接着
    剤を介して、金属板から成るスティフナを貼り合わせ、
    このスティフナに半導体素子を搭載し、上記ビアホール
    及び開口から成るブラインドビアホールに半田ボールを
    溶融搭載することにより、１メタルＴＡＢテープ直下の
    上記金属箔層に特定の電位を与え、さらにこの金属箔層
    における半導体素子に近い側の部分領域を、１メタルＴ
    ＡＢテープの境界から露出させ、その露出部分と半導体
    素子の電極とをボンディングワイヤにより接続したこと
    を特徴とする半導体装置。
  5. 【請求項５】上記ブラインドビアホールに半田ボールを
    溶融搭載する代わりに、上記ビアホールの上縁の周囲に
    ワイヤボンディング可能なビア用接続領域部分を形成
    し、そのビア用接続領域部分と、ホール底の金属箔層
    （銅箔）の部分とをボンディングワイヤにより接続し、
    さらにこの接続部を樹脂で覆ったことを特徴とする請求
    項４記載の半導体装置。
  6. 【請求項６】上記ブラインドビアホールに半田ボールを
    溶融搭載する代わりに、上記ビアホール上に上記回路パ
    ターンの一部として接続リード部を延在させ、この接続
    リード部を折り曲げて、上記ホール底の金属箔層の部分
    に圧着又は溶接により固定したことを特徴とする請求項
    ４記載の半導体装置。
JP2000201424A 2000-06-29 2000-06-29 スティフナ付きｔａｂテープ及びそれを用いた半導体装置 Pending JP2002016175A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000201424A JP2002016175A (ja) 2000-06-29 2000-06-29 スティフナ付きｔａｂテープ及びそれを用いた半導体装置
US09/893,753 US6509643B2 (en) 2000-06-29 2001-06-29 Tab tape with stiffener and semiconductor device using same
TW090116030A TW536762B (en) 2000-06-29 2001-06-29 TAB tape with stiffener and semiconductor device using same
KR1020010037910A KR20020002282A (ko) 2000-06-29 2001-06-29 스티프너를 갖는 테이프 자동화 접착 테이프 및 이를이용한 반도체 장치
SG200104003A SG91371A1 (en) 2000-06-29 2001-06-29 Tab tape with stiffener and semiconductor device using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000201424A JP2002016175A (ja) 2000-06-29 2000-06-29 スティフナ付きｔａｂテープ及びそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2002016175A true JP2002016175A (ja) 2002-01-18

Family

ID=18699120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000201424A Pending JP2002016175A (ja) 2000-06-29 2000-06-29 スティフナ付きｔａｂテープ及びそれを用いた半導体装置

Country Status (5)

Country Link
US (1) US6509643B2 (ja)
JP (1) JP2002016175A (ja)
KR (1) KR20020002282A (ja)
SG (1) SG91371A1 (ja)
TW (1) TW536762B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853065B2 (en) * 2002-08-26 2005-02-08 Hitachi Cable, Ltd. Tab tape, method of making same and semiconductor device
JP2010108980A (ja) * 2008-10-28 2010-05-13 Elpida Memory Inc 半導体装置
JP2019067873A (ja) * 2017-09-29 2019-04-25 太陽誘電株式会社 回路基板及び回路モジュール

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740962B1 (en) * 2000-02-24 2004-05-25 Micron Technology, Inc. Tape stiffener, semiconductor device component assemblies including same, and stereolithographic methods for fabricating same
KR20020065705A (ko) * 2001-02-07 2002-08-14 삼성전자 주식회사 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
US6808959B2 (en) * 2001-05-24 2004-10-26 Nec Electronics Corporation Semiconductor device having reinforced coupling between solder balls and substrate
US7064447B2 (en) 2001-08-10 2006-06-20 Micron Technology, Inc. Bond pad structure comprising multiple bond pads with metal overlap
KR20030077784A (ko) * 2002-03-27 2003-10-04 주식회사 칩팩코리아 테이프 볼 그리드 어레이 패키지
KR100833941B1 (ko) * 2002-06-08 2008-05-30 삼성테크윈 주식회사 티비지에이 반도체 패키지
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress
US7323772B2 (en) * 2002-08-28 2008-01-29 Micron Technology, Inc. Ball grid array structures and tape-based method of manufacturing same
CN100372084C (zh) * 2003-09-04 2008-02-27 美龙翔微电子科技（深圳）有限公司 热增强型球栅阵列集成电路封装基板制造方法及封装基板
US7061085B2 (en) * 2003-09-19 2006-06-13 Micron Technology, Inc. Semiconductor component and system having stiffener and circuit decal
US7701071B2 (en) * 2005-03-24 2010-04-20 Texas Instruments Incorporated Method for fabricating flip-attached and underfilled semiconductor devices
JP4615388B2 (ja) * 2005-07-25 2011-01-19 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及びその製造方法
JP5050384B2 (ja) 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
TWI327363B (en) * 2006-11-17 2010-07-11 Unimicron Technology Corp Carrier structure for semiconductor chip and method for manufacturing the same
JP2009016626A (ja) * 2007-07-06 2009-01-22 Panasonic Corp 半導体モジュール装置および半導体モジュール装置の製造方法ならびにフラットパネル型表示装置，プラズマディスプレイパネル
JP2009105139A (ja) * 2007-10-22 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と半導体装置
US8013439B2 (en) * 2008-06-30 2011-09-06 Intel Corporation Injection molded metal stiffener for packaging applications
TWI394258B (zh) * 2008-11-11 2013-04-21 Cyntec Co Ltd 晶片封裝結構及其製作方法
US9601434B2 (en) * 2010-12-10 2017-03-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming openings through insulating layer over encapsulant for enhanced adhesion of interconnect structure
US9576873B2 (en) * 2011-12-14 2017-02-21 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with routable trace and method of manufacture thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3196379B2 (ja) * 1992-11-09 2001-08-06 住友金属工業株式会社 多層ｔａｂテープ
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
JPH08213732A (ja) 1994-10-31 1996-08-20 Hewlett Packard Co <Hp> 多層集積回路パッケージおよびその製造方法
JP2755252B2 (ja) * 1996-05-30 1998-05-20 日本電気株式会社 半導体装置用パッケージ及び半導体装置
JP2825084B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置およびその製造方法
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
AU2467599A (en) * 1998-10-14 2000-05-01 Minnesota Mining And Manufacturing Company Tape ball grid array with interconnected ground plane
KR100343284B1 (ko) * 2000-06-23 2002-07-15 윤종용 반도체소자의 본딩패드 구조체 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853065B2 (en) * 2002-08-26 2005-02-08 Hitachi Cable, Ltd. Tab tape, method of making same and semiconductor device
JP2010108980A (ja) * 2008-10-28 2010-05-13 Elpida Memory Inc 半導体装置
JP2019067873A (ja) * 2017-09-29 2019-04-25 太陽誘電株式会社 回路基板及び回路モジュール

Also Published As

Publication number Publication date
US20020017716A1 (en) 2002-02-14
KR20020002282A (ko) 2002-01-09
SG91371A1 (en) 2002-09-17
TW536762B (en) 2003-06-11
US6509643B2 (en) 2003-01-21

Similar Documents

Publication Publication Date Title
JP2002016175A (ja) スティフナ付きｔａｂテープ及びそれを用いた半導体装置
US6559536B1 (en) Semiconductor device having a heat spreading plate
JP3858854B2 (ja) 積層型半導体装置
JPH1074795A (ja) 半導体装置およびその製造方法
KR100411862B1 (ko) 배선기판 및 반도체장치
JP3031323B2 (ja) 半導体装置とその製造方法
JPS61274333A (ja) 半導体装置
JP3907845B2 (ja) 半導体装置
JP2904123B2 (ja) 多層フィルムキャリアの製造方法
JP2803656B2 (ja) 半導体装置
JP2002280491A (ja) 電子部品およびその製造方法
JP4178744B2 (ja) 半導体素子搭載用テープとそれを用いた半導体装置
JP2001110936A (ja) 半導体装置
JP2784523B2 (ja) 電子部品搭載用基板
JP4023082B2 (ja) 半導体装置およびその製造方法
JP2002124549A (ja) テープキャリア及びそれを用いた半導体装置
JP2555993B2 (ja) 半導体装置
JP2784209B2 (ja) 半導体装置
JP2000133745A (ja) 半導体装置
JPH07130900A (ja) 半導体装置
JP2001127116A (ja) スティフナ付きｔａｂテープ及びそれを用いた半導体装置
JP2836597B2 (ja) フィルムキャリアテープ及びこれを用いた半導体装置
JP2003133373A (ja) テープキャリアおよびそれを用いた半導体装置
JPH0982752A (ja) 半導体装置
JPH04352463A (ja) リードフレームおよびこれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051216

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051216

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20051216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080219