JPS61274333A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61274333A
JPS61274333A JP60115682A JP11568285A JPS61274333A JP S61274333 A JPS61274333 A JP S61274333A JP 60115682 A JP60115682 A JP 60115682A JP 11568285 A JP11568285 A JP 11568285A JP S61274333 A JPS61274333 A JP S61274333A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
semiconductor device
leads
insulating plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60115682A
Other languages
English (en)
Inventor
Kazuhide Sato
和秀 佐藤
Hisaharu Sakurai
桜井　寿春
Kimihiro Ikebe
池部　公弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60115682A priority Critical patent/JPS61274333A/ja
Priority to EP86107248A priority patent/EP0210371A1/en
Publication of JPS61274333A publication Critical patent/JPS61274333A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置に係り、特に高集積度の樹脂封止型
集積回路装置に関する。
（発明の技術的背県とその問題点） 樹脂封止型の半導体装置にあってはリードフレームを用
い、その中央のベッド上に半導体チップをマウントし、
この半導体チップ上の電極とベッド周囲に略放射状に形
成されたインナリード間を金線、アルミニウム線等のワ
イヤで接続した後、＠４１１封止を行うことにより製品
が完成する。
第１０図は従来使用されている樹脂封止型半導体装置の
内部構造を示す透視平面図、第２図はその正面から見た
断面図であって、タイバー２により外枠（図示せず）に
連結されたベッド部１上には半導体チップ４が導電性樹
脂等で固着され、ベッド部１の周囲に略放射状に形成さ
れたリード３の内端部分と半導体チップ上の電極とがア
ルミニウム等のボンディングワイヤ５によって接続され
、さらに樹脂６による封止と樹脂６より突出した部分の
折曲げと外枠の切離しが行われた構成となっている。
ここで使用されるリードフレームは鉄系合金あるいは銅
系合金等の金ｎＷＩ板をプレスによる打抜き加工あるい
はエツチング加工することにより得られるが、樹脂封止
領域にあるインナリードのうちベッド部に近接して配置
されるインナリード内端部のピッチの大きさはリードフ
レーム材料の厚さに依存する。すなわち、プレスによっ
て打抜き可能なインナリード最小幅はほぼ板厚と同程度
であり、またリードの曲がり等が発生しても隣接リード
間でショートを起さないようにするにはリード閤に最低
限板厚程度の間隔が必要であるため、リードピッチは板
厚の約２倍となる。したがって板厚が０．１５ｍの金属
薄板を用いた場合、インナリード先端部のビッヂは０．
３閣となり、これに対向するベッド部の一辺の長さを６
順とすれば、１辺あたりに配設できるリードの数は２０
となり、。
４辺でも８０本が最大となる。
高集積化されたリード数の多い半導体装置を得るには種
々の方法がある。まずリード内端のピッチおよび幅を変
えることなくリード数を増加させるにはリード内端の位
置を半導体チップ中心から離せばよいが、半導体チップ
の大きさを変えない場合には半導体チップ上の電極とリ
ード内端とを接続するボンディングワイヤの長さが増加
しボンディング技術が困難となり他、特に樹脂封止時に
ワイヤの移動が生じてワイヤどうしの接触、ワイヤとベ
ッドの接触、ワイヤと半導体チップのエツジとの接触を
招き、信頼性が低下するという問題がある。一方半導体
チツブおよびベッドの大きさを拡大する場合には半導体
装置の外囲器の大きさが一定であることおよび１枚のウ
ェーハから取り出せるチップの数が減少する。ことから
紅済性を犠牲にする。さらにリード内端のピッチおよび
幅を狭めるのは加工上の限度がある上、薄く細いリード
は曲がりやすくリードどうしの接触を招くという問題が
ある。これを防止するためには、ポリイミド製の細いテ
ープをリード問に亘してｔｉ！ｉＩｌさせることが行わ
れるが完全ではない。
また、半導体チップとリードとの接続にはワイヤボンデ
ィング以外にはんだバンプを使用するフリップチップ方
式を始めとしてチップキャリア方式、ビームリード方式
等のワイヤレスボンディング、並びにテープキャリアを
用いるＴＡＢ方式等があるが、いずれも高密度化に限界
がある。
さらにリード数を増加させることができるパッケージと
してはビングリッドアレー（ＰＧＡ）方式が知られてい
るが価格が高いという問題がある。
（発明の目的〕 本発明はこのような問題を解決するためなされたもので
、高密度で配設された多数のリードを有する信頼性の高
い半導体装置を提供することを目的とする。
〔発明の概要〕
上記目的達成のため、本発明にかかる半導体装置におい
ては、半導体チップと、この半導体チップの周囲にこれ
と所定間隔を置いて内端部が位置し、外端部が外囲器外
に導出された複数のリードと、　前記半導体チップ上の
電極に一端側がバンプを介して接合され、他端側が前記
電極に対応する前記リードに接続されると共に絶縁板上
に配設され、リードよりも細い金属導体より成る複数の
中間リードとを備えるようにしており、また他の本発明
にかかる半導体装置においては、半導体チップと、この
半導体チップの周囲にこれと所定間隔を置いて内端部が
位置し、外端部が外囲器外に導出され、かつ前記内端部
の表面が前記半導体チップ上の電極表面と同一平面をな
すように形成された複数のリードと、前記半導体チップ
上の電極およびこれに対応する前記リードの内端部にお
いてそれぞれバンプを介して接合されると共にこれらを
結合する絶縁板上に配設され、リードよりも細い金ａＳ
体より成る複数の中間リードとを備えるようにしており
、いずれも高精度のパターンを形成が可能な中間リード
をバンプにより接続することにより高密度かつ信頼性の
高い半導体装置が得られるものである。
〔発明の実施例〕
以下、図面を参照しながら本発明にかかる半導体装置の
実施例のいくつかを詳細に説明する。
第１図は本発明にかかる半導体装置の構成を示す透視平
面図であって樹脂封止領域を想像線で描いたもの、第２
図はその中央断面を正面方向から見た断面図である。
これらによればこの半導体装置においてはリード３′の
封止領域６内の内端部は従来のように半導体チップ４に
近接しておらず、また半導体チップ４′は下向き（フェ
ースダウン）にされ、半導体チップ４′の電極とこれに
対応するリード３′の内端部下面とは中間リード１２に
より接続されている。この中間リード１２は第４図に示
すように、ポリイミド板等の絶縁板上に放射状に形成さ
れており、その内端と半導体チップ４′の電極とははん
だあるいは金のバンプ１３により接続される。すなわち
、半導体チップ４′の電極上あるいは中間リード１２の
内端部上に部分金めつき法等により２０ないし５０μｍ
の厚さの突起（バンプ）１３を形成しておき、対応部分
どうしを熱圧着することにより接合する。一方、中間リ
ード１２の外端とリード１３′の内端とは熱圧着、はん
だ付、レーザ溶接等あらゆる方法を用いて接合すること
ができる。
このようにして中間リード１２による接続が行われた後
、全体がエポキシ樹脂等の熱硬化性樹脂による封止樹脂
６により封止され半導体装置が完成する。なお、ここで
使用するリードフレームはベッドを欠いたものである。
中間リード１２は各種の方法で製作することが可能であ
る。例えば、絶縁基板上に４２７０イ等の鉄系合金、あ
るいは銅系合金等リードフレームとなるべく同じ材料の
箔を接着形成しておき、こ　　。
れをエツチングによりバターニングする方法、゛第３図
に示すようにリードフレームよりも薄い材、料を打抜き
あるいはエツチングすることにより枠２０に連結された
内端ピッチの細かい中間リードを得、この中間リード１
２を絶縁基板１１上の所定位置に載置して接着を行い、
絶縁基板１１の各辺端部で中間リード１２を切断する方
法、あるいは絶縁基板１１上に溶射等により中間リード
を堆積する方法等がある。
第５図および第６図は本発明の他の実施例を示すもので
、それぞれ第２図および第６図に対応させて描いたもの
である。第２図および第４図との相違は封止樹脂の流れ
を良好にするため、絶縁板１１′中央の半導体チップ載
置位置に対応して矩形の開口部１４が設、けられている
点である。この実施例ではこの開口部１４を通じて封止
樹脂が半導体チップ４′の裏面に良好に流れ込み、封止
が完全になるという特徴がある。
第７図および第８図は本発明のさらに他の実施例を示す
もので同じく第２図および第４図に対応するものである
。
この実施例では第８図の中間リード平面図かられかるよ
うに中間リード１２′は絶縁板１１′の外縁および開口
部１４の内縁よりはみ出している。
この実施例では絶縁板の面積が小さくなるため封止樹脂
との密着性が向上する。
この実施例における中間リード１２′は前述のようにリ
ードフレームよりも薄い材料から打抜きまたはエツチン
グにより得られたものを絶縁基板に接着することにより
得られる。
第９図は他の本発明にかかる半導体装置の一実施例の構
成を示す断面図である。
この実施例においては、リード３′の上面と、ベッド１
′上に搭載された半導体チップ４″上の電極とは同一平
面をなしており、これらは第８図に示したような中間リ
ード１２′により接続される。すなわち、第８図におい
て絶縁板１１′よりはみ出した中間リード１２′の下面
にはんだあるいは金のバンブが形成され、これらのバン
ブを介してリード３′および半導体チップ４″との間の
接続がなされる。この場合において、バンブ１３の突起
長は２０ないし５０μ那、絶縁板１１′および中間リー
ド１２′の厚さは２０μｍ程度に選択され、絶縁板１１
′は中間リード１２′と半導体チップ４”およびリード
３′の間に挟まれることになる。
このような実施例では半導体チップ表面とリード表面を
同一平面にする必要があり、半導体チップの厚さ分だけ
ベッド１′の高さ位置を下げるいわゆるディプレスが行
われているが、ベッドを欠くベッドレスのリードフレー
ムを使用するようにしてもよい。
この実施例では中間リードの接続点はすべてバンブ構造
となるため、接続の信頼性が良好となるばかりでなく、
組立の自動化を行いやすい。
以上の実施例では半導体チップ側にバンブ構造を採用す
る第１の発明においては半導体チップがフェースダウン
とされ、半導体チップ側およびリード側の両方にバンブ
構造を採用する第２の発明においては半導体チップがフ
ェースアップとされているが、逆の向きになっていても
よい。
また、中間リードのパターンは実施例に示したものばか
りでなく半導体チップ上の電極とリードの形状、幅に合
わせて自由に選ぶことができる。
さらに、バンブはめっき法以外にスクリーン印刷による
転写法により形成してもよく、中間リード側あるいは半
導体チップ側の一方だけでなく双方に形成してもよい。
〔発明の効果〕
以上のよ“うに本発明によれば、半導体チップと−Ｅが
バンブを介して接合され、他端がリードと接続されるリ
ードよりも細く絶縁基板上に形成された中間リードを備
えているので半導体チップ上の電極数が増加しても確実
な接続が可能で、しかもワイヤボンディングを用いない
ため、ショート等の危険がな（信頼性の高い高密度の半
導体装置を提供することができる。
また他の本発明によれば、リード表面と半導体チップの
電極表面を同一表面とし、リードよりも細く絶縁板上に
形成された中間リードによりその両端でバンブを介して
リードと半導体チップ間を接続しているため、さらに信
頼性が高く生産性の高い半導体装置を提供することがで
きる。
【図面の簡単な説明】
第１図は本発明にかかる半導体装置の構成を示す透視平
面図、第２図はその正面から見た中央断面図、第３図、
第４図、第６図、第８図は本発明において使用する中間
リードを示す平面図、第５図、第７図、第９図は本発明
の他の実施例を示す断面図、第１０図は従来の半導体装
置の構成を示す透視平面図、第１１図はその断面図であ
る。 １．１′・・・ベッド、３，３′・・・リード、４．４
’　、４”・・・半導体チップ、６・・・封止樹脂、１
１・・・絶縁板、１２・・・中間リード、１３・・・バ
ンプ、１４・・・孔部。 出願人代理人　　猪　　股　　　　　清６１　図 ち５　圀　　　　汽６　閉 ６７　囚 も９　図 も１１　　口 ６８　図 も１０　図

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップと、 この半導体チップの周囲にこれと所定間隔を置いて内端
    部が位置し、外端部が外囲器外に導出された複数のリー
    ドと、 前記半導体チップ上の電極に一端側がバンプを介して接
    合され、他端側が前記電極に対応する前記リードに接続
    されると共に絶縁板上に配設され、前記リードより細い
    金属導体より成る複数の中間リードと、 を備えた半導体装置。 ２、中間リードが絶縁板上に形成された金属層を選択的
    にエッチングして形成されたものである特許請求の範囲
    第１項記載の半導体装置。 ３、中間リードが絶縁板上に選択的に堆積形成された金
    属層より成る特許請求の範囲第１項記載の半導体装置。 ４、中間リードがリードよりも薄い材料のエッチングあ
    るいは打抜きにより形成され、これらを支持する絶縁板
    が接着されたものである特許請求の範囲第１項記載の半
    導体装置。 ５、絶縁板がポリイミド板である特許請求の範囲第２項
    ないし第４項のいずれかに記載の半導体装置。 ６、バンプがはんだあるいは金より成る特許請求の範囲
    第１項記載の半導体装置。 ７、半導体チップと、 この半導体チップの周囲にこれと所定間隔を置いて内端
    部が位置し、外端部が外囲器外に導出され、かつ前記内
    端部の表面が前記半導体チップ上の電極表面と同一平面
    をなすように形成された複数のリードと、 前記半導体チップ上の電極およびこれに対応する前記リ
    ードの内端部においてそれぞれバンプを介して接合され
    ると共にこれらを結合する絶縁板上に配設され、前記リ
    ードより、細い金属導体より成る複数の中間リードと、 を備えた半導体装置。 ８、半導体チップが電極部を上にして搭載され、中間リ
    ードがこの電極部とリード内端上面間を接続するように
    して成る特許請求の範囲第７項記載の半導体装置。 ９、半導体チップが電極部を下にして搭載され、中間リ
    ードがこの電極部とリード内端下面間を接続するように
    して成る特許請求の範囲第７項記載の半導体装置。 １０、中間リードが絶縁板上に形成された金属層を選択
    的にエッチングして形成されたものである特許請求の範
    囲第７項記載の半導体装置。 １１、中間リードが絶縁板上に選択的に堆積形成された
    金属層より成る特許請求の範囲第７項記載の半導体装置
    。 １２、中間リードがリードよりも薄い材料のエッチング
    あるいは打抜きにより形成され、これらを支持する絶縁
    板が接着されたものである特許請求の範囲第７項記載の
    半導体装置。 １３、絶縁板がポリイミド板である特許請求の範囲第１
    ０項ないし第１２項のいずれかに記載の半導体装置。 １４、バンプがはんだあるいは金より成る特許請求の範
    囲第７項記載の半導体装置。
JP60115682A 1985-05-29 1985-05-29 半導体装置 Pending JPS61274333A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60115682A JPS61274333A (ja) 1985-05-29 1985-05-29 半導体装置
EP86107248A EP0210371A1 (en) 1985-05-29 1986-05-28 Semiconductor device having a plurality of leads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60115682A JPS61274333A (ja) 1985-05-29 1985-05-29 半導体装置

Publications (1)

Publication Number Publication Date
JPS61274333A true JPS61274333A (ja) 1986-12-04

Family

ID=14668661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60115682A Pending JPS61274333A (ja) 1985-05-29 1985-05-29 半導体装置

Country Status (2)

Country Link
EP (1) EP0210371A1 (ja)
JP (1) JPS61274333A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH029158A (ja) * 1988-06-27 1990-01-12 T & K Internatl Kenkyusho:Kk 半導体素子の樹脂封止成形方法及びこれに用いられる半導体リードフレーム
JPH02226752A (ja) * 1989-02-28 1990-09-10 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JPH0364058A (ja) * 1989-08-01 1991-03-19 Mitsui High Tec Inc 半導体装置の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162896A (en) * 1987-06-02 1992-11-10 Kabushiki Kaisha Toshiba IC package for high-speed semiconductor integrated circuit device
US5168345A (en) * 1990-08-15 1992-12-01 Lsi Logic Corporation Semiconductor device having a universal die size inner lead layout
US5386141A (en) * 1992-03-31 1995-01-31 Vlsi Technology, Inc. Leadframe having one or more power/ground planes without vias
US5406699A (en) * 1992-09-18 1995-04-18 Matsushita Electric Industrial Co., Ltd. Method of manufacturing an electronics package
US5365409A (en) * 1993-02-20 1994-11-15 Vlsi Technology, Inc. Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
AU7604494A (en) * 1993-09-13 1995-04-03 Olin Corporation Flip chip in metal electronic packages
US5744383A (en) * 1995-11-17 1998-04-28 Altera Corporation Integrated circuit package fabrication method
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造
JP2000260912A (ja) * 1999-03-05 2000-09-22 Fujitsu Ltd 半導体装置の実装構造及び半導体装置の実装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57141933A (en) * 1981-02-25 1982-09-02 Nec Corp Semiconductor device
JPS60134428A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体装置の製作法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3544857A (en) * 1966-08-16 1970-12-01 Signetics Corp Integrated circuit assembly with lead structure and method
US3763404A (en) * 1968-03-01 1973-10-02 Gen Electric Semiconductor devices and manufacture thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57141933A (en) * 1981-02-25 1982-09-02 Nec Corp Semiconductor device
JPS60134428A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体装置の製作法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH029158A (ja) * 1988-06-27 1990-01-12 T & K Internatl Kenkyusho:Kk 半導体素子の樹脂封止成形方法及びこれに用いられる半導体リードフレーム
JPH02226752A (ja) * 1989-02-28 1990-09-10 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JPH0364058A (ja) * 1989-08-01 1991-03-19 Mitsui High Tec Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0210371A1 (en) 1987-02-04

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
JP3765952B2 (ja) 半導体装置
JP3481444B2 (ja) 半導体装置及びその製造方法
US5376588A (en) Method for making high pin count package for semiconductor device
US6441495B1 (en) Semiconductor device of stacked chips
US20060192294A1 (en) Chip scale package having flip chip interconnect on die paddle
US20080164586A1 (en) Thin semiconductor package having stackable lead frame and method of manufacturing the same
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
JP2002110898A (ja) 半導体装置
JPH04280462A (ja) リードフレームおよびこのリードフレームを使用した半導体装置
JPS61274333A (ja) 半導体装置
JPS61183936A (ja) 半導体装置
JP2803656B2 (ja) 半導体装置
JPH0547836A (ja) 半導体装置の実装構造
JPS61150253A (ja) 半導体リ−ドフレ−ム
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
JP2009141229A (ja) 半導体装置およびその製造方法
JP2518145B2 (ja) 放熱板付き多層リ―ドフレ―ム
JP2003007954A (ja) 樹脂封止型半導体装置の製造方法
JP2652222B2 (ja) 電子部品搭載用基板
US20030057569A1 (en) Semiconductor device
JP2784209B2 (ja) 半導体装置
JP4123131B2 (ja) 半導体装置
JPH0834282B2 (ja) 半導体装置用リードフレーム
JPS62279663A (ja) 半導体装置