JP3765952B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3765952B2
JP3765952B2 JP29741099A JP29741099A JP3765952B2 JP 3765952 B2 JP3765952 B2 JP 3765952B2 JP 29741099 A JP29741099 A JP 29741099A JP 29741099 A JP29741099 A JP 29741099A JP 3765952 B2 JP3765952 B2 JP 3765952B2
Authority
JP
Japan
Prior art keywords
wire
electrode
wires
semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29741099A
Other languages
English (en)
Other versions
JP2001118877A (ja
Inventor
要 小澤
勇人 奥田
隆司 埜本
裕二 明石
克朗 平岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP29741099A priority Critical patent/JP3765952B2/ja
Priority to EP06117008A priority patent/EP1713122A3/en
Priority to EP00105690A priority patent/EP1094517B1/en
Priority to DE60030931T priority patent/DE60030931T2/de
Priority to US09/531,232 priority patent/US6215182B1/en
Priority to KR1020000014584A priority patent/KR100610170B1/ko
Priority to TW089105582A priority patent/TW445557B/zh
Publication of JP2001118877A publication Critical patent/JP2001118877A/ja
Application granted granted Critical
Publication of JP3765952B2 publication Critical patent/JP3765952B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49429—Wedge and ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20756—Diameter ranges larger or equal to 60 microns less than 70 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20757—Diameter ranges larger or equal to 70 microns less than 80 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20758—Diameter ranges larger or equal to 80 microns less than 90 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20759—Diameter ranges larger or equal to 90 microns less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に係り、特に複数の半導体素子が積層された構造を有する半導体装置及びその製造方法に関する。
近年、携帯機器、特に携帯電話市場における小型化の要求に伴い、搭載される半導体装置に対しても小型化の要求が求められている。この要求を満たすために、複数の半導体素子を封止樹脂（パッケージ）内に積層したスタックタイプの半導体装置が開発されている。
【０００２】
【従来の技術】
図１乃至図４は、従来の積層タイプの半導体装置の一例を示している。図１及び図２は外部接続端子としてリード５を用いた半導体装置１Ａであり、図１は半導体装置１Ａの断面図であり、図２は封止樹脂６Ａの一部を取り除いた状態の半導体装置１Ａを示す平面図である。
【０００３】
図１及び図２に示す半導体装置１Ａは、リード５に形成されたステージ部５ａ上に３個の半導体素子２〜４を積層した構造とされている。各半導体素子２〜４には第１乃至第３の電極７〜９が設けられており、この各電極７〜９は第１乃至第３のワイヤ１０〜１２を用いてリード５のボンディングパッド部５ｃに接続されている。また、リード５のアウターリード部５ｂは封止樹脂６Ａから外部に延出しており、例えばガルウイング状に成形され表面実装に対応できるよう構成されている。
【０００４】
図１及び図２に示される半導体装置１Ａは、半導体素子２〜４の配設位置の外周部にワイヤ１０〜１２が接続されるボンディングパッド部５ｃが形成され、更にアウターリード部５ｂは封止樹脂６Ａから外部に延出する構成とされていたため、半導体素子１Ａが大型化してしまうという問題点がある。また、半導体装置１Ａは半導体素子２〜４の高密度化及び積層化により多ピン化する傾向にあるが、リード５では隣接するピッチを短くすることは技術的に限界にきており、この点からも半導体素子１Ａの小型化ができないという問題がある。
【０００５】
一方、図３及び図４は外部接続端子としてはんだボール１５を用いたＢＧＡ（ボールグリッドアレイ）タイプの半導体装置１Ｂを示している。図３は半導体装置１Ｂの断面図であり、図４は封止樹脂６の一部を取り除いた状態の半導体装置１Ｂを示す平面図である。尚、図３及び図４において、図１及び図２に示した構成と対応する構成には同一符合を付している。
【０００６】
ＢＧＡタイプの半導体装置１Ｂは、プリント配線基板等の基板１３の上部に第１乃至第３の半導体素子２〜４を積層した構成とされている。各半導体素子２〜４に設けられた各電極７〜９は、第１乃至第３のワイヤ１０〜１２を用いて基板１３の上面（半導体素子が積層されている面）に形成されたボンディングパッド１４に接続されている。
【０００７】
ボンディングパッド１４は、基板１３に形成されたスルーホール及び配線（共に図示せず）によりはんだボール１５と接続されている。よって、各半導体素子２〜４は、ワイヤ１０〜１２，ボンディングパッド１４，スルーホール及び配線を介してはんだボール１５に接続され構成とされている。
ＢＧＡタイプの半導体装置１Ｂは、上記のように外部接続端子となるはんだボールが半導体素子２〜４の下部に位置するため、図１及び図２に示した半導体装置１Ａに比べて小型化を図ることができる。また、リード５に比べてボンディングパッド１４は狭ピッチ化することができるため、多ピン化に対応することができる。
【０００８】
【発明が解決しようとする課題】
ところで、図１乃至図４に示した半導体装置１Ａ，１Ｂのように、リード５或いはボンディングパッド１４と半導体素子２〜４とを接続するのにワイヤ１０〜１２を用いる構成では、必然的に封止樹脂６Ａ，６Ｂ内にワイヤ１０〜１２を配設する領域を設ける必要がある。
【０００９】
特に、複数の半導体素子２〜４を積層した構造を有する半導体装置１Ａ，１Ｂでは、特に最上部に位置する半導体素子２に接続される第１のワイヤ１０が問題となり、この第１のワイヤ１０を最上部に位置する半導体素子２からリード５或いはボンディングパッド１４に長く配設する必要がある。このため、第１のワイヤ１０のループ高さ（リード５或いはボンディングパッド１４から第１のワイヤ１０までの高さ）が高くなり、これに伴い半導体装置１Ａ，１Ｂが大型化（特に、高さ方向が大型化）してしまうという問題点が生じる。
【００１０】
これを解決し半導体装置１Ａ，１Ｂの小型化を図るには、各ワイヤ１０〜１２を低く配設する必要がある。しかるに、各ワイヤ１０〜１２を低く配設した場合、ワイヤ１０〜１２が半導体素子２〜４のコーナー部分に接触してしまったり、また隣接するワイヤ同志が接触して短絡してしまい、半導体装置の信頼性が低下してしまうという問題点が発生する。
【００１１】
本発明は上記の点に鑑みてなされたものであり、信頼性の向上と小型化を共に実現しうる半導体装置及びその製造方法を提供することを目的とする。
【００１２】
上記の課題を解決するために本発明では、次に述べる種々の手段を講じたことを特徴とするものである。
請求項１記載の発明に係る半導体装置では、
主面に電極が形成された基材と、
前記基材上に直接積層され、主面に第１の電極パッドが形成された第１の半導体素子と、
前記第１の半導体素子上に直接積層され、主面に第２の電極パッドが形成された第２の半導体素子と、
前記第１の半導体素子上に配設され、主面に配線パターンが形成された再配線層と
を有し、
前記第２の電極パッドと前記配線パターンとは第１のワイヤにより電気的に接続され、
前記第１の電極パッド上に形成された導電性部材よりなる第１のスペーサー部材と前記配線パターンとは第２のワイヤにより電気的に接続され、
前記第１のスペーサー部材と前記基材の電極とは第３のワイヤにより電気的に接続されていることを特徴とするものである。
また、請求項２記載の発明は、
請求項１記載の半導体装置において、
前記第２の半導体素子上に直接積層され、主面に第３の電極パッドが形成された第３の半導体素子と、
前記第２の半導体素子上に配設され、主面に第２の配線パターンが形成された第２の再配線層とをさらに有し、
前記第１のワイヤは前記第２の電極パッド上に形成された導電性部材よりなる第２のスペーサー部材を介して第２の電極パッドに接続され、
前記第２のスペーサー部材と前記第２の配線パターンとは第４のワイヤにより電気的に接続され、
前記第３の電極パッドと前記第２の配線パターンとは第５のワイヤにより電気的に接続されていることを特徴とするものである。
【００２６】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
図５乃至図７は、本発明の第１参考例である半導体装置２０Ａを説明するための図である。図５は半導体装置２０Ａの断面図であり、図６は封止樹脂６Ａの一部を取り除いた状態の半導体装置２０Ａを示す平面図であり、図７は半導体装置２０Ａのワイヤ接続構造を説明するための斜視図である。
【００２７】
本参考例に係る半導体装置２０ＡはＢＧＡ（ボールグリッドアレイ）タイプの半導体装置であり、大略すると複数（本参考例では３個）の半導体素子２２〜２４，封止樹脂２６，第１乃至第３のワイヤ３０〜３２，基板３３，及びはんだボール３５等により構成されている。第１乃至第３の半導体素子２２〜２４は、基板３３上に積層（スタック）された構成とされている。具体的には、第１の半導体素子２２と第２の半導体素子２３との間、第２の半導体素子２３と第３の半導体素子２４との間、及び第３の半導体素子２４と基板３３との間には、それぞれフィルム状の絶縁性接着剤３８が介装されている。そして、各半導体素子２２〜２４及び基板３３は、この絶縁性接着剤３８により接着された構成となっている。この際、上記のように本参考例では絶縁性接着剤３８としてフィルム状の接着剤を用いているため、絶縁性接着剤３８の厚さを均一でかつ薄くすることができる。
【００２８】
第１乃至第３の半導体素子２２〜２４は、積層された状態において、各半導体素子２２〜２４の少なくとも外周一辺に段差が形成され、階段状となるよう構成されている。また、各半導体素子２２〜２４の外周所定位置には、電極２７〜２９が形成されている。従って、第２の半導体素子２３に設けられた第２の電極２８は第１の半導体素子２２と第２の半導体素子２３とが形成する段差部分に位置し、第３の半導体素子２４に設けられた第３の電極２９は第２の半導体素子２３と第３の半導体素子２４とが形成する段差部分に位置した構成となっている。
【００２９】
基板３３は、例えばポリイミド製のフレキシブル配線基板、或いはガラス−エポキシ製のプリント配線基板等である。この基板３３の各半導体素子２２〜２４が搭載される側の面（以下、上面という）には、ボンディングパッド３４，ボール接続パッド３９，及び配線４０等が形成されている。
ボンディングパッド３４は各半導体素子２２〜２４の搭載位置の外周位置に形成されており、後述するように第３のワイヤ３２がボンディングされる。また、ボール接続パッド３９は、はんだボール３５の配設位置に形成されている。本参考例では、はんだボール３５はエリアアレイ状に配設されている。よって、はんだボール３５は、各半導体素子２２〜２４の搭載位置の下部にも配設された構成となっている。
【００３０】
ボール接続パッド３９と対向する位置には、孔４１が形成されている。外部接続端子として機能するはんだボール３５は、この孔４１を介してボール接続パッド３９に接合された構成とされている。また、配線４０は、ボンディングパッド３４とボール接続パッド３９とを接続するよう所定の配線パターンで形成されている。
【００３１】
前記のように、ボール接続パッド３９は各半導体素子２２〜２４の搭載位置の下部に位置しているため、配線４０はボンディングパッド３４から内側に向け延出した構造（ファンイン構造）とされている。これにより、ボンディングパッド３４は、配線４０及びボール接続パッド３９を介してはんだボール３５と電気的に接続した構成となっている。
【００３２】
封止樹脂２６は例えばエポキシ樹脂であり、モールド法を用いて各半導体素子２２〜２４及び各ワイヤ３０〜３２を封止するよう形成されている。本参考例では半導体装置２０Ａを製造する際、１個の半導体装置２０Ａの基板３３の面積よりも広い基板（以下、基礎基板という）を用意し、この基礎基板上に複数組の半導体素子２２〜２４を積層し、後述するワイヤボンディング工程を実施した後、複数組の半導体素子２２〜２４及びワイヤ３０〜３２を一括してモールドし、その後にダイシング処理を行なうことにより個々の半導体装置２０Ａに個片化する方法を用いている。これにより、半導体装置２０Ａの生産効率を向上させることができる。
【００３３】
続いて、第１乃至第３のワイヤ３０〜３２について説明する。各ワイヤ３０〜３２は金，アルミニウム，銅等の導電性金属細線よりなり、ワイヤボンディング装置を用いて配設される。第１のワイヤ３０は、第２の半導体素子２３に形成された第２の電極２８と、第２の半導体素子２３に直接積層された第１の半導体素子２２に形成された第１の電極２７との間に配設されている。この際、各ワイヤ３０〜３２は、電気的特性，信号特性が等しい電極（等特性電極）間を接続するよう構成されている。
【００３４】
また、第２のワイヤ３１は、第３の半導体素子２４に形成された第３の電極２９と、第３の半導体素子２４に直接積層された第２の半導体素子２３に形成された第２の電極２８との間に配設されている。更に、第３のワイヤ３２は、基板３３に形成されたボンディングパッド３４と、基板３３に直接積層された第３の半導体素子２４に形成された第３の電極２９との間に配設されている。
【００３５】
尚、上記した「直接積層された」の意味は、「すぐその上部に積層配設された」の意味である。また、上記の意味は、絶縁性接着剤３８を介在させないという意味ではない。従って、第３の半導体素子２４を例に挙げれば、「第３の半導体素子２４に直接積層された半導体素子」は第２の半導体素子２３であり、第１の半導体素子２２を含むものではない。
【００３６】
第１乃至第３のワイヤ３０〜３２を上記のように配設することにより、各ワイヤ３０〜３２は積層された各半導体素子２４，２３で中継されて基板３３に接続されることとなる。これにより各ワイヤ３０〜３２は、図５及び図７に示すように、最上部に位置する第１の半導体素子２２から基板３３に向け順次段々をなすよう配設された構成となる。
【００３７】
このように、本参考例では各ワイヤ３０〜３２が各半導体素子２４，２３で中継されて基板３３に接続される構成とされているため、個々のワイヤ３０〜３２の長さは短くなり、これに伴いワイヤ３０〜３２のループ高さ（各ワイヤのセカンドボンディング位置からワイヤーループの最上部までの距離）を低くすることができる。従って、半導体装置２０Ａ内に設けるワイヤーループの配設領域を小さく且つ低くすることができ、半導体装置２０Ａの小型化（低背化）を図ることができる。
【００３８】
また、本参考例では、基板３３に形成されたボンディングパッド３４に１本のワイヤ３２のみが接続される構成となる。このため、従来のように複数のワイヤ１０〜１２を接続する必要があったボンディングパッド１４（図３及び図４参照）に比べ、ボンディングパッド３４の面積を小さくすることができ、これによっても半導体装置２０Ａの小型化を図ることができる。
【００３９】
続いて、上記構成とされた半導体装置２０Ａの製造方法について説明する。
尚、本参考例における製造方法の特徴は、第１乃至第３のワイヤ３０〜３２を配設するワイヤボンディング工程にあり、他の製造工程は従来と同様であるため、以下の説明ではワイヤボンディング工程についてのみ説明するものとする。
図８乃至図１２は、第１乃至第３のワイヤ３０〜３２を配設するワイヤボンディング工程を手順に沿って示す図である。図８は、ワイヤ３０〜３２をワイヤボンディングする前の状態を示している。
【００４０】
基板３３の上部には、予め第１乃至第３の半導体素子２２〜２４が積層されている。本参考例では、各ワイヤ３０〜３２をワイヤボンディングする前にスタッドバンプ形成工程（請求項６におけるスペーサ部材配設工程に相当する）を実施する。
このスタッドバンプ形成工程では、第２の半導体素子２３に形成された第２の電極２８上に第１のスタッドバンプ３６を形成すると共に、第３の半導体素子２４に形成された第３の電極２９上に第２のスタッドバンプ３７を形成する。尚、本参考例では、第１の電極２７にスタッドバンプは設けられていない。
【００４１】
この第１及び第２のスタッドバンプ３６，３７は、後述するようにスペーサ部材として機能するものであり、第１乃至第３のワイヤ３０〜３２をワイヤボンディングする際に用いるワイヤボンディング装置をそのまま用いて形成される。また、各スタッドバンプ３６，３７の材質は、各ワイヤ３０〜３２の材質と同材質とされている。
【００４２】
従って、１台のワイヤボンディング装置で第１及び第２のスタッドバンプ３６，３７と各ワイヤ３０〜３２を配設することができる。これにより、スタッドバンプ３６，３７を形成するために新たに製造設備を増設する必要はなく、設備コストが上昇するようなことはない。
図９は、第１の半導体素子２２上の第１の電極２７に金属細線２５Ａを接合（ファーストボンディング）した状態を示している。各ワイヤ３０〜３２を配設する処理は、ワイヤボンディング装置に設けられたキャピラリ４２を用いて行なわれる。
【００４３】
キャピラリ４２は、中央に金属細線２５Ａを挿通する挿通孔が形成されている。このキャピラリ４２を用いて金属細線２５Ａを電極２７に接合するには、キャピラリ４２の先端部から延出した金属細線２５Ａにスパーク放電等によりボール部を形成しておき、このボール部を電極２７に押し付けると共にキャピラリ４２を超音波振動させる。これにより、金属細線２５Ａは電極２７に超音波溶接される。
【００４４】
上記のように、金属細線２５Ａのファーストボンディング側では、金属細線２５Ａの先端に形成されたボール部を電極２７に接合する構成であるため、その接合はネールヘッドボンディングとなる。以下の説明では、金属細線２５Ａと第１の電極２７との接合部を第１のネールヘッドボンディング部６３Ａ（以下、ネールヘッドボンディングをＮＨＢと略称する）というものとする。
【００４５】
金属細線２５Ａが第１の電極２７に接合されると、続いてキャピラリ４２は金属細線２５Ａを引出しつつ、第２の半導体素子２３上の第２の電極２８の形成位置まで移動する。次に、キャピラリ４２は、金属細線２５Ａを第２の電極２８上に形成されている第１のスタッドバンプ３６に押し付けると共に、超音波振動することにより超音波溶接を行なう（セカンドボンディング）。
【００４６】
これにより、図１０に示すように、第１のワイヤ３０が第１の電極２７と第２の電極２８との間に配設される。この際、第１のスタッドバンプ３６はキャピラリ４２に押圧されることにより若干変形するが、所定の高さ（図１３に矢印Ｄ１で示す高さは）は維持している。
上記のように本参考例では、第１のワイヤ３０のセカンドボンディング側は、第１のスタッドバンプ３６上に接合された構成となる。しかるに、第１のスタッドバンプ３６は、各ワイヤ３０〜３２と同一材質（導電性材料）とされている。
【００４７】
このため、第１のワイヤ３０のセカンドボンディング側をスタッドバンプ３６上に接合した状態において、第１のワイヤ３０は第２の電極２８と電気的に接続された状態となる。尚、図１０では、第２のワイヤ３１の形成に備え、金属細線２５Ａの先端部にボール部４３Ａを形成した状態を示している。
上記のように第１のワイヤ３０が配設されると、続いて第２のワイヤ３１の配設処理が行なわれる。第２のワイヤ３１を配設するには、キャピラリ４２を第１のスタッドバンプ３６の形成位置に移動させ、ボール部４３Ａを第１のスタッドバンプ３６に押し付けると共にキャピラリ４２を超音波振動させる。
【００４８】
これにより、図１１に示すように、金属細線２５Ａは第１のスタッドバンプ３６上に超音波溶接される。この金属細線２５Ａの接合はファーストボンディングとなるため、第１のスタッドバンプ３６の上部には第２のＮＨＢ部６４Ａが形成される。
金属細線２５Ａが第１のスタッドバンプ３６上に接合されると、続いてキャピラリ４２は金属細線２５Ａを引出しつつ、第３の半導体素子２４上の第３の電極２９の形成位置まで移動する。次に、キャピラリ４２は、金属細線２５Ａを第３の電極２９上に形成されている第２のスタッドバンプ３７に押し付け、超音波溶接を行なう（セカンドボンディング）。
【００４９】
これにより、図１２に示すように、第２のワイヤ３１が第２の電極２８と第３の電極２９との間に配設される。この際、第２のスタッドバンプ３７もキャピラリ４２に押圧されることにより若干変形するが、所定の高さは維持している。また、第２のスタッドバンプ３７も導電性材料であるため、第２のワイヤ３１のセカンドボンディング側をスタッドバンプ３７上に接合した状態において、第２のワイヤ３１は第３の電極２９に電気的に接続された状態となる。
【００５０】
以後、上記と同様の処理を実施することにより、第３の電極２９と基板３３のボンディングパッド３４との間に第３のワイヤ３２を配設する。但し、ボンディングパッド３４上には、スタッドバンプは形成されていない。
上記したワイヤボンディング工程を実施することにより、各ワイヤ３０〜３２は半導体素子２４，２３で中継されて基板３３に接続されることとなり、よって各ワイヤ３０〜３２は第１の半導体素子２２から基板３３に向け順次段々をなすよう配設される。この構成により、前述したように各ワイヤ３０〜３２を短くすることができと共にループ高さを低くすることができる。
【００５１】
各ワイヤ３０〜３２が短くなると、各ワイヤ３０〜３２のインダクタンスは低減し、よって半導体装置２０Ａの電気的特性（特に高周波特性）を向上させることができる。また、従来のように各半導体２〜３の電極７〜９を直接基板１３のボンディングパッド１４に接続する構成では、基板１３に近い位置ほどワイヤ数が増大して隣接するワイヤ間が接触したり、ボンディングパッド１４が大型化する問題点があった（図４参照）。
【００５２】
しかるに、本参考例の構成によれば、第１及び第２の半導体素子２２，２３が直接ボンディングパッド３４に接続されることはなく、よって基板３３に近い位置においてもワイヤ数が増大することはない。よって、ワイヤ間接触の発生を防止できると共に、ボンディングパッド３４の小型化（これは、半導体装置２０Ａの小型化に寄与する）を図ることができる。
【００５３】
更に、各ワイヤ３０〜３２のループ高さを低くできることにより、半導体装置２０Ａの小型化（低背化）を図ることができる。しかしながら、各ワイヤ３０〜３２のループ高さを低くした場合、ワイヤ３０〜３２と半導体素子２２〜２４のコーナー部とが近接し、図１４に矢印Ａ１で示すように、ワイヤ３０〜３２と半導体素子２２〜２４のコーナーとが接触して短絡することが懸念される。
【００５４】
しかるに本参考例では、第２のＮＨＢ部６４Ａと第２の電極２８との間に第１のスタッドバンプ３６を設け、また第３のＮＨＢ部６５Ａと第３の電極２９との間に第２のスタッドバンプ３７を設けることにより、ワイヤ３０〜３２と半導体素子２２〜２４との接触を防止している。
以下、これについて図１３を用いて説明する。尚、第１のスタッドバンプ３６と第２のスタッドバンプ３７の作用・効果は同一であるため、第１のスタッドバンプ３６についてのみ説明し、第２のスタッドバンプ３７の説明は省略するものとする。
【００５５】
第１のスタッドバンプ３６は、第２のＮＨＢ部６４Ａの下面（第１のワイヤ３０のセカンドボンディング位置でもある）と第２の電極２８との間に介装された構成となっている。前記のように、第１のスタッドバンプ３６は所定の高さＤ１を有しているため、第２のＮＨＢ部６４Ａは第２の電極２８に対して所定寸法Ｄ１だけ離間した状態となる。即ち、第１のスタッドバンプ３６は、第２のＮＨＢ部６４Ａを第２の電極２８から離間させるスペーサ部材として機能する。
【００５６】
一方、各ワイヤ３０〜３２が各半導体素子２２〜２４と接触しないよう構成するには、各ワイヤ３０〜３２と各半導体素子２２〜２４との間に間隙を形成すればよい。本参考例のように、第１のスタッドバンプ３６を設けることにより、第１のワイヤ３０のセカンドボンディング位置を第２の電極２８から離間させると、第１のワイヤ３０は第１の半導体素子２２のコーナーから離間する。
【００５７】
また、第１のスタッドバンプ３６を設け、第２のＮＨＢ部６４Ａを第２の電極２８から離間させると、第２のワイヤ３１は第２の半導体素子２３のコーナーから離間する。更に、第２のワイヤ３１は、そのセカンドボンディング位置においても第２のスタッドバンプ３７が設けられているため、これによっても第２のワイヤ３１は第２の半導体素子２３のコーナーから離間する。
【００５８】
よって、第１及び第２のスタッドバンプ３６，３７を設けることにより、各ワイヤ３０〜３３と各半導体素子２２〜２４が接触することを防止できる。よって、ワイヤ３０〜３３が各半導体素子２２〜２４に形成された回路と短絡することはなく、半導体装置２０Ａの信頼性を向上させることができる。
また、各ワイヤ３０〜３２と各半導体素子２２〜２４との間の離間量は、第１及び第２のスタッドバンプ３６，３７の高さを調整することにより調整することができる。この各スタッドバンプ３６，３７の高さの選定に際しては、ワイヤ３０〜３２と半導体素子２２〜２４との間に間隙が形成されうる最小の高さとすることが望ましい。
【００５９】
即ち、ワイヤ３０〜３２と半導体素子２２〜２４の接触防止を図る面からは、各スタッドバンプ３６，３７を高くする方が望ましい。しかるに、スタッドバンプ３６，３７を高くすることにより、各ワイヤ３０〜３２のループ高さが高くなり、半導体装置２０Ａが大型化するおそれがある。
よって、上記のように各スタッドバンプ３６，３７の高さをワイヤ３０〜３２と半導体素子２２〜２４との間に間隙が形成されうる最小の高さとすることにより、半導体装置２０Ａの小型化と高信頼性化を共に実現することができる。
【００６０】
続いて、本発明の第２参考例について説明する。
図１５は、本発明の第２参考例である半導体装置のワイヤ接続構造を説明するための図である。尚、図１５以降の各図面において、第１参考例の説明に用いた図５乃至図１３に示した構成と同一構成については同一符合を付してその説明を省略するものとする。
【００６１】
本参考例に係る半導体装置では、半導体素子に形成されているダミーパッド４６Ａをワイヤ３０〜３２の中継部として用いたことを特徴とするものである。ダミーパッド４６Ａは、半導体素子の素子内回路と電気的に非接続であるパッドである。
このダミーパッド４６Ａは、電極２７〜２９と同一形状或いはそれよりも広い面積を有しており、また電極２７〜２９の配設位置に配設されている。よって、ダミーパッド４６Ａにワイヤ３０〜３２をボンディングすることができる。
【００６２】
尚、本参考例では第２の半導体素子２３に１個のダミーパッド４６Ａが設けられている例を示しているが、通常ダミーパッド４６Ａは半導体素子に複数個形成されているものである。
上記のように、ダミーパッド４６Ａは半導体素子２３の素子内回路と電気的に非接続であるため、その特性を考慮する必要なくワイヤ３０，３１を接続することができる。即ち、一対の半導体素子（例えば、第１の半導体素子２２と第２の半導体素子２３）を第１のワイヤ３０で接続しようとした場合、電気的特性が等しい等特性電極間を接続するよう構成する必要がある。しかしながら、ダミーパッド４６Ａは素子内回路と非接続であるため、その電気的特性を配慮する必要はない。
【００６３】
このため、各半導体素子２２〜２４にダミーパッド４６Ａを設けておくことにより、このダミーパッド４６Ａをワイヤの中継部として用いることが可能となる。これにより、ワイヤ３０〜３２のレイアウトに自由度を持たせることができ、各ワイヤ３０〜３２の長さを短くしたり、また封止樹脂２６のモールド時にワイヤーフローのないワイヤーレイアウトとすることができる。
【００６４】
続いて、本発明の一実施例について説明する。
図１６及び図１７は、本発明の一実施例である半導体装置２０Ｂを示している。図１６は半導体装置２０Ｂの断面図であり、図１７は封止樹脂２６の一部を取り除いた状態の半導体装置２０Ｂを示す平面図である。
本実施例に係る半導体装置２０Ｂは、第２及び第３の半導体素子２３，２４の上部に再配線層４７，４８を配設したことを特徴とするものである。再配線層４７は、第１の半導体素子２２と第２の半導体素子２３が形成する段差部に、第２の電極２８の列と略平行となるよう設けられている。また、再配線層４８は、第２の半導体素子２３と第３の半導体素子２４が形成する段差部に、第３の電極２９の列と略平行となるよう設けられている。
【００６５】
本実施例では、各再配線層４７，４８としてプリント回路基板を用いており、その表面には所定パターンを有した再配線パターン４７Ａ，４８Ａが形成されている。この再配線層４７，４８は、各半導体素子２３，２４上に接着剤を用いて固定されている。
尚、各再配線層４７，４８は必ずしもプリント回路基板を用いる必要はなく、フレキシブルプリント基板等の他の回路基板を用いても良く、また各半導体素子２３，２４の形成時に素子上に一体的に形成する構成としてもよい。
【００６６】
本実施例のように、各半導体素子２３，２４上に再配線層４７，４８を配設したことにより、各半導体素子２２〜２４に形成された電極２７〜２９が異なる電極レイアウトとされているような場合であっても、第１乃至第５のワイヤ５０〜５４がクロスして短絡することを防止することができる。以下、これについて説明する。
【００６７】
積層された各半導体素子２２〜２４を接続する場合、電気的特性，信号特性が等しい電極間（等特性電極）でワイヤ５０〜５４を配設する必要がある。この際、直接積層される第１の半導体素子２２と第２の半導体素子２３の電極レイアウトが等しく、また第２の半導体素子２３と第３の半導体素子２４の電極レイアウトが等しい場合には、上下で対向する各電極２７〜２９は等特性電極であるため、そのまま上下で対向する各電極２７〜２９をワイヤ接続すればよい（図６及び図７に示すような構成）。
【００６８】
しかるに、直接積層される下部に位置する半導体素子と上部に半導体素子の電極レイアウトが異なる場合、即ち等特性電極が素子上の対応する位置にない場合には、上下で対向する電極は等特性電極ではなくなる。よって、等特性電極同士を接続するには、離間した電極間にワイヤを配設する必要が生じる。この場合、ワイヤレイアウトが困難となり、高密度にワイヤを配設しようとした場合にはワイヤ間で接触が生じ、またこれを回避しようとした場合には半導体装置が大型化してしまう。
【００６９】
これに対して本実施例のように、半導体素子２３，２４上に所定の再配線パターン４７Ａ，４８Ａが形成された再配線層４７，４８を配設することにより、ワイヤ５０〜５４は再配線層４７，４８を介して第１乃至第３の半導体素子２２〜２４の間及び第３の半導体素子２４と基板３３の間を電気的に接続する。
具体的には、本実施例では図１７に示すように、第１の半導体素子２２の図中最上部に位置する第１の電極２７Ａと、第２の半導体素子２３の図中最下部に位置する第２の電極２８Ａが等特性電極となっている。よって、この第１の電極２７Ａと第２の電極２８Ａをワイヤ接続する必要があるが、各電極２７Ａ，２８Ａを直接ワイヤ接続した場合にはワイヤを斜めに配設する必要があり、他のワイヤと接触するおそれがある。また、ワイヤ長が長くなるため、電気的特性的にも不利である。
【００７０】
そこで本実施例では、第１の電極２７Ａを直接第２の電極２８Ａに接続することはせず、まず第１の電極２７Ａと再配線層４７を第１のワイヤ５０で接続する構成としている。
再配線層４７は、電極２７，２８の列と略平行に図中上下に延在する再配線パターン４７Ａを有している。第１のワイヤ５０は再配線パターン４７Ａの図中上端部と第１の電極２７Ａとの間に配設され、また第２のワイヤ５１は再配線パターン４７Ａの図中下端部と第２の電極２８Ａとの間に配設されている。
【００７１】
これにより、第１及び第２のワイヤ５０，５１を他のワイヤと干渉することなく、かつ短いワイヤ長で配設することができる。尚、他のワイヤは再配線層４７の上部にワイヤループを形成する。
このように、再配線層４７，４８を設けることにより、等特性電極間を直接ワイヤ接続した場合にはワイヤが接触する電極レイアウトであっても、再配線層４７，４８を設けることによりワイヤ５０〜５４がクロスして短絡することを防止できる。また、電極レイアウトに制限されない半導体素子２２〜２４の組み合わせが可能になると共にワイヤ長を短くできるため半導体装置２０Ｂの電気的特性の向上を図ることもできる。
【００７２】
続いて、本発明の第３参考例について説明する。
図１８は、本発明の第３参考例である半導体装置２０Ｃを示す断面図である。本参考例に係る半導体装置２０Ｃは、第１乃至第３のワイヤ５５〜５７の太さを、前記した各参考例及び実施例で用いたワイヤ３０〜３２の太さに比べて太くしたことを特徴とするものである。
【００７３】
具体的には、前記した各参考例及び実施例では直径２５μｍ程度のワイヤ３０〜３２を用いていたが、本参考例では直径５０〜１５０μｍのワイヤ５５〜５７を用いている。この構成とすることにより、ワイヤ５５〜５７のインダクタンスを低減でき、よって高周波特性を向上させることができる。
図１９乃至図２０は、上記した半導体装置２０Ｃの製造方法の内、第１乃至第３のワイヤ５５〜５７を配設するワイヤボンディング工程を示している。以下、本参考例におけるワイヤボンディング工程について説明する。尚、図８乃至図１４に示した構成と同一構成については同一符号を付してその説明を省略する。
【００７４】
図１９は、第１乃至第３のワイヤ５５〜５７をワイヤボンディングする前の状態を示している。本参考例においても、各ワイヤ５５〜５７をワイヤボンディングする前にスタッドバンプ形成工程を実施する。
本参考例におけるスタッドバンプ形成工程では、第１乃至第３の半導体素子２２〜２４に設けられた全ての電極２７〜２９に対して第１乃至第３のスタッドバンプ６６〜６８を形成することを特徴としている。即ち、本参考例では第１の半導体素子２２の電極２７に対しても、スタッドバンプ６６を形成する構成としている。
【００７５】
この第１乃至第３のスタッドバンプ６６〜６８は、前記した第１及び第２のスタッドバンプ３６，３７と同様にスペーサ部材として機能するものであり、第１乃至第３のワイヤ５５〜５７をワイヤボンディングする際に用いるワイヤボンディング装置をそのまま用いて形成される。この際、スタッドバンプ６６〜６８の形成に用いる金属細線は、ワイヤ５５〜５７よりも細い直径２５μｍの金属細線（前記した各参考例及び実施例で用いた金属細線２５Ａ）を用いている。
【００７６】
しかしながら、ワイヤボンディング装置は使用できる金属細線の太さに比較的自由度を有しており、スタッドバンプ６６〜６８の形成に用いる直径２５μｍの金属細線２５Ａも、ワイヤ５５〜５７の形成に用いる直径５０〜１５０μｍの金属細線２５Ｂも、いずれもボンディング処理することができる。従って、１台のワイヤボンディング装置で、第１乃至第３のスタッドバンプ６６〜６８の配設と、第１乃至第３のワイヤ５５〜５７の配設を共に行なうことができる。よって、本参考例においても、スタッドバンプ６６〜６８を形成するのに新たな製造設備は不要であり、設備コストが上昇するようなことはない。
【００７７】
図２０は、第１の半導体素子２２上の第１の電極２７に金属細線２５Ｂを接合（ファーストボンディング）した状態を示している。本参考例で用いている金属細線２５Ｂは直径が５０〜１５０μｍと太いため、これに伴い金属細線２５Ｂの先端部に形成されたボール部４３Ｂも大きくなっている。
キャピラリ４２は、このボール部４３Ｂを電極２７に形成された第１のスタッドバンプ６６に押し付けると共にキャピラリ４２を超音波振動させ、ボール部４３Ｂを第１のスタッドバンプ６６上に超音波溶接する。この金属細線２５Ｂの接合はファーストボンディングとなるため、第１のスタッドバンプ６６の上部には第１のＮＨＢ部６３Ｂが形成される。この際、第１のスタッドバンプ６６はキャピラリ４２に押圧されることにより若干変形するが、所定の高さ（図２４R>４に矢印Ｄ３で示す高さは）は維持している。
【００７８】
金属細線２５Ｂが第１のスタッドバンプ６６を介して第１の電極２７に接合されると、続いてキャピラリ４２は金属細線２５Ｂを引出しつつ、第２の半導体素子２３上の第２の電極２８の形成位置まで移動する。次に、キャピラリ４２は、金属細線２５Ｂを第２の電極２８上に形成されている第２のスタッドバンプ６７に押し付けると共に、超音波振動することにより超音波溶接を行なう（セカンドボンディング）。
【００７９】
この際、第２のスタッドバンプ６７はキャピラリ４２に押圧されることにより若干変形するが、所定の高さ（図２４に矢印Ｄ２で示す高さは）は維持している。これにより、図２１に示すように、第１のワイヤ５５が第１の電極２７と第２の電極２８との間に配設される。
上記のように第１のワイヤ５５が配設されると、続いて第２のワイヤ５６の配設処理が行なわれる。第２のワイヤ５６を配設するには、キャピラリ４２を第２のスタッドバンプ６７の形成位置に移動させ、ボール部４３Ｂを第２のスタッドバンプ６７に押し付けると共にキャピラリ４２を超音波振動させる。
【００８０】
これにより、図２２に示すように、金属細線２５Ｂは第２のスタッドバンプ６７上に超音波溶接される。この金属細線２５Ｂの接合はファーストボンディングとなるため、第２のスタッドバンプ６７の上部には第２のＮＨＢ部６４Ｂが形成される。
金属細線２５Ｂが第２のスタッドバンプ６７上に接合されると、続いてキャピラリ４２は金属細線２５Ｂを引出しつつ、第３の半導体素子２４上の第３の電極２９の形成位置まで移動する。次に、キャピラリ４２は、金属細線２５Ｂを第３の電極２９上に形成されている第３のスタッドバンプ６８に押し付け、超音波溶接を行なう（セカンドボンディング）。
【００８１】
この際、第２のスタッドバンプ３７もキャピラリ４２に押圧されることにより若干変形するが、所定の高さは維持している。これにより、図２３に示すように、第２のワイヤ５６が第２の電極２８と第３の電極２９との間に配設される。以後、上記と同様の処理を実施することにより、第３の電極２９と基板３３のボンディングパッド３４との間に第３のワイヤ５７を配設する。
【００８２】
上記したように本参考例においても、第１乃至第３のスタッドバンプ６６〜６８を設けることにより、第１乃至第３のワイヤ５５〜５７を各半導体素子２２〜２４から離間させることができ、よって、ワイヤ５５〜５７が各半導体素子２２〜２４に形成された回路と短絡するようなことはなく、半導体装置２０Ｃの信頼性を向上させることができる。
【００８３】
また、前記したように本参考例では金属細線２５Ｂが太いため、金属細線２５Ｂのファーストボンディング側に形成される各ＮＨＢ部６３Ｂ，６４Ｂ，６５Ｂは大きくなる。従って、スタッドバンプ６６〜６８を配設しない構成では、図２５に矢印Ａ２で示すように、ＮＨＢ部６３Ｂ，６４Ｂ，６５Ｂが電極２７〜２９からはみ出し、隣接する電極または半導体素子２２〜２４上に形成された回路に接触するおそれがある（図２５では、第２のＮＨＢ部６４Ｂがはみ出した例を示している）。
【００８４】
しかるに本参考例では、各ＮＨＢ部６３Ｂ，６４Ｂ，６５Ｂと各電極２７〜２９との間に所定の高さを有するスタッドバンプ６６〜６８が介装されているため、ＮＨＢ部６３Ｂ，６４Ｂ，６５Ｂが電極２７〜２９からはみ出すことを防止している。このため、本参考例ではスタッドバンプ６６〜６８を形成する金属細線として、電極２７〜２９からはみ出す可能性がない細い金属細線を用いている。
【００８５】
また、第１の電極２７に第１のワイヤ５５を配設する時においても、第１のＮＨＢ部６３Ｂは第１の電極２７からはみ出すおそれがある。このため、本参考例では、第１の電極２７上にも第１のスタッドバンプバンプ６６を形成している。尚、上記した各参考例及び実施例では、３個の半導体素子２２〜２４を積層した例を示したが、積層数はこれに限定されるものではない。
【００８６】
また各参考例及び実施例においては、半導体装置２０Ａ〜２０ＣとしてＢＧＡタイプの半導体装置を例に挙げて説明したが、本発明はスタックタイプでかつワイヤを用いて各半導体素子を接続する構成のものであれば、他の構成の半導体装置に対しても適用可能なものである。
【００８７】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。請求項１及び請求項２記載の発明によれば、個々のワイヤの長さは短くなり、これに伴いワイヤのループ高さを低くすることができる。このため、半導体装置内に設けるワイヤループの配設領域を小さく且つ低くすることができ、半導体装置の小型化（低背化）を図ることができる。
【図面の簡単な説明】
【図１】 従来の一例である半導体装置の断面図である（その１）。
【図２】 図１に示す半導体装置の封止樹脂を一部取り除いた状態を示す平面図である。
【図３】 従来の一例である半導体装置の断面図である（その２）。
【図４】 図３に示す半導体装置の封止樹脂を一部取り除いた状態を示す平面図である。
【図５】 本発明の第１参考例である半導体装置の断面図である。
【図６】 図５に示す半導体装置の封止樹脂を一部取り除いた状態を示す平面図である。
【図７】 本発明の第１参考例である半導体装置のワイヤ接続構造を説明するための図である。
【図８】 図５に示す半導体装置の製造方法におけるワイヤボンディング工程を説明する図である（その１）。
【図９】 図５に示す半導体装置の製造方法におけるワイヤボンディング工程を説明する図である（その２）。
【図１０】 図５に示す半導体装置の製造方法におけるワイヤボンディング工程を説明する図である（その３）。
【図１１】 図５に示す半導体装置の製造方法におけるワイヤボンディング工程を説明する図である（その４）。
【図１２】 図５に示す半導体装置の製造方法におけるワイヤボンディング工程を説明する図である（その５）。
【図１３】 図５に示す半導体装置の効果を説明するための図である。
【図１４】 ワイヤを直接半導体素子の電極にボンディングした際に発生する問題点を説明するための図である。
【図１５】 本発明の第２参考例である半導体装置のワイヤ接続構造を説明するための図である。
【図１６】 本発明の一実施例である半導体装置の断面図である。
【図１７】 図１６に示す半導体装置の封止樹脂を一部取り除いた状態を示す平面図である。
【図１８】 本発明の第３参考例である半導体装置の断面図である。
【図１９】 図１８に示す半導体装置の製造方法におけるワイヤボンディング工程を説明する図である（その１）。
【図２０】 図１８に示す半導体装置の製造方法におけるワイヤボンディング工程を説明する図である（その２）。
【図２１】 図１８に示す半導体装置の製造方法におけるワイヤボンディング工程を説明する図である（その３）。
【図２２】 図１８に示す半導体装置の製造方法におけるワイヤボンディング工程を説明する図である（その４）。
【図２３】 図１８に示す半導体装置の製造方法におけるワイヤボンディング工程を説明する図である（その５）。
【図２４】 図１８に示す半導体装置の効果を説明するための図である。
【図２５】 ワイヤを直接半導体素子の電極にボンディングした際に発生する問題点を説明するための図である。
【符号の説明】
２０Ａ，２０Ｂ 半導体装置
２２ 第１の半導体素子
２３ 第２の半導体素子
２４ 第３の半導体素子
２７ 第１の電極
２８ 第２の電極
２９ 第３の電極
３０，５０，５５ 第１のワイヤ
３１，５１，５６ 第２のワイヤ
３２，５２，５７ 第３のワイヤ
３３ 基板
３４ ボンディングパッド
３５ はんだボール
３６，６６ 第１のスタッドバンプ
３７，６７ 第２のスタッドバンプ
３８ 絶縁性接着剤
４０ 配線
４２ キャピラリ
４６Ａ，４６Ｂ ダミーパッド
４７，４８ 再配線層
５３ 第４のワイヤ
５４ 第５のワイヤ
６３Ａ，６３Ｂ 第１のＮＨＢ（ネイルヘッドボンディング）部
６４Ａ，６４Ｂ 第２のＮＨＢ部
６５Ａ，６５Ｂ 第３のＮＨＢ部
６８ 第３のスタッドバンプ

Claims (2)

  1. 主面に電極が形成された基材と、
    前記基材上に直接積層され、主面に第１の電極パッドが形成された第１の半導体素子と、
    前記第１の半導体素子上に直接積層され、主面に第２の電極パッドが形成された第２の半導体素子と、
    前記第１の半導体素子上に配設され、主面に配線パターンが形成された再配線層と
    を有し、
    前記第２の電極パッドと前記配線パターンとは第１のワイヤにより電気的に接続され、
    前記第１の電極パッド上に形成された導電性部材よりなる第１のスペーサー部材と前記配線パターンとは第２のワイヤにより電気的に接続され、
    前記第１のスペーサー部材と前記基材の電極とは第３のワイヤにより電気的に接続されていることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第２の半導体素子上に直接積層され、主面に第３の電極パッドが形成された第３の半導体素子と、
    前記第２の半導体素子上に配設され、主面に第２の配線パターンが形成された第２の再配線層とをさらに有し、
    前記第１のワイヤは前記第２の電極パッド上に形成された導電性部材よりなる第２のスペーサー部材を介して第２の電極パッドに接続され、
    前記第２のスペーサー部材と前記第２の配線パターンとは第４のワイヤにより電気的に接続され、
    前記第３の電極パッドと前記第２の配線パターンとは第５のワイヤにより電気的に接続されていることを特徴とする半導体装置。
JP29741099A 1999-10-19 1999-10-19 半導体装置 Expired - Lifetime JP3765952B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP29741099A JP3765952B2 (ja) 1999-10-19 1999-10-19 半導体装置
EP00105690A EP1094517B1 (en) 1999-10-19 2000-03-17 Semiconductor device and method for producing the same
DE60030931T DE60030931T2 (de) 1999-10-19 2000-03-17 Halbleiteranordnung und Herstellungsverfahren dafür
EP06117008A EP1713122A3 (en) 1999-10-19 2000-03-17 Semiconductor device and method for producing the same
US09/531,232 US6215182B1 (en) 1999-10-19 2000-03-20 Semiconductor device and method for producing the same
KR1020000014584A KR100610170B1 (ko) 1999-10-19 2000-03-22 반도체 장치 및 그 제조 방법
TW089105582A TW445557B (en) 1999-10-19 2000-03-27 Semiconductor device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29741099A JP3765952B2 (ja) 1999-10-19 1999-10-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2001118877A JP2001118877A (ja) 2001-04-27
JP3765952B2 true JP3765952B2 (ja) 2006-04-12

Family

ID=17846154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29741099A Expired - Lifetime JP3765952B2 (ja) 1999-10-19 1999-10-19 半導体装置

Country Status (6)

Country Link
US (1) US6215182B1 (ja)
EP (2) EP1094517B1 (ja)
JP (1) JP3765952B2 (ja)
KR (1) KR100610170B1 (ja)
DE (1) DE60030931T2 (ja)
TW (1) TW445557B (ja)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018864A1 (fr) * 1999-09-03 2001-03-15 Seiko Epson Corporation Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6621155B1 (en) 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
NO20001360D0 (no) * 2000-03-15 2000-03-15 Thin Film Electronics Asa Vertikale elektriske forbindelser i stabel
JP3737333B2 (ja) 2000-03-17 2006-01-18 沖電気工業株式会社 半導体装置
US7122889B2 (en) * 2000-05-03 2006-10-17 Rambus, Inc. Semiconductor module
US6833984B1 (en) 2000-05-03 2004-12-21 Rambus, Inc. Semiconductor module with serial bus connection to multiple dies
US6472758B1 (en) * 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
JP2002043503A (ja) * 2000-07-25 2002-02-08 Nec Kyushu Ltd 半導体装置
JP3405456B2 (ja) * 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
JP3631120B2 (ja) * 2000-09-28 2005-03-23 沖電気工業株式会社 半導体装置
US6340846B1 (en) * 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
US6503776B2 (en) * 2001-01-05 2003-01-07 Advanced Semiconductor Engineering, Inc. Method for fabricating stacked chip package
US6720643B1 (en) * 2001-02-22 2004-04-13 Rambus, Inc. Stacked semiconductor module
US20020145190A1 (en) * 2001-04-10 2002-10-10 Fernandez Joseph D. Arrangement and method of arrangement of stacked dice in an integrated electronic device
JP2002373969A (ja) * 2001-06-15 2002-12-26 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
US20030006493A1 (en) * 2001-07-04 2003-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
DE10231385B4 (de) 2001-07-10 2007-02-22 Samsung Electronics Co., Ltd., Suwon Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
EP1455394B1 (en) * 2001-07-24 2018-04-11 Samsung Electronics Co., Ltd. Transfer method
JP4917225B2 (ja) * 2001-09-28 2012-04-18 ローム株式会社 半導体装置
US6476506B1 (en) * 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor
JP3727272B2 (ja) * 2002-01-15 2005-12-14 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
US6982485B1 (en) * 2002-02-13 2006-01-03 Amkor Technology, Inc. Stacking structure for semiconductor chips and a semiconductor package using it
JP3573133B2 (ja) * 2002-02-19 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3584930B2 (ja) 2002-02-19 2004-11-04 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
CN1440077A (zh) * 2002-02-21 2003-09-03 松下电器产业株式会社 半导体装置、设计方法及记录其装置设计程序的记录媒体
US6721189B1 (en) * 2002-03-13 2004-04-13 Rambus, Inc. Memory module
US6590282B1 (en) * 2002-04-12 2003-07-08 Industrial Technology Research Institute Stacked semiconductor package formed on a substrate and method for fabrication
JP2004071947A (ja) * 2002-08-08 2004-03-04 Renesas Technology Corp 半導体装置
KR100524948B1 (ko) * 2003-02-22 2005-11-01 삼성전자주식회사 칩 크랙이 개선된 멀티 칩 패키지 및 그 제조방법
US7071421B2 (en) * 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods
US6955949B2 (en) * 2003-10-16 2005-10-18 Kulicke & Soffa Investments, Inc. System and method for reducing or eliminating semiconductor device wire sweep
US7179688B2 (en) * 2003-10-16 2007-02-20 Kulicke And Soffa Industries, Inc. Method for reducing or eliminating semiconductor device wire sweep in a multi-tier bonding device and a device produced by the method
US6847122B1 (en) 2003-10-16 2005-01-25 Kulicke & Soffa Investments, Inc. System and method for preventing and alleviating short circuiting in a semiconductor device
JP2005268497A (ja) * 2004-03-18 2005-09-29 Denso Corp 半導体装置及び半導体装置の製造方法
JP4585216B2 (ja) * 2004-03-26 2010-11-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7067910B2 (en) * 2004-04-13 2006-06-27 Sun Microsystems, Inc. Method and apparatus for using capacitively coupled communication within stacks of laminated chips
JP2006086149A (ja) * 2004-09-14 2006-03-30 Toshiba Corp 半導体装置
KR100593703B1 (ko) * 2004-12-10 2006-06-30 삼성전자주식회사 돌출부 와이어 본딩 구조 보강용 더미 칩을 포함하는반도체 칩 적층 패키지
JP2006278407A (ja) * 2005-03-28 2006-10-12 Renesas Technology Corp 半導体装置の製造方法
US7582963B2 (en) * 2005-03-29 2009-09-01 Texas Instruments Incorporated Vertically integrated system-in-a-package
JP2007019415A (ja) 2005-07-11 2007-01-25 Renesas Technology Corp 半導体装置およびその製造方法
JP4268607B2 (ja) * 2005-09-30 2009-05-27 富士通マイクロエレクトロニクス株式会社 半導体装置に配設される中継部材及び半導体装置
DE102006007306B3 (de) * 2006-02-16 2007-09-13 Siemens Ag Elektrische Anordnung mit einer Drahtverbindungsanordnung und Verfahren zum Herstellen einer derartigen elektrischen Anordnung
US7420269B2 (en) * 2006-04-18 2008-09-02 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
JP2008034567A (ja) 2006-07-27 2008-02-14 Fujitsu Ltd 半導体装置及びその製造方法
TWI306658B (en) * 2006-08-07 2009-02-21 Chipmos Technologies Inc Leadframe on offset stacked chips package
TW200814249A (en) * 2006-09-12 2008-03-16 Chipmos Technologies Inc Stacked chip package structure with lead-frame having bus bar
US7952209B2 (en) * 2006-09-28 2011-05-31 Stats Chippac Ltd. Integrated circuit package system with pad to pad bonding
JP5481769B2 (ja) * 2006-11-22 2014-04-23 日亜化学工業株式会社 半導体装置及びその製造方法
TWI324817B (en) * 2006-12-20 2010-05-11 Advanced Semiconductor Eng Multiple chip package
TWI357136B (en) * 2007-02-02 2012-01-21 Integrated Circuit Solution Inc Package structure and method for chip with two arr
JP4799479B2 (ja) * 2007-05-14 2011-10-26 Ｏｋｉセミコンダクタ株式会社 マルチチップパッケージ
US7554204B2 (en) * 2007-06-18 2009-06-30 Spansion Llc Die offset die to die bonding
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
KR101458954B1 (ko) * 2008-01-17 2014-11-07 삼성전자주식회사 재배선층을 갖는 반도체 패키지 장치
JP5207868B2 (ja) 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2009193984A (ja) * 2008-02-12 2009-08-27 Disco Abrasive Syst Ltd 半導体装置及び半導体装置の製造方法
US20100108467A1 (en) * 2008-10-31 2010-05-06 Petro-Canada Apparatus, system and method for moving a vehicle from dual belt conveyor to dual belt conveyor
JP5062283B2 (ja) 2009-04-30 2012-10-31 日亜化学工業株式会社 半導体装置及びその製造方法
US8476749B2 (en) * 2009-07-22 2013-07-02 Oracle America, Inc. High-bandwidth ramp-stack chip package
KR101604605B1 (ko) * 2009-09-24 2016-03-21 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US20110084374A1 (en) * 2009-10-08 2011-04-14 Jen-Chung Chen Semiconductor package with sectioned bonding wire scheme
WO2011043417A1 (ja) * 2009-10-09 2011-04-14 日亜化学工業株式会社 半導体装置及びその製造方法
TWI409933B (zh) * 2010-06-15 2013-09-21 Powertech Technology Inc 晶片堆疊封裝結構及其製法
KR20120024099A (ko) * 2010-09-06 2012-03-14 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
KR20130042210A (ko) * 2011-10-18 2013-04-26 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
US9082632B2 (en) 2012-05-10 2015-07-14 Oracle International Corporation Ramp-stack chip package with variable chip spacing
CN104485291B (zh) * 2014-12-23 2018-06-05 通富微电子股份有限公司 一种半导体叠层封装方法
US9806066B2 (en) 2015-01-23 2017-10-31 Samsung Electronics Co., Ltd. Semiconductor package including exposed connecting stubs
CN107611099B (zh) * 2016-07-12 2020-03-24 晟碟信息科技（上海）有限公司 包括多个半导体裸芯的扇出半导体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5655067A (en) * 1979-10-11 1981-05-15 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit device
JPS6094756A (ja) 1983-10-29 1985-05-27 Toshiba Corp 半導体装置
JPH0372641A (ja) * 1989-05-09 1991-03-27 Citizen Watch Co Ltd Ｉｃ実装構造及びその実装方法
JPH04142073A (ja) * 1990-10-02 1992-05-15 Nec Yamagata Ltd 半導体装置
JPH04294552A (ja) * 1991-03-25 1992-10-19 Matsushita Electron Corp ワイヤーボンディング方法
US5422435A (en) 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US6005778A (en) * 1995-06-15 1999-12-21 Honeywell Inc. Chip stacking and capacitor mounting arrangement including spacers
US5777345A (en) 1996-01-03 1998-07-07 Intel Corporation Multi-chip integrated circuit package
US5696031A (en) * 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
JP3943165B2 (ja) * 1996-07-26 2007-07-11 ハネウェル・インターナショナル・インコーポレーテッド チップ・スタックおよびコンデンサ取付の配置
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JP3378809B2 (ja) * 1998-09-30 2003-02-17 三洋電機株式会社 半導体装置

Also Published As

Publication number Publication date
KR20010039547A (ko) 2001-05-15
DE60030931D1 (de) 2006-11-09
EP1094517A2 (en) 2001-04-25
EP1713122A2 (en) 2006-10-18
EP1094517B1 (en) 2006-09-27
DE60030931T2 (de) 2007-02-15
JP2001118877A (ja) 2001-04-27
KR100610170B1 (ko) 2006-08-09
TW445557B (en) 2001-07-11
US6215182B1 (en) 2001-04-10
EP1094517A3 (en) 2002-04-10
EP1713122A3 (en) 2006-11-02

Similar Documents

Publication Publication Date Title
JP3765952B2 (ja) 半導体装置
US6316838B1 (en) Semiconductor device
US8952551B2 (en) Semiconductor package and method for fabricating the same
JP3176542B2 (ja) 半導体装置及びその製造方法
JP3631120B2 (ja) 半導体装置
JP3685947B2 (ja) 半導体装置及びその製造方法
US8786102B2 (en) Semiconductor device and method of manufacturing the same
JP3481444B2 (ja) 半導体装置及びその製造方法
JP5529371B2 (ja) 半導体装置及びその製造方法
JP3865055B2 (ja) 半導体装置の製造方法
US20080023831A1 (en) Semiconductor device and manufacturing method for the same
US20090045497A1 (en) Semiconductor device and method of manufacturing the same
JP2002222889A (ja) 半導体装置及びその製造方法
JPH06302653A (ja) 半導体装置
US6423580B2 (en) Method for manufacturing a dual chip package
WO2007023747A1 (ja) 半導体チップおよびその製造方法ならびに半導体装置
JP2000269407A (ja) 電子モジュール及び電子機器
US6849952B2 (en) Semiconductor device and its manufacturing method
JPS61274333A (ja) 半導体装置
JP4598316B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2007214238A (ja) 半導体装置およびその製造方法
JP4435074B2 (ja) 半導体装置およびその製造方法
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
JPH10335366A (ja) 半導体装置
JP2007173655A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051101

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3765952

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090203

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090203

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100203

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110203

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110203

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110203

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140203

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term