KR20130042210A - 멀티-칩 패키지 및 그의 제조 방법 - Google Patents

멀티-칩 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR20130042210A
KR20130042210A KR1020110106379A KR20110106379A KR20130042210A KR 20130042210 A KR20130042210 A KR 20130042210A KR 1020110106379 A KR1020110106379 A KR 1020110106379A KR 20110106379 A KR20110106379 A KR 20110106379A KR 20130042210 A KR20130042210 A KR 20130042210A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
bump
bonding
stud bump
substrate
Prior art date
Application number
KR1020110106379A
Other languages
English (en)
Inventor
한원길
박세열
진호태
김병주
이용제
박한기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110106379A priority Critical patent/KR20130042210A/ko
Priority to US13/618,357 priority patent/US20130093080A1/en
Publication of KR20130042210A publication Critical patent/KR20130042210A/ko
Priority to US14/505,802 priority patent/US9252123B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/48992—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

멀티-칩 패키지는 제 1 반도체 칩, 제 2 반도체 칩, 제 1 스터드 범프, 제 1 네일 헤드 본딩 범프, 제 2 스터드 범프 및 제 1 도전성 와이어를 포함한다. 제 1 반도체 칩은 제 1 본딩 패드를 갖는다. 제 2 반도체 칩은 상기 제 1 본딩 패드가 노출되도록 상기 제 1 반도체 칩 상에 적층된다. 제 2 반도체 칩은 제 2 본딩 패드를 갖는다. 제 1 스터드 범프는 상기 제 1 본딩 패드 상에 형성된다. 제 1 네일 헤드 본딩 범프는 상기 제 1 스터드 범프 상에 형성된다. 제 2 스터드 범프는 상기 제 2 본딩 패드 상에 형성된다. 제 1 도전성 와이어는 상기 제 1 네일 헤드 본딩 범프로부터 연장되어 상기 제 2 스터드 범프에 연결된다. 따라서, 각 와이어 본딩 공정에 대한 테스트 수행이 가능하면서, 작은 크기를 갖는 멀티-칩 패키지의 제조가 가능해진다.

Description

멀티-칩 패키지 및 그의 제조 방법{MULTI-CHIP PACKAGE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 멀티-칩 패키지 및 그의 제조 방법에 관한 것으로서, 보다 구체적으로는 복수개의 반도체 칩들이 적층된 구조를 갖는 멀티-칩 패키지, 및 이러한 멀티-칩 패키지를 제조하는 방법에 관한 것이다.
일반적으로, 반도체 기판에 여러 가지 반도체 공정들을 수행하여 복수개의 반도체 칩들을 형성한다. 그런 다음, 각 반도체 칩들을 인쇄회로기판에 실장하기 위해서, 반도체 칩에 대해서 패키징 공정을 수행하여 반도체 패키지를 형성한다.
한편, 반도체 패키지의 저장 능력을 높이기 위해서, 복수개의 반도체 칩들이 적층된 멀티-칩 패키지에 대한 연구가 활발히 진행되고 있다. 적층된 반도체 칩들은 도전성 와이어를 매개로 전기적으로 연결된다.
또한, 멀티-칩 패키지는 계단식으로 적층된 반도체 칩들을 포함할 수도 있다. 따라서, 계단식으로 적층된 반도체 칩의 상부면 가장자리가 노출된다. 본딩 패드들이 각 반도체 칩의 노출된 상부면 가장자리 상에 배열된다. 본딩 패드들은 도전성 와이어들에 의해서 서로 연결된다. 도전성 와이어는 스터드 범프 및/또는 네일 헤드 본딩 범프를 매개로 본딩 패드에 연결된다.
네일 헤드 본딩 범프만을 포함하는 구조인 경우, 매우 가는 도전성 와이어를 네일 해드 본딩 범프에 직접 연결시켜야 한다. 이로 인하여, 와이어 본딩 공정에 매우 높은 정밀도가 요구된다. 따라서, 도전성 와이어가 네일 헤드 본딩 범프에 정확하게 연결되지 않은 경우가 많다.
스터드 범프와 네일 헤드 본딩 범프를 모두 포함하는 구조인 경우, 넓은 크기를 갖는 네일 헤드 본딩 범프를 역시 넓은 크기를 갖는 스터드 범프 상에 올려놓기가 용이하므로, 도전성 와이어의 전기적 접속 신뢰도가 향상된다. 그러나, 와이어 본딩 공정은 상부 반도체 칩의 본딩 패드로부터 하부 반도체 칩의 본딩 패드를 향해서 수행된다. 따라서, 하부 반도체 칩의 본딩 패드가 패키지 기판의 접지 패드와 연결되는 공정이 맨 마지막으로 수행된다. 그러므로, 와이어 본딩 공정 중에 불량이 발생되어도, 이러한 불량을 미리 확인할 수가 없다. 즉, 접지 공정 전에는, 도전성 와이어들의 전기적 접속에 대한 테스트를 할 수가 없다.
또한, 상기된 구조들에서는, 도전성 와이어가 반도체 칩의 가장자리와 전기적으로 접촉될 가능성이 높다. 이를 방지하기 위해서는, 하부 반도체 칩의 상부면 가장자리의 노출 면적을 증가시켜야 한다. 결과적으로, 멀티-칩 패키지는 상당히 넓은 폭을 갖게 된다.
본 발명은 도전성 와이어의 전기적 접속 신뢰도를 향상시키면서 도전성 와이어의 전기적 접속 테스트를 계속적으로 수행할 수 있음과 아울러 작은 크기를 갖는 멀티-칩 패키지를 제공한다.
또한, 본 발명은 상기된 멀티-칩 패키지를 제조하는 방법을 제공한다.
본 발명의 일 견지에 따른 멀티-칩 패키지는 제 1 반도체 칩, 제 2 반도체 칩, 제 1 스터드 범프, 제 1 네일 헤드 본딩 범프, 제 2 스터드 범프 및 제 1 도전성 와이어를 포함한다. 제 1 반도체 칩은 제 1 본딩 패드를 갖는다. 제 2 반도체 칩은 상기 제 1 본딩 패드가 노출되도록 상기 제 1 반도체 칩 상에 적층된다. 제 2 반도체 칩은 제 2 본딩 패드를 갖는다. 제 1 스터드 범프는 상기 제 1 본딩 패드 상에 형성된다. 제 1 네일 헤드 본딩 범프는 상기 제 1 스터드 범프 상에 형성된다. 제 2 스터드 범프는 상기 제 2 본딩 패드 상에 형성된다. 제 1 도전성 와이어는 상기 제 1 네일 헤드 본딩 범프로부터 연장되어 상기 제 2 스터드 범프에 연결된다.
본 발명의 일 실시예에 따르면, 상기 제 1 도전성 와이어는 상기 제 1 네일 헤드 본딩 범프의 상단에 연결될 수 있다.
본 발명의 다른 실시예에 따르면, 멀티-칩 패키지는 상기 제 2 스터드 범프 상에 형성된 제 2 네일 헤드 본딩 범프를 더 포함할 수 있다. 상기 제 1 도전성 와이어는 상기 제 2 스터드 범프와 상기 제 2 네일 헤드 본딩 범프 사이에 개재될 수 있다.
본 발명의 또 다른 실시예에 따르면, 멀티-칩 패키지는 상기 제 2 본딩 패드가 노출되도록 상기 제 2 반도체 칩 상에 적층되고 제 3 본딩 패드를 갖는 제 3 반도체 칩, 상기 제 3 본딩 패드 상에 형성된 제 3 스터드 범프, 및 상기 제 2 네일 해드 본딩 범프로부터 상기 제 3 스터드 범프까지 연장된 제 2 도전성 와이어를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 멀티-칩 패키지는 상기 제 1 반도체 칩이 안치되고 기판 패드를 갖는 패키지 기판, 및 상기 기판 패드로부터 연장되어 상기 제 1 스터드 범프와 상기 제 1 네일 헤드 본딩 범프 사이에 개재된 기판 와이어를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 멀티-칩 패키지는 상기 패키지 기판의 상부면에 형성되어, 상기 제 1 반도체 칩, 상기 제 2 반도체 칩, 상기 제 1 도전성 와이어, 상기 기판 와이어, 상기 제 1 스터드 범프, 상기 제 2 스터드 범프 및 상기 제 1 네일 헤드 본딩 범프를 덮는 몰딩 부재를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 멀티-칩 패키지는 상기 패키지 기판의 하부면에 실장된 외부접속단자들을 더 포함할 수 있다.
본 발명의 다른 견지에 따른 멀티-칩 패키지의 제조 방법에 따르면, 제 1 본딩 패드를 갖는 제 1 반도체 칩 상에 상기 제 1 본딩 패드가 노출되도록 제 2 본딩 패드를 갖는 제 2 반도체 칩을 적층한다. 상기 제 1 본딩 패드 상에 제 1 스터드 범프(stud bump)를 형성한다. 상기 제 1 스터드 범프 상에 제 1 네일 헤드 본딩 범프(nail head bonding member)를 형성한다. 상기 제 2 본딩 패드 상에 제 2 스터드 범프를 형성한다. 상기 제 1 네일 헤드 본딩 범프로부터 상기 제 2 스터드 범프까지 제 1 도전성 와이어를 연장시킨다.
본 발명의 일 실시예에 따르면, 상기 제 1 도전성 와이어를 상기 제 1 네일 헤드 본딩 범프로부터 상기 제 2 스터드 범프까지 연장시키는 단계는 상기 제 1 도전성 와이어를 상기 제 1 네일 헤드 본딩 범프의 상단으로부터 연장시키는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제조 방법은 상기 제 2 스터드 범프 상에 제 2 네일 헤드 본딩 범프를 형성하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 제조 방법은 제 3 본딩 패드를 갖는 제 3 반도체 칩을 상기 제 2 본딩 패드가 노출되도록 상기 제 2 반도체 칩 상에 적층시키는 단계, 상기 제 3 본딩 패드 상에 제 3 스터드 범프를 형성하는 단계, 및 상기 제 2 네일 해드 본딩 범프로부터 상기 제 3 스터드 범프까지 제 2 도전성 와이어를 연장시키는 단계를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 제조 방법은 상기 제 1 반도체 칩을 기판 패드를 갖는 패키지 기판 상에 적층하는 단계, 및 상기 기판 패드로부터 상기 제 1 스터드 범프까지 기판 와이어를 연장시키는 단계를 더 포함할 수 있다법.
본 발명의 또 다른 실시예에 따르면, 상기 제조 방법은 상기 패키지 기판의 상부면에 상기 제 1 반도체 칩, 상기 제 2 반도체 칩, 상기 제 1 도전성 와이어, 상기 기판 와이어, 상기 제 1 스터드 범프, 상기 제 2 스터드 범프 및 상기 제 1 네일 헤드 본딩 범프를 덮는 몰딩 부재를 형성하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 제조 방법은 상기 패키지 기판의 하부면에 외부접속단자들을 실장하는 단계를 더 포함할 수 있다.
상기된 본 발명에 따르면, 반도체 칩을 패키지 기판에 먼저 접지시킨 다음에 아래로부터 위를 향해서 와이어 본딩 공정들이 수행되므로, 각 와이어 본딩 공정에 대한 테스트 수행이 가능하다. 또한, 네일 헤드 본딩 범프가 스터드 범프 상에 올려놓여지게 되므로, 도전성 와이어의 전기적 접속 신뢰도가 향상된다. 아울러, 도전성 와이어는 네일 헤드 본딩 범프의 상단에 연결되므로, 도전성 와이어가 반도체 칩의 가장자리와 접촉하지 않게 된다. 따라서, 네일 헤드 본딩 범프와 반도체 칩의 측면 사이의 간격이 좁더라도 무방하므로, 멀티-칩 패키지의 크기 증가가 방지된다.
도 1은 본 발명의 일 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
도 2는 도 1의 멀티-칩 패키지를 나타낸 평면도이다.
도 3은 도 1의 멀티-칩 패키지의 패키지 기판, 제 1 반도체 칩 및 제 2 반도체 칩을 나타낸 사시도이다.
도 4 내지 도 8은 도 1의 멀티-칩 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 9는 본 발명의 다른 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
도 10 내지 도 15는 도 9의 멀티-칩 패키지를 제조하는 방법을 나타낸 단면도들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이고, 도 2는 도 1의 멀티-칩 패키지를 나타낸 평면도이며, 도 3은 도 1의 멀티-칩 패키지의 패키지 기판, 제 1 반도체 칩 및 제 2 반도체 칩을 나타낸 사시도이다.
도 1 내지 도 3을 참조하면, 본 실시예에 따른 멀티-칩 패키지(100)는 패키지 기판(110), 제 1 반도체 칩(120), 제 2 반도체 칩(130), 제 1 스터드 범프(124), 제 1 네일 헤드 본딩 범프(126), 제 2 스터드 범프(134), 기판 와이어(150), 제 1 도전성 와이어(152), 몰딩 부재(140) 및 외부접속단자(150)를 포함한다.
패키지 기판(110)은 기판 패드(112)를 갖는다. 본 실시예에서, 기판 패드(112)는 패키지 기판(110)의 상부면 가장자리에 배열된다. 기판 패드(112)는 신호 패드 및 접지 패드를 포함한다.
제 1 반도체 칩(120)은 패키지 기판(110)의 상부면에 배치된다. 본 실시예에서, 제 1 반도체 칩(120)은 접착제(114)를 매개로 패키지 기판(110)의 상부면에 부착될 수 있다. 제 1 반도체 칩(120)은 기판 패드(112)가 노출되도록 패키지 기판(110)의 상부면에 배치된다. 제 1 반도체 칩(120)은 제 1 본딩 패드(122)를 갖는다. 제 1 본딩 패드(122)는 제 1 반도체 칩(120)의 상부면 가장자리에 배열된다.
제 2 반도체 칩(130)은 제 1 반도체 칩(120)의 상부면에 배치된다. 본 실시예에서, 제 2 반도체 칩(130)은 접착제(114)를 매개로 제 1 반도체 칩(120)의 상부면에 부착된다. 제 2 반도체 칩(130)은 제 1 본딩 패드(122)가 노출되도록 제 1 반도체 칩(110)의 상부면에 배치된다. 따라서, 패키지 기판(110), 제 1 반도체 칩(120) 및 제 2 반도체 칩(130)은 계단식으로 적층된 구조를 갖는다. 제 2 반도체 칩(130)은 제 2 본딩 패드(132)를 갖는다. 제 2 본딩 패드(132)는 제 2 반도체 칩(130)의 상부면 가장자리에 배열된다.
제 1 스터드 범프(124)는 제 1 본딩 패드(122) 상에 형성된다. 본 실시예에서, 제 1 스터드 범프(124)는 기판 와이어(150)와 제 1 도전성 와이어(152)를 형성하기 위한 캐필러리(미도시)로부터 인출되는 금속 라인(미도시)의 단부에 스파크를 인가하여 형성할 수 있다. 따라서, 제 1 스터드 범프(124), 기판 와이어(150) 및 제 1 도전성 와이어(152)는 동일한 도전성 물질을 포함한다.
기판 와이어(150)는 기판 패드(112)와 제 1 스터드 범프(124) 사이를 전기적으로 연결한다. 즉, 기판 와이어(150)는 기판 패드(112)로부터 연장되어 제 1 스터드 범프(124)의 상단에 연결된다. 따라서, 제 1 반도체 칩(120)과 패키지 기판(110)은 제 1 스터드 범프(124)와 기판 와이어(150)를 매개로 전기적으로 연결된다.
본 실시예에서, 기판 와이어(150)는 기판 패드(112)의 접지 패드와도 연결된다. 따라서, 제 1 반도체 칩(120)도 접지 패드와 연결된다. 그러므로, 제 1 반도체 칩(120)과 패키지 기판(110) 간의 전기적 접속 여부에 대한 테스트를 수행할 수 있다.
제 1 네일 헤드 본딩 범프(126)는 제 1 스터드 범프(124) 상에 형성된다. 따라서, 기판 와이어(150)는 제 1 스터드 범프(124)와 제 1 네일 헤드 본딩 범프(126) 사이에 개재된다. 본 실시예에서, 제 1 네일 헤드 본딩 범프(126)도 제 1 스터드 범프(124)와 마찬가지로 캐필리러로부터 인출되는 금속 라인의 단부에 스파크를 인가하여 형성할 수 있다. 따라서, 제 1 네일 헤드 본딩 범프(126)는 제 1 스터드 범프(124), 기판 와이어(150) 및 제 1 도전성 와이어(152)의 물질과 실질적으로 동일한 물질을 포함한다.
본 실시예에서, 기판 와이어(150)와 제 1 도전성 와이어(152)보다 상대적으로 넓은 면적을 갖는 제 1 네일 헤드 본딩 범프(126)와 제 1 스터드 범프(124)가 서로 접촉하는 것에 의해서 전기적 접속이 이루어진다. 따라서, 패키지 기판(110), 제 1 반도체 칩(120) 및 제 2 반도체 칩(130) 간의 전기적 접속 신뢰도가 향상된다.
제 2 스터드 범프(134)는 제 2 본딩 범프(132) 상에 형성된다. 본 실시예에서, 제 2 스터드 범프(134)는 캐필러리로부터 인출되는 금속 라인의 단부에 스파크를 인가하여 형성할 수 있다. 따라서, 제 2 스터드 범프(134)는 제 1 스터드 범프(124)의 물질과 실질적으로 동일한 도전성 물질을 포함한다.
제 1 도전성 와이어(152)는 제 1 네일 헤드 본딩 범프(126)와 제 2 스터드 범프(134)를 전기적으로 연결시킨다. 즉, 제 1 도전성 와이어(152)는 제 1 네일 헤드 본딩 범프(126)의 상단으로부터 연장되어 제 2 스터드 범프(134)의 상단에 연결된다. 따라서, 제 2 반도체 칩(130)은 제 1 도전성 와이어(152)와 기판 와이어(150)를 매개로 접지 패드에 연결된다. 그러므로, 제 2 반도체 칩(130)과 제 1 반도체 칩(120) 간의 전기적 접속 여부에 대한 테스트를 수행할 수가 있다.
본 실시예에서, 제 1 도전성 와이어(152)는 제 1 네일 헤드 본딩 범프(126)의 측면이 아닌 상단에 연결된다. 따라서, 제 1 도전성 와이어(152)가 제 2 반도체 칩(130)의 모서리와 접촉할 가능성이 매우 낮아지게 된다. 그러므로, 제 1 본딩 패드(122)와 제 2 반도체 칩(130)의 측면 간의 간격은 캐필러리의 폭의 절반과 실질적으로 동일할 수 있다. 즉, 제 1 본딩 패드(122)와 제 2 반도체 칩(130)의 측면 사이의 공간에 제 1 도전성 와이어(152)가 위치하지 않게 되므로, 상기 간격 설정에 제 1 도전성 와이어(152)의 폭을 고려할 필요가 없다. 결과적으로, 제 2 반도체 칩(130)으로부터 노출되는 제 1 반도체 칩(120)의 상부면 가장자리 부분을 최대한 줄일 수가 있으므로, 멀티-칩 패키지(100)의 폭이 증가되는 것이 방지된다.
몰딩 부재(140)는 패키지 기판(110)의 상부면에 형성되어, 제 1 반도체 칩(120), 제 2 반도체 칩(130), 기판 와이어(150) 및 제 1 도전성 와이어(152)를 덮는다. 몰딩 부재(140)는 외부 환경으로부터 제 1 반도체 칩(120), 제 2 반도체 칩(130), 기판 와이어(150) 및 제 1 도전성 와이어(152)를 보호한다. 본 실시예에서, 몰딩 부재(140)는 에폭시 몰딩 컴파운드(epoxy molding compound:EMC)를 포함할 수 있다.
외부접속단자(150)는 패키지 기판(110)의 하부면에 실장된다. 외부접속단자(150)는 기판 패드(112)와 전기적으로 연결된다. 본 실시예에서, 외부접속단자(150)는 솔더 볼을 포함할 수 있다.
도 4 내지 도 8은 도 1의 멀티-칩 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 4를 참조하면, 제 1 반도체 칩(120)을 패키지 기판(110)의 상부면에 접착제(114)를 이용해서 부착한다. 패키지 기판(110)의 기판 패드(112)는 제 1 반도체 칩(120)으로부터 노출된다.
제 2 반도체 칩(130)을 제 1 반도체 칩(130)의 상부면에 접착제(114)를 이용해서 부착한다. 제 1 본딩 패드(122)는 제 2 반도체 칩(130)으로부터 노출된다.
캐필러리(180)를 제 1 본딩 패드(122)의 상부에 배치한다. 금속 라인(190)이 캐필러리(180) 내의 홀을 통하여 캐필러리(180)의 하부를 통해서 인출된다. 금속 라인(190)의 하단에 스파크를 인가하여, 제 1 스터드 범프(124)를 형성한다.
제 1 스터드 범프(124)를 제 1 본딩 패드(122) 상에 올려놓는다. 제 1 스터드 범프(124)에 초음파를 인가하여, 제 1 스터드 범프(124)를 제 1 본딩 패드(122)에 접합시킨다. 금속 라인(190)을 절단하여, 제 1 스터드 범프(124)를 금속 라인(190)으로부터 분리시킨다.
도 5를 참조하면, 캐필러리(180)를 기판 패드(112)의 상부로 이동시킨다. 금속 라인(190)의 하단을 기판 패드(112)에 접합시킨다. 캐필러리(180)를 제 1 스터드 범프(124)의 상부로 이동시켜서, 금속 라인(190)을 제 1 스터드 범프(124)의 상단에 연결시킴으로써, 기판 패드(112)와 제 1 스터드 범프(124)를 전기적으로 연결하는 기판 와이어(150)를 형성한다. 기판 와이어(150)를 금속 라인(190)으로부터 분리시킨다.
본 실시예에서, 기판 패드(112)가 신호 패드와 접지 패드를 포함하고 있으므로, 제 1 반도체 칩(120)은 기판 와이어(150)를 매개로 접지 패드에 연결된다. 따라서, 기판 와이어(150)를 매개로 한 제 1 반도체 칩(120)과 패키지 기판(110) 간의 전기적 접속에 대한 테스트를 수행할 수 있다.
도 6을 참조하면, 금속 라인(190)의 하단에 스파크를 인가하여, 제 1 네일 헤드 본딩 범프(126)를 형성한다. 캐필러리(180)를 제 1 스터드 범프(124)를 향해 하강시켜서, 제 1 네일 본딩 범프(126)를 제 1 스터드 범프(124) 상에 접합시킨다. 제 1 네일 본딩 범프(126)를 금속 라인(190)으로부터 분리시킨다.
도 7을 참조하면, 금속 라인(190)의 하단에 스파크를 인가하여, 제 2 스터드 범프(134)를 형성한다. 제 2 스터드 범프(134)를 제 2 본딩 패드(132) 상에 배치한다. 제 2 스터드 범프(134)에 초음파를 인가하여, 제 2 스터드 범프(134)를 제 2 본딩 패드(132)에 견고하게 접합시킨다. 제 2 스터드 범프(134)를 금속 라인(190)으로부터 분리시킨다.
도 8을 참조하면, 금속 라인(190)을 제 1 네일 헤드 본딩 범프(126)로부터 제 2 스터드 범프(134)로 연장시켜서, 제 1 네일 헤드 본딩 범프(126)와 제 2 스터드 범프(134)를 전기적으로 연결시키는 제 1 도전성 와이어(152)를 형성한다. 제 1 도전성 와이어(152)를 금속 라인(190)으로부터 분리시킨다.
본 실시예에서, 제 2 반도체 칩(130)은 제 1 도전성 와이어(152)와 기판 와이어(150)를 매개로 접지 패드에 연결된다. 따라서, 제 1 도전성 와이어(152)를 매개로 한 제 1 반도체 칩(120)과 제 2 반도체 칩(130) 간의 전기적 접속에 대한 테스트를 수행할 수 있다.
또한, 본 실시예에서, 제 1 도전성 와이어(152)는 제 1 네일 헤드 본딩 패드(126)의 측부가 아닌 상단에 연결된다. 따라서, 제 1 본딩 패드(122)와 제 2 반도체 칩(130)의 측면 간의 간격은 캐필러리의 우측 절반 부분을 수용할 정도의 폭을 가지면 충분하다. 따라서, 상기 간격 설정에 제 1 도전성 와이어(152)의 폭을 고려할 필요가 없다. 결과적으로, 제 2 반도체 칩(130)으로부터 노출되는 제 1 반도체 칩(120)의 상부면 가장자리 부분을 최대한 줄일 수가 있으므로, 멀티-칩 패키지(100)의 폭이 증가되는 것이 방지된다.
몰딩 부재(140)를 패키지 기판(110)의 상부면에 형성하여, 제 1 반도체 칩(120), 제 2 반도체 칩(130), 기판 와이어(150) 및 제 1 도전성 와이어(152)를 몰딩 부재(140)로 덮는다.
외부접속단자(150)를 패키지 기판(110)의 하부면에 실장하여, 도 1의 멀티-칩 패키지(100)를 완성한다.
도 9는 본 발명의 다른 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
본 실시예에 따른 멀티-칩 패키지(100a)는 제 3 반도체 칩(160), 제 4 반도체 칩(170), 제 2 도전성 와이어(154) 및 제 3 도전성 와이어(156)를 더 포함한다는 점을 제외하면 도 1의 멀티-칩 패키지(100)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 9를 참조하면, 제 3 반도체 칩(160)은 제 2 본딩 패드(132)가 노출되도록 제 2 반도체 칩(130)의 상부면에 적층된다. 제 3 반도체 칩(160)은 제 3 본딩 패드(162)를 갖는다.
제 4 반도체 칩(170)은 제 3 본딩 패드(162)가 노출되도록 제 3 반도체 칩(160)의 상부면에 적층된다. 제 4 반도체 칩(170)은 제 4 본딩 패드(172)를 갖는다.
제 2 네일 헤드 본딩 범프(136)가 제 2 스터드 범프(134) 상에 형성된다. 따라서, 제 1 도전성 와이어(152)는 제 2 스터드 범프(134)와 제 2 네일 헤드 본딩 범프(136) 사이에 개재된다.
제 3 스터드 범프(164)가 제 3 본딩 범프(162) 상에 형성된다. 제 2 도전성 와이어(154)는 제 2 네일 헤드 본딩 범프(136)와 제 3 스터드 범프(164)를 전기적으로 연결시킨다.
제 3 네일 헤드 본딩 범프(166)가 제 3 스터드 범프(164) 상에 형성된다. 따라서, 제 2 도전성 와이어(154)는 제 3 스터드 범프(164)와 제 3 네일 헤드 본딩 범프(166) 사이에 개재된다.
제 4 스터드 범프(174)가 제 4 본딩 범프(172) 상에 형성된다. 제 3 도전성 와이어(156)는 제 3 네일 헤드 본딩 범프(166)와 제 4 스터드 범프(174)를 전기적으로 연결시킨다.
도 10 내지 도 15는 도 9의 멀티-칩 패키지를 제조하는 방법을 나타낸 단면도들이다.
먼저, 도 4 내지 도 8을 참조로 설명한 공정들을 수행하여, 제 1 반도체 칩(120)과 제 2 반도체 칩(130)을 제 1 도전성 와이어(152)를 매개로 전기적으로 연결시킨다.
도 10을 참조하면, 제 3 반도체 칩(160)을 제 2 반도체 칩(130)의 상부면에 접착제(114)를 이용해서 부착한다. 제 2 반도체 칩(130)의 제 2 본딩 패드(132)는 제 3 반도체 칩(160)으로부터 노출된다.
제 4 반도체 칩(170)을 제 3 반도체 칩(160)의 상부면에 접착제(114)를 이용해서 부착한다. 제 4 본딩 패드(172)는 제 3 반도체 칩(160)으로부터 노출된다.
금속 라인(190)의 하단에 스파크를 인가하여, 제 2 네일 헤드 본딩 범프(136)를 형성한다. 제 2 네일 헤드 본딩 범프(136)를 제 2 스터드 범프(134) 상에 접합시킨다. 제 2 네일 헤드 본딩 범프(136)를 금속 라인(190)으로부터 분리시킨다.
도 11을 참조하면, 금속 라인(190)의 하단에 스파크를 인가하여, 제 3 스터드 범프(164)를 형성한다. 제 3 스터드 범프(164)를 제 3 본딩 패드(162) 상에 올려놓는다. 제 3 스터드 범프(164)에 초음파를 인가하여, 제 3 스터드 범프(164)를 제 3 본딩 패드(162)에 접합시킨다. 금속 라인(190)을 절단하여, 제 3 스터드 범프(164)를 금속 라인(190)으로부터 분리시킨다.
도 12를 참조하면, 금속 라인(190)의 하단을 제 2 네일 헤드 본딩 범프(136)으로부터 제 3 스터드 범프(164)까지 연장시켜서, 제 2 네일 해드 본딩 범프(136)와 제 3 스터드 범프(164)를 전기적으로 연결하는 제 2 도전성 와이어(154)를 형성한다. 제 2 도전성 와이어(154)를 금속 라인(190)으로부터 분리시킨다.
도 13을 참조하면, 금속 라인(190)의 하단에 스파크를 인가하여, 제 3 네일 헤드 본딩 범프(166)를 형성한다. 제 3 네일 본딩 범프(166)를 제 3 스터드 범프(164) 상에 접합시킨다. 제 3 네일 본딩 범프(166)를 금속 라인(190)으로부터 분리시킨다.
도 14를 참조하면, 금속 라인(190)의 하단에 스파크를 인가하여, 제 4 스터드 범프(174)를 형성한다. 제 4 스터드 범프(174)를 제 4 본딩 패드(172) 상에 배치한다. 제 4 스터드 범프(174)에 초음파를 인가하여, 제 4 스터드 범프(174)를 제 4 본딩 패드(172)에 견고하게 접합시킨다. 제 2 스터드 범프(174)를 금속 라인(190)으로부터 분리시킨다.
도 15를 참조하면, 금속 라인(190)을 제 3 네일 헤드 본딩 범프(166)로부터 제 4 스터드 범프(174)로 연장시켜서, 제 3 네일 헤드 본딩 범프(166)와 제 4 스터드 범프(174)를 전기적으로 연결시키는 제 3 도전성 와이어(156)를 형성한다. 제 3 도전성 와이어(156)를 금속 라인(190)으로부터 분리시킨다.
몰딩 부재(140)를 패키지 기판(110)의 상부면에 형성하여, 제 1 반도체 칩(120), 제 2 반도체 칩(130), 기판 와이어(150), 제 1 도전성 와이어(152), 제 2 도전성 와이어(152) 및 제 3 도전성 와이어(154)를 몰딩 부재(140)로 덮는다.
외부접속단자(150)를 패키지 기판(110)의 하부면에 실장하여, 도 9의 멀티-칩 패키지(100a)를 완성한다.
전술한 본 실시예들에서는, 2개의 반도체 칩들, 또는 4개의 반도체 칩들이 적층된 구조를 예시하였으나, 3개 또는 5개 이상의 반도체 칩들이 적층된 구조를 갖는 멀티-칩 패키지에 대해서도 본 발명이 적용될 수 있음은 물론이다.
상술한 바와 같이 본 발명에 의하면, 반도체 칩을 패키지 기판에 먼저 접지시킨 다음에 아래로부터 위를 향해서 와이어 본딩 공정들이 수행되므로, 각 와이어 본딩 공정에 대한 테스트 수행이 가능하다. 또한, 네일 헤드 본딩 범프가 스터드 범프 상에 올려놓여지게 되므로, 도전성 와이어의 전기적 접속 신뢰도가 향상된다. 아울러, 도전성 와이어는 네일 헤드 본딩 범프의 상단에 연결되므로, 도전성 와이어가 반도체 칩의 가장자리와 접촉하지 않게 된다. 따라서, 네일 헤드 본딩 범프와 반도체 칩의 측면 사이의 간격이 좁더라도 무방하므로, 멀티-칩 패키지의 크기 증가가 방지된다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 ; 패키지 기판 120 ; 제 1 반도체 칩
124 ; 제 1 스터드 범프 126 ; 제 1 네일 헤드 본딩 범프
130 ; 제 2 반도체 칩 134 ; 제 2 스터드 범프
150 ; 기판 와이어 152 ; 제 1 도전성 와이어

Claims (10)

  1. 제 1 본딩 패드를 갖는 제 1 반도체 칩;
    상기 제 1 본딩 패드가 노출되도록 상기 제 1 반도체 칩 상에 적층되고, 제 2 본딩 패드를 갖는 제 2 반도체 칩;
    상기 제 1 본딩 패드 상에 형성된 제 1 스터드 범프(stud bump);
    상기 제 1 스터드 범프 상에 형성된 제 1 네일 헤드 본딩 범프(nail head bonding bump);
    상기 제 2 본딩 패드 상에 형성된 제 2 스터드 범프; 및
    상기 제 1 네일 헤드 본딩 범프로부터 연장되어 상기 제 2 스터드 범프에 연결된 제 1 도전성 와이어를 포함하는 멀티-칩 패키지.
  2. 제 1 항에 있어서, 상기 제 1 도전성 와이어는 상기 제 1 네일 헤드 본딩 범프의 상단에 연결된 멀티-칩 패키지.
  3. 제 1 항에 있어서,
    상기 제 2 스터드 범프 상에 형성된 제 2 네일 헤드 본딩 범프;
    상기 제 2 본딩 패드가 노출되도록 상기 제 2 반도체 칩 상에 적층되고, 제 3 본딩 패드를 갖는 제 3 반도체 칩;
    상기 제 3 본딩 패드 상에 형성된 제 3 스터드 범프; 및
    상기 제 2 네일 해드 본딩 범프로부터 상기 제 3 스터드 범프까지 연장된 제 2 도전성 와이어를 더 포함하는 멀티-칩 패키지.
  4. 제 3 항에 있어서, 상기 제 1 도전성 와이어는 상기 제 2 스터드 범프와 상기 제 2 네일 헤드 본딩 범프 사이에 개재된 멀티-칩 패키지.
  5. 제 1 항에 있어서,
    상기 제 1 반도체 칩이 안치되고, 기판 패드를 갖는 패키지 기판; 및
    상기 기판 패드로부터 연장되어 상기 제 1 스터드 범프와 상기 제 1 네일 헤드 본딩 범프 사이에 개재된 기판 와이어를 더 포함하는 멀티-칩 패키지.
  6. 제 5 항에 있어서,
    상기 패키지 기판의 상부면에 형성되어, 상기 제 1 반도체 칩, 상기 제 2 반도체 칩, 상기 제 1 도전성 와이어, 상기 기판 와이어, 상기 제 1 스터드 범프, 상기 제 2 스터드 범프 및 상기 제 1 네일 헤드 본딩 범프를 덮는 몰딩 부재; 및
    상기 패키지 기판의 하부면에 실장된 외부접속단자들을 더 포함하는 멀티-칩 패키지.
  7. 제 1 본딩 패드를 갖는 제 1 반도체 칩 상에 상기 제 1 본딩 패드가 노출되도록 제 2 본딩 패드를 갖는 제 2 반도체 칩을 적층하는 단계;
    상기 제 1 본딩 패드 상에 제 1 스터드 범프(stud bump)를 형성하는 단계;
    상기 제 1 스터드 범프 상에 제 1 네일 헤드 본딩 범프(nail head bonding bump)를 형성하는 단계;
    상기 제 2 본딩 패드 상에 제 2 스터드 범프를 형성하는 단계; 및
    상기 제 1 네일 헤드 본딩 범프로부터 상기 제 2 스터드 범프까지 제 1 도전성 와이어를 연장시키는 단계를 포함하는 멀티-칩 패키지의 제조 방법.
  8. 제 7 항에 있어서, 상기 제 2 스터드 범프 상에 제 2 네일 헤드 본딩 범프를 형성하는 단계를 더 포함하는 멀티-칩 패키지의 제조 방법.
  9. 제 8 항에 있어서,
    제 3 본딩 패드를 갖는 제 3 반도체 칩을 상기 제 2 본딩 패드가 노출되도록 상기 제 2 반도체 칩 상에 적층시키는 단계;
    상기 제 3 본딩 패드 상에 제 3 스터드 범프를 형성하는 단계; 및
    상기 제 2 네일 해드 본딩 범프로부터 상기 제 3 스터드 범프까지 제 2 도전성 와이어를 연장시키는 단계를 더 포함하는 멀티-칩 패키지의 제조 방법.
  10. 제 7 항에 있어서,
    상기 제 1 반도체 칩을 기판 패드를 갖는 패키지 기판 상에 적층하는 단계; 및
    상기 기판 패드로부터 상기 제 1 스터드 범프까지 기판 와이어를 연장시키는 단계를 더 포함하는 멀티-칩 패키지의 제조 방법.
KR1020110106379A 2011-10-18 2011-10-18 멀티-칩 패키지 및 그의 제조 방법 KR20130042210A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110106379A KR20130042210A (ko) 2011-10-18 2011-10-18 멀티-칩 패키지 및 그의 제조 방법
US13/618,357 US20130093080A1 (en) 2011-10-18 2012-09-14 Multi-chip package and method of manufacturing the same
US14/505,802 US9252123B2 (en) 2011-10-18 2014-10-03 Multi-chip package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110106379A KR20130042210A (ko) 2011-10-18 2011-10-18 멀티-칩 패키지 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20130042210A true KR20130042210A (ko) 2013-04-26

Family

ID=48085445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110106379A KR20130042210A (ko) 2011-10-18 2011-10-18 멀티-칩 패키지 및 그의 제조 방법

Country Status (2)

Country Link
US (2) US20130093080A1 (ko)
KR (1) KR20130042210A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160064351A1 (en) * 2014-08-30 2016-03-03 Skyworks Solutions, Inc. Wire bonding using elevated bumps for securing bonds
KR102401109B1 (ko) 2015-06-03 2022-05-23 삼성전자주식회사 반도체 패키지
KR102499954B1 (ko) 2016-10-24 2023-02-15 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
CN108878398B (zh) * 2017-05-16 2020-07-21 晟碟半导体（上海）有限公司 包括导电凸块互连的半导体器件
US10249587B1 (en) 2017-12-15 2019-04-02 Western Digital Technologies, Inc. Semiconductor device including optional pad interconnect
US10923462B2 (en) 2018-05-01 2021-02-16 Western Digital Technologies, Inc. Bifurcated memory die module semiconductor device
US10522489B1 (en) * 2018-06-28 2019-12-31 Western Digital Technologies, Inc. Manufacturing process for separating logic and memory array
RU2705229C1 (ru) * 2019-03-05 2019-11-06 Федеральное государственное бюджетное образовательное учреждение высшего образования "Петрозаводский государственный университет" Способ трехмерного многокристального корпусирования интегральных микросхем памяти
CN112820716A (zh) * 2019-11-18 2021-05-18 西部数据技术公司 用于密集堆叠管芯封装的丝线键合焊盘设计
KR20210090521A (ko) * 2020-01-10 2021-07-20 에스케이하이닉스 주식회사 본딩 와이어 분지 구조를 포함한 반도체 패키지
US11631660B2 (en) 2020-08-24 2023-04-18 Samsung Electronics Co., Ltd. Semiconductor package

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2509027B2 (ja) * 1991-10-16 1996-06-19 三菱電機株式会社 半導体装置
JP3662461B2 (ja) * 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
US6176417B1 (en) * 1999-10-15 2001-01-23 Advanced Semiconductor Engineering Inc. Ball bonding method on a chip
JP3765952B2 (ja) * 1999-10-19 2006-04-12 富士通株式会社 半導体装置
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
JP3631120B2 (ja) * 2000-09-28 2005-03-23 沖電気工業株式会社 半導体装置
JP3865055B2 (ja) * 2001-12-28 2007-01-10 セイコーエプソン株式会社 半導体装置の製造方法
JP3573133B2 (ja) * 2002-02-19 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3584930B2 (ja) * 2002-02-19 2004-11-04 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
JP3854232B2 (ja) * 2003-02-17 2006-12-06 株式会社新川 バンプ形成方法及びワイヤボンディング方法
KR100604840B1 (ko) * 2004-03-11 2006-07-28 삼성전자주식회사 미세 피치 범프에의 리버스 와이어 본딩 방법 및 이에의한 와이어 본드 구조체
CN100527413C (zh) * 2004-06-07 2009-08-12 富士通微电子株式会社 内置有电容器的半导体装置及其制造方法
JP2007134486A (ja) * 2005-11-10 2007-05-31 Toshiba Corp 積層型半導体装置及びその製造方法
JP2008034567A (ja) * 2006-07-27 2008-02-14 Fujitsu Ltd 半導体装置及びその製造方法
US7554204B2 (en) * 2007-06-18 2009-06-30 Spansion Llc Die offset die to die bonding
JP4397408B2 (ja) * 2007-09-21 2010-01-13 株式会社新川 半導体装置及びワイヤボンディング方法
TW201007917A (en) * 2008-08-05 2010-02-16 Kun Yuan Technology Co Ltd Method for fabricating package structure of stacked chips
KR20100036064A (ko) 2008-09-29 2010-04-07 에스티에스반도체통신 주식회사 반도체 칩 적층 패키지 제조 방법
JP2010177456A (ja) * 2009-01-29 2010-08-12 Toshiba Corp 半導体デバイス
KR101604605B1 (ko) * 2009-09-24 2016-03-21 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
JP5527806B2 (ja) * 2010-02-17 2014-06-25 Ｎｅｃネットワークプロダクツ株式会社 半導体装置の製造方法
US8461669B2 (en) * 2010-09-20 2013-06-11 Monolithic Power Systems, Inc. Integrated power converter package with die stacking
US8791007B2 (en) * 2011-11-29 2014-07-29 Spansion Llc Device having multiple wire bonds for a bond area and methods thereof

Also Published As

Publication number Publication date
US20150031149A1 (en) 2015-01-29
US20130093080A1 (en) 2013-04-18
US9252123B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
KR20130042210A (ko) 멀티-칩 패키지 및 그의 제조 방법
JP5529371B2 (ja) 半導体装置及びその製造方法
US8253228B2 (en) Package on package structure
US6448659B1 (en) Stacked die design with supporting O-ring
KR102001880B1 (ko) 적층 패키지 및 제조 방법
KR101828386B1 (ko) 스택 패키지 및 그의 제조 방법
US20090261465A1 (en) Semiconductor device and its manufacturing method
KR20120024099A (ko) 멀티-칩 패키지 및 그의 제조 방법
JPH11177020A (ja) 半導体実装構造およびその実装方法
KR20150130660A (ko) 반도체 패키지 및 그의 제조 방법
US8288847B2 (en) Dual die semiconductor package
KR20140124725A (ko) 반도체 장치 및 그 제조 방법
JP2012033613A (ja) 半導体装置および半導体装置の製造方法
US20090057916A1 (en) Semiconductor package and apparatus using the same
JP2010087403A (ja) 半導体装置
US7521778B2 (en) Semiconductor device and method of manufacturing the same
US20080308913A1 (en) Stacked semiconductor package and method of manufacturing the same
KR20220048129A (ko) 서포터를 포함한 스택 패키지
KR20150039284A (ko) 멀티-칩 패키지
US20030234434A1 (en) Semiconductor device
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
KR20110056768A (ko) 반도체 패키지
KR20110056769A (ko) 스택 패키지용 인터포저 및 이를 이용한 스택 패키지
JP2003007899A (ja) 半導体装置及びその製造方法
KR101006529B1 (ko) 볼 랜드 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid