KR20150039284A - 멀티-칩 패키지 - Google Patents

멀티-칩 패키지 Download PDF

Info

Publication number
KR20150039284A
KR20150039284A KR20130117630A KR20130117630A KR20150039284A KR 20150039284 A KR20150039284 A KR 20150039284A KR 20130117630 A KR20130117630 A KR 20130117630A KR 20130117630 A KR20130117630 A KR 20130117630A KR 20150039284 A KR20150039284 A KR 20150039284A
Authority
KR
South Korea
Prior art keywords
bonding
semiconductor chip
conductive wire
chip
package
Prior art date
Application number
KR20130117630A
Other languages
English (en)
Inventor
최근호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20130117630A priority Critical patent/KR20150039284A/ko
Priority to US14/327,710 priority patent/US20150091168A1/en
Publication of KR20150039284A publication Critical patent/KR20150039284A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

멀티-칩 패키지는 패키지 기판, 제 1 반도체 칩, 제 1 도전성 와이어, 제 2 반도체 칩 및 제 2 도전성 와이어를 포함한다. 패키지 기판은 본드 핑거들이 배열된 상부면을 갖는다. 상기 본드 핑거들 각각은 몸체부, 및 상기 몸체부보다 넓은 폭을 갖는 본딩부를 포함한다. 제 1 반도체 칩은 상기 패키지 기판의 상부면에 배치되고, 제 1 본딩 패드들을 갖는다. 제 1 도전성 와이어는 상기 제 1 본딩 패드들에 연결된 제 1 단부, 및 상기 본딩부에 연결된 제 2 단부를 갖는다. 제 2 반도체 칩은 상기 제 1 반도체 칩의 상부면에 배치되고, 제 2 본딩 패드들을 갖는다. 제 2 도전성 와이어는 상기 제 2 본딩 패드에 연결된 제 1 단부, 및 상기 제 1 도전성 와이어의 제 2 단부에 연결된 제 2 단부를 갖는다. 따라서, 복수개의 도전성 와이어 하단들이 넓은 본딩부에 정확하게 연결될 수 있다.

Description

멀티-칩 패키지{MULTI-CHIP PACKAGE}
본 발명은 멀티-칩 패키지에 관한 것으로서, 보다 구체적으로는 복수개의 반도체 칩들이 적층된 멀티-칩 패키지에 관한 것이다.
일반적으로, 반도체 기판에 여러 가지 반도체 공정들을 수행하여 복수개의 반도체 칩들을 형성한다. 그런 다음, 각 반도체 칩들을 인쇄회로기판에 실장하기 위해서, 반도체 칩에 대해서 패키징 공정을 수행하여 반도체 패키지를 형성한다.
한편, 반도체 패키지의 저장 능력을 높이기 위해서, 복수개의 반도체 칩들이 적층된 멀티-칩 패키지에 대한 연구가 활발히 진행되고 있다. 멀티-칩 패키지는 패키지 기판, 패키지 기판의 상부면에 적층된 복수개의 반도체 칩들, 및 반도체 칩들과 패키지 기판을 전기적으로 연결시키는 도전성 와이어들을 포함한다. 패키지 기판은 도전성 와이어들이 연결되는 본드 핑거들을 갖는다.
관련 기술에 따르면, 도전성 와이어들은 하나의 본드 핑거에 모두 전기적으로 연결된다. 따라서, 상부 도전성 와이어는 하부 도전성 와이어 상에 연결된다. 즉, 하나의 본드 핑거에 복수개의 도전성 와이어들이 적층식으로 연결된다.
그러나, 본드 핑거는 좁은 폭을 갖고 있는 관계로, 복수개의 도전성 와이어들이 좁은 본드 핑거에 정확하게 연결되지 않는 경우가 많다. 이로 인하여, 반도체 칩들과 패키지 기판 사이의 전기적 연결이 끊어지는 문제가 있다.
본 발명은 반도체 칩들과 패키지 기판 사이의 전기적 연결 신뢰성을 향상시킬 수 있는 멀티-칩 패키지를 제공한다.
본 발명의 일 견지에 따른 멀티-칩 패키지는 패키지 기판, 제 1 반도체 칩, 제 1 도전성 와이어, 제 2 반도체 칩 및 제 2 도전성 와이어를 포함한다. 패키지 기판은 본드 핑거들이 배열된 상부면을 갖는다. 상기 본드 핑거들 각각은 몸체부, 및 상기 몸체부보다 넓은 폭을 갖는 본딩부를 포함한다. 제 1 반도체 칩은 상기 패키지 기판의 상부면에 배치되고, 제 1 본딩 패드들을 갖는다. 제 1 도전성 와이어는 상기 제 1 본딩 패드들에 연결된 제 1 단부, 및 상기 본딩부에 연결된 제 2 단부를 갖는다. 제 2 반도체 칩은 상기 제 1 반도체 칩의 상부면에 배치되고, 제 2 본딩 패드들을 갖는다. 제 2 도전성 와이어는 상기 제 2 본딩 패드에 연결된 제 1 단부, 및 상기 제 1 도전성 와이어의 제 2 단부에 연결된 제 2 단부를 갖는다.
예시적인 실시예들에 있어서, 상기 본딩부는 사각 형상을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 본딩부는 상기 제 1 본딩 패드와 상기 제 2 본딩 패드의 배열 방향인 제 1 방향을 따라 배열될 수 있다.
예시적인 실시예들에 있어서, 상기 본딩부는 상기 제 1 본딩 패드와 상기 제 2 본딩 패드의 배열 방향인 제 1 방향을 따라 지그재그 형태로 배열될 수 있다.
예시적인 실시예들에 있어서, 상기 본딩부들 중 인접한 2개의 본딩부들은 상기 제 1 방향을 따라 대향하는 측면들을 가질 수 있다. 상기 대향 측면들은 상기 제 1 방향과 직교하는 제 2 방향과 평행할 수 있다.
예시적인 실시예들에 있어서, 상기 본딩부들의 대향 측면들은 상기 제 2 방향을 따라 부분적으로 중첩될 수 있다.
예시적인 실시예들에 있어서, 상기 본딩부들의 대향 측면들은 상기 제 1 방향을 따라 이격될 수 있다.
예시적인 실시예들에 있어서, 상기 제 1 도전성 와이어의 제 2 단부는 스티칭(stitching)부를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 제 2 도전성 와이어의 제 2 단부는 상기 제 2 단부의 스티칭부 상에 연결된 범프부를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 패키지 기판은 상기 패키지 기판의 하부면에 배열되어 상기 몸체부와 전기적으로 연결된 볼 랜드를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 멀티-칩 패키지는 상기 볼 랜드에 실장된 외부접속단자를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 멀티-칩 패키지는 상기 패키지 기판의 상부면에 형성되어 상기 제 1 반도체 칩과 상기 제 2 반도체 칩을 덮는 몰딩 부재를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제 1 반도체 칩과 상기 제 2 반도체 칩은 동일 수직면 상에 위치하는 측면들을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 제 1 반도체 칩과 상기 제 2 반도체 칩은 계단식으로 적층될 수 있다.
본 발명의 다른 견지에 따른 멀티-칩 패키지는 패키지 기판, 제 1 반도체 칩, 제 1 도전성 와이어, 제 2 반도체 칩, 제 2 도전성 와이어, 몰딩 부재 및 외부접속단자를 포함한다. 패키지 기판은 본드 핑거들이 배열된 상부면, 및 본드 핑거와 전기적으로 연결된 볼 랜드가 배열된 하부면을 갖는다. 상기 본드 핑거들 각각은 몸체부, 및 상기 몸체부보다 넓은 폭을 갖는 본딩부를 포함한다. 제 1 반도체 칩은 상기 패키지 기판의 상부면에 배치되고, 제 1 본딩 패드들을 갖는다. 제 1 도전성 와이어는 상기 제 1 본딩 패드들에 연결된 제 1 단부, 및 상기 본딩부에 연결된 제 2 단부를 갖는다. 제 2 반도체 칩은 상기 제 1 반도체 칩의 상부면에 배치되고, 제 2 본딩 패드들을 갖는다. 제 2 도전성 와이어는 상기 제 2 본딩 패드에 연결된 제 1 단부, 및 상기 제 1 도전성 와이어의 제 2 단부에 연결된 제 2 단부를 갖는다. 몰딩 부재는 상기 패키지 기판의 상부면에 형성되어 상기 제 1 반도체 칩과 상기 제 2 반도체 칩을 덮는다. 외부접속단자는 상기 볼 랜드에 실장된다.
상기된 본 발명에 따르면, 본드 핑거가 넓은 폭을 갖는 본딩부를 포함하므로, 복수개의 도전성 와이어 하단들이 넓은 본딩부에 정확하게 연결될 수 있다. 따라서, 패키지 기판과 반도체 칩들 간의 전기적 연결 신뢰도가 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
도 2는 도 1의 멀티-칩 패키지를 나타낸 평면도이다.
도 3은 도 1의 Ⅲ 부위를 확대해서 나타낸 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
도 5는 도 4의 멀티-칩 패키지를 나타낸 평면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 멀티-칩 패키지를 나타낸 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이고, 도 2는 도 1의 멀티-칩 패키지를 나타낸 평면도이며, 도 3은 도 1의 Ⅲ 부위를 확대해서 나타낸 단면도이다.
도 1을 참조하면, 본 실시예에 따른 멀티-칩 패키지(100)는 패키지 기판(110), 제 1 반도체 칩(140), 제 2 반도체 칩(150), 제 1 도전성 와이어(160), 제 2 도전성 와이어(162), 몰딩 부재(170) 및 외부접속단자(180)를 포함한다.
도 1 및 도 2를 참조하면, 본 실시예의 패키지 기판(110)은 본드 핑거들(120), 제 1 절연막(112), 제 2 절연막(114), 볼 랜드들(130) 및 컨택 플러그(132)를 포함한다.
본드 핑거(120)들은 패키지 기판(110)의 상부면에 배열된다. 본 실시예에서, 본드 핑거(120)들 각각은 몸체부(122) 및 본딩부(124)를 포함한다. 몸체부(122)는 패키지 기판(110)의 상부면 가장자리에 제 2 방향을 따라 연장된다. 본딩부(124)는 몸체부(122)의 내측 단부에 형성된다. 본딩부(124)는 몸체부(122)보다 넓은 폭을 갖는다. 본 실시예에서, 본딩부(124)는 대략 직사각형 형상을 가질 수 있다. 또한, 본딩부(124)들은 제 2 방향과 실질적으로 직교하는 제 1 방향을 따라 배열될 수 있다.
제 1 절연막(112)은 패키지 기판(110)의 상부면에 형성된다. 제 1 절연막(112)은 본딩부(124)를 노출시키는 개구부들을 갖는다. 제 1 절연막(112)은 몸체부(122)를 덮는 형상을 가질 수 있다. 본 실시예에서, 제 1 절연막(112)은 몸체부(122)를 부분적으로 또는 완전히 덮을 수 있다.
볼 랜드(130)들은 패키지 기판(110)의 하부면에 배열된다. 제 2 절연막(114)은 볼 랜드(130)들이 노출되도록 패키지 기판(110)의 하부면에 형성된다. 컨택 플러그(132)는 패키지 기판(110)에 수직하게 내장되어, 본드 핑거(120)의 몸체부(122)와 볼 랜드(130)를 전기적으로 연결시킨다.
제 1 반도체 칩(140)은 패키지 기판(110)의 상부면에 배치된다. 제 1 반도체 칩(140)은 제 1 본딩 패드(142)들을 갖는다. 본 실시예에서, 제 1 본딩 패드(142)들은 제 1 반도체 칩(140)의 상부면 양측 가장자리에 제 1 방향을 따라 배열될 수 있다. 따라서, 제 1 본딩 패드(142)들의 배열 방향과 본딩부(124)들의 배열 방향은 동일하다.
제 2 반도체 칩(150)은 제 1 반도체 칩(140)의 상부면에 배치된다. 제 2 반도체 칩(150)은 제 2 본딩 패드(152)들을 갖는다. 본 실시예에서, 제 2 본딩 패드(152)들은 제 2 반도체 칩(150)의 상부면 양측 가장자리에 제 1 방향을 따라 배열될 수 있다. 따라서, 제 2 본딩 패드(152)들의 배열 방향과 본딩부(124)들의 배열 방향은 동일하다.
본 실시예에서, 제 1 반도체 칩(140)과 제 2 반도체 칩(150)은 수직 방향을 따라 적층된다. 또한, 제 1 반도체 칩(140)과 제 2 반도체 칩(150)은 실질적으로 동일한 크기를 갖는다. 따라서, 제 1 반도체 칩(140)과 제 2 반도체 칩(150)은 실질적으로 동일한 수직 평면 상에 위치하는 측면들을 갖게 된다. 또한, 제 1 본딩 패드(142)들은 제 2 반도체 칩(150)으로 덮이게 되어 상부로 노출되지 않는다.
제 1 도전성 와이어(160)는 제 1 반도체 칩(140)과 패키지 기판(110)을 전기적으로 연결시킨다. 본 실시예에서, 제 1 도전성 와이어(160)는 제 1 반도체 칩(140)의 제 1 본딩 패드(142)에 연결된 제 1 단부, 및 제 1 단부로부터 연장되어 본드 핑거(120)의 본딩부(124)에 연결된 제 2 단부를 갖는다. 전술한 바와 같이, 본딩부(124)가 몸체부(122)보다 넓은 폭을 갖고 있으므로, 제 1 도전성 와이어(160)의 제 2 단부가 본딩부(124)에 정확하게 연결될 수 있다.
제 2 도전성 와이어(162)는 제 2 반도체 칩(150)과 패키지 기판(110)을 전기적으로 연결시킨다. 본 실시예에서, 제 2 도전성 와이어(162)는 제 2 반도체 칩(150)의 제 2 본딩 패드(152)에 연결된 제 1 단부, 및 제 1 단부로부터 연장되어 제 1 도전성 와이어(160)의 제 2 단부에 연결된 제 2 단부를 갖는다. 즉, 제 2 도전성 와이어(162)는 제 1 도전성 와이어(160) 상에 중첩되어, 제 1 도전성 와이어(160)를 경유해서 본딩부(124)에 전기적으로 연결된다. 따라서, 하나의 본딩부(124)에 제 1 도전성 와이어(160)와 제 2 도전성 와이어(162)의 제 2 단부들이 같이 연결된다.
도 3을 참조하면, 제 1 도전성 와이어(160)의 제 2 단부는 스티칭부(161)를 갖는다. 스티칭부(161)는 본딩부(124) 상에 본딩된다. 제 2 도전성 와이어(162)의 제 2 단부를 제 1 도전성 와이어(160)의 스티칭부(161)에 직접 연결시키는 것은 용이하지 않다. 따라서, 제 2 도전성 와이어(162)의 제 2 단부는 스티칭부(161)보다 넓은 면적을 갖는 범프부(163)를 갖는다. 범프부(163)는 스티칭부(161) 상에 본딩된다.
다시 도 1을 참조하면, 몰딩 부재(170)는 패키지 기판(110)의 상부면에 형성되어, 제 1 반도체 칩(140), 제 2 반도체 칩(150), 제 1 도전성 와이어(160) 및 제 2 도전성 와이어(162)를 덮는다. 몰딩 부재(170)는 외부 환경으로부터 제 1 반도체 칩(140), 제 2 반도체 칩(150), 제 1 도전성 와이어(160) 및 제 2 도전성 와이어(162)를 보호한다. 본 실시예에서, 몰딩 부재(170)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound : EMC)를 포함할 수 있다.
외부접속단자(180)는 패키지 기판(110)의 볼 랜드(130)에 실장된다. 본 실시예에서, 외부접속단자(180)는 솔더 볼을 포함할 수 있다.
본 실시예에 따르면, 본드 핑거가 몸체부보다 넓은 폭을 갖는 본딩부를 포함하므로, 복수개의 도전성 와이어 하단들이 넓은 본딩부에 정확하게 연결될 수 있다. 따라서, 패키지 기판과 반도체 칩들 간의 전기적 연결 신뢰도가 향상될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이고, 도 5는 도 4의 멀티-칩 패키지를 나타낸 평면도이다.
본 실시예에 따른 멀티-칩 패키지(100a)는 본드 핑거를 제외하고는 도 1의 멀티-칩 패키지(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 4 및 도 5를 참조하면, 본 실시예의 패키지 기판(110a)은 본드 핑거(120a)들을 포함한다. 본드 핑거(120a)들 각각은 몸체부(122a) 및 본딩부(124a)를 포함한다. 본딩부(124a)들은 제 1 방향을 따라 지그재그식으로 배열된다. 따라서, 홀수번째 본딩부(124a)들은 제 2 본딩 패드(152)들에 인접하게 위치한다. 반면에, 짝수번째 본딩부(124a)들은 제 2 본딩 패드(152)들로부터 멀게 위치한다. 결과적으로, 홀수번째 본딩부(124a)들에 연결된 제 2 도전성 와이어(162)들은 짝수번째 본딩부(124a)에 연결된 제 2 도전성 와이어(162)들의 길이보다 짧은 길이를 갖는다.
본 실시예에서, 홀수번째 본딩부(124a)들과 짝수번째 본딩부(124a)들은 제 1 방향을 따라 대향하는 측면들을 갖는다. 본딩부(124a)들의 대향 측면들은 제 1 방향을 따라 이격된다.
본 실시예에 따르면, 본딩부들이 지그재그식으로 배열되어 있으므로, 이웃하는 본딩부들 간의 간격이 넓어지게 된다. 따라서, 본딩부들이 충분히 넓은 폭을 가질 수가 있게 되어, 도전성 와이어들을 본딩부들에 보다 정확하게 연결시킬 수가 있다.
도 6은 본 발명의 또 다른 실시예에 따른 멀티-칩 패키지를 나타낸 평면도이다.
본 실시예에 따른 멀티-칩 패키지(100b)는 본드 핑거를 제외하고는 도 4의 멀티-칩 패키지(100a)의 구성요소들과 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 6을 참조하면, 본 실시예의 패키지 기판(110b)은 본드 핑거(120b)들을 포함한다. 본드 핑거(120b)들 각각은 몸체부(122b) 및 본딩부(124b)를 포함한다. 본딩부(124b)들은 제 1 방향을 따라 지그재그식으로 배열된다. 본 실시예에서, 본딩부(124b)들의 대향 측면들은 제 1 방향을 따라 부분적으로 중첩된다.
본 실시예에 따르면, 지그재그식으로 배열된 본딩부들이 제 1 방향을 따라 부분적으로 중첩되므로, 패키지 기판의 상부면을 점유하는 본딩부들의 면적이 줄어들게 된다. 따라서, 도전성 와이어와 본드 핑거 간의 전기적 연결 신뢰성을 향상시키면서 작은 크기의 멀티-칩 패키지 구현이 가능하게 된다.
도 7은 본 발명의 또 다른 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
본 실시예에 따른 멀티-칩 패키지(100c)는 반도체 칩들을 제외하고는 도 1의 멀티-칩 패키지(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 7을 참조하면, 본 실시예에 따른 멀티-칩 패키지(100c)는 제 1 반도체 칩(140c) 및 제 2 반도체 칩(150c)을 포함한다. 본 실시예에서, 제 1 반도체 칩(140c)과 제 2 반도체 칩(150c)은 계단식으로 적층된다. 따라서, 제 1 본딩 패드(142c)들은 제 2 반도체 칩(150c)으로 덮여지지 않게 되어, 상부를 향해 노출된다.
다른 실시예로서, 본 실시예의 멀티-칩 패키지(100c)는 도 4의 패키지 기판(110a) 또는 도 6의 패키지 기판(110b)를 포함할 수도 있다.
한편, 본 실시예들에서는, 멀티-칩 패키지가 2개의 반도체 칩들을 포함하는 것으로 예시하였으나, 멀티-칩 패키지는 3개 이상의 반도체 칩들을 포함할 수도 있다. 예를 들어서, 제 3 반도체 칩이 제 2 반도체 칩 상에 적층된 경우, 제 3 도전성 와이어가 제 3 반도체 칩의 제 3 본딩 패드와 본딩부를 전기적으로 연결시킨다. 또한, 제 2 도전성 와이어의 하단이 범프부를 갖고 있으므로, 제 2 도전성 와이어의 범프부에 연결되는 제 3 도전성 와이어의 하단은 스티칭부를 갖게 된다.
상술한 바와 같이 본 실시예들에 따르면, 본드 핑거가 넓은 폭을 갖는 본딩부를 포함하므로, 복수개의 도전성 와이어 하단들이 넓은 본딩부에 정확하게 연결될 수 있다. 따라서, 패키지 기판과 반도체 칩들 간의 전기적 연결 신뢰도가 향상될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 ; 패키징 기판 112 ; 제 1 절연막
114 ; 제 2 절연막 120 ; 본드 핑거
122 ; 몸체부 124 ; 본딩부
130 ; 볼 랜드 132 ; 컨택 플러그
140 ; 제 1 반도체 칩 142 ; 제 1 본딩 패드
150 ; 제 2 반도체 칩 152 ; 제 2 본딩 패드
160 ; 제 1 도전성 와이어 162 ; 제 2 도전성 와이어
170 ; 몰딩 부재 180 ; 외부접속단자

Claims (10)

  1. 본드 핑거들이 배열된 상부면을 갖고, 상기 본드 핑거들 각각은 몸체부, 및 상기 몸체부보다 넓은 폭을 갖는 본딩부를 포함하는 패키지 기판;
    상기 패키지 기판의 상부면에 배치되고, 제 1 본딩 패드들을 갖는 제 1 반도체 칩;
    상기 제 1 본딩 패드들에 연결된 제 1 단부, 및 상기 본딩부에 연결된 제 2 단부를 갖는 제 1 도전성 와이어;
    상기 제 1 반도체 칩의 상부면에 배치되고, 제 2 본딩 패드들을 갖는 제 2 반도체 칩; 및
    상기 제 2 본딩 패드에 연결된 제 1 단부, 및 상기 제 1 도전성 와이어의 제 2 단부에 연결된 제 2 단부를 갖는 제 2 도전성 와이어를 포함하는 멀티-칩 패키지.
  2. 제 1 항에 있어서, 상기 본딩부는 사각 형상을 갖는 멀티-칩 패키지.
  3. 제 1 항에 있어서, 상기 제 1 본딩 패드와 상기 제 2 본딩 패드는 제 1 방향을 따라 1줄로 배열되고, 상기 본딩부는 상기 제 1 방향을 따라 배열된 멀티-칩 패키지.
  4. 제 1 항에 있어서, 상기 제 1 본딩 패드와 상기 제 2 본딩 패드는 제 1 방향을 따라 2줄로 배열되고, 상기 본딩부는 상기 제 1 방향을 따라 지그재그 형태로 배열된 멀티-칩 패키지.
  5. 제 1 항에 있어서, 상기 제 1 도전성 와이어의 제 2 단부는 스티칭(stitching)부를 갖는 멀티-칩 패키지.
  6. 제 5 항에 있어서, 상기 제 2 도전성 와이어의 제 2 단부는 상기 제 2 단부의 스티칭부 상에 연결된 범프부를 갖는 멀티-칩 패키지.
  7. 제 1 항에 있어서, 상기 패키지 기판은 상기 패키지 기판의 하부면에 배열되어 상기 몸체부와 전기적으로 연결된 볼 랜드를 더 포함하는 멀티-칩 패키지.
  8. 제 7 항에 있어서, 상기 볼 랜드에 실장된 외부접속단자를 더 포함하는 멀티-칩 패키지.
  9. 제 1 항에 있어서, 상기 패키지 기판의 상부면에 형성되어 상기 제 1 반도체 칩과 상기 제 2 반도체 칩을 덮는 몰딩 부재를 더 포함하는 멀티-칩 패키지.
  10. 제 1 항에 있어서, 상기 제 1 반도체 칩과 상기 제 2 반도체 칩은 동일 수직면 상에 위치하는 측면들을 갖는 멀티-칩 패키지.
KR20130117630A 2013-10-02 2013-10-02 멀티-칩 패키지 KR20150039284A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130117630A KR20150039284A (ko) 2013-10-02 2013-10-02 멀티-칩 패키지
US14/327,710 US20150091168A1 (en) 2013-10-02 2014-07-10 Multi-chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130117630A KR20150039284A (ko) 2013-10-02 2013-10-02 멀티-칩 패키지

Publications (1)

Publication Number Publication Date
KR20150039284A true KR20150039284A (ko) 2015-04-10

Family

ID=52739309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130117630A KR20150039284A (ko) 2013-10-02 2013-10-02 멀티-칩 패키지

Country Status (2)

Country Link
US (1) US20150091168A1 (ko)
KR (1) KR20150039284A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102410023B1 (ko) * 2018-01-15 2022-06-17 에스케이하이닉스 주식회사 서로 다른 방향으로 스택된 칩 스택들을 포함하는 반도체 패키지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
SG117395A1 (en) * 2001-08-29 2005-12-29 Micron Technology Inc Wire bonded microelectronic device assemblies and methods of manufacturing same
TWI357640B (en) * 2007-01-24 2012-02-01 Siliconware Precision Industries Co Ltd Multichip stacking structure and fabricating metho
US7723852B1 (en) * 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
JP2009246218A (ja) * 2008-03-31 2009-10-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
KR101963314B1 (ko) * 2012-07-09 2019-03-28 삼성전자 주식회사 반도체 패키지 및 이의 제조 방법
US9418974B2 (en) * 2014-04-29 2016-08-16 Micron Technology, Inc. Stacked semiconductor die assemblies with support members and associated systems and methods

Also Published As

Publication number Publication date
US20150091168A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
KR102247916B1 (ko) 계단식 적층 구조를 갖는 반도체 패키지
US7402911B2 (en) Multi-chip device and method for producing a multi-chip device
KR20180046990A (ko) 비대칭 칩 스택들을 가지는 반도체 패키지
JP4845600B2 (ja) 積層型パッケージ
US9029993B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
KR20130042210A (ko) 멀티-칩 패키지 및 그의 제조 방법
KR20150016711A (ko) 멀티-칩 패키지
KR20150130660A (ko) 반도체 패키지 및 그의 제조 방법
KR102216195B1 (ko) 복수 개의 칩을 적층한 반도체 패키지
KR20100059061A (ko) 본드 핑거를 갖는 인쇄회로기판 및 반도체 패키지
KR20190087026A (ko) 서로 다른 방향으로 스택된 칩 스택들을 포함하는 반도체 패키지
KR101219484B1 (ko) 반도체 칩 모듈 및 이를 갖는 반도체 패키지 및 패키지 모듈
KR20150039284A (ko) 멀티-칩 패키지
US20080308913A1 (en) Stacked semiconductor package and method of manufacturing the same
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
KR20060074146A (ko) 반도체 패키지 모듈
TWI423405B (zh) 具載板之封裝結構
KR20110123505A (ko) 반도체 패키지
US6984882B2 (en) Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール
KR20100050981A (ko) 반도체 패키지 및 이를 이용한 스택 패키지
KR20110130017A (ko) 멀티-칩 패키지 및 그의 제조 방법
KR20080001388A (ko) 반도체 패키지
KR20160148223A (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
KR101006529B1 (ko) 볼 랜드 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid