KR20060074146A - 반도체 패키지 모듈 - Google Patents

반도체 패키지 모듈 Download PDF

Info

Publication number
KR20060074146A
KR20060074146A KR1020040112790A KR20040112790A KR20060074146A KR 20060074146 A KR20060074146 A KR 20060074146A KR 1020040112790 A KR1020040112790 A KR 1020040112790A KR 20040112790 A KR20040112790 A KR 20040112790A KR 20060074146 A KR20060074146 A KR 20060074146A
Authority
KR
South Korea
Prior art keywords
semiconductor package
printed circuit
circuit board
semiconductor
package module
Prior art date
Application number
KR1020040112790A
Other languages
English (en)
Inventor
최일흥
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040112790A priority Critical patent/KR20060074146A/ko
Publication of KR20060074146A publication Critical patent/KR20060074146A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 복수의 반도체 패키지를 적층한 3차원 구조를 갖는 반도체 패키지 모듈에 있어서, 상부 반도체 패키지 및 하부 반도체 패키지가 인터포저를 개재하여 적층된 구조를 제시한다. 본 발명의 반도체 패키지 모듈은 인터포저를 사용하기 때문에 상하부 접속단자의 위치를 자유롭게 배치할 수 있다. 또한, 상하부 패키지 구조가 실질적으로 동일하기 때문에 단순화된 패키지 제조 공정에 의해 반도체 패키지 모듈의 생산 비용을 절약할 수 있다.
반도체 패키지, 반도체 패키지 모듈, 적층, 인터포저

Description

반도체 패키지 모듈{Semiconductor package module}
도 1은 종래기술에 따른 반도체 패키지 모듈의 일례를 보여주는 단면도이다.
도 2는 종래기술에 따른 반도체 패키지 모듈의 다른 예를 보여주는 단면도이다.
도 3은 종래기술에 따른 반도체 패키지 모듈의 또 다른 예를 보여주는 단면도이다.
도 4는 본 발명의 제1 실시예에 따른 반도체 패키지 모듈을 보여주는 단면도이다.
도 5는 본 발명의 제2 실시예에 따른 반도체 패키지 모듈을 보여주는 단면도이다.
도 6은 본 발명의 제3 실시예에 따른 반도체 패키지 모듈을 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10, 20, 30, 40, 50, 60, 70, 80, 100, 110 : 수지 봉지부
130, 140 : 반도체 칩
11, 21, 31, 41, 51, 61, 71, 81, 101, 111, 131, 141 : 인쇄회로기판
13, 23, 33, 43, 53, 63, 73, 83, 103, 113, 133, 143 : 접속단자
91, 121, 151 : 인터포저(interposer)
본 발명은 복수의 반도체 패키지를 적층한 3차원 구조를 갖는 반도체 패키지 모듈에 관한 것으로, 상세하게는 상부 반도체 패키지 및 하부 반도체 패키지 사이에 인터포저를 개재시킴으로써 낮은 비용으로 생산이 가능한 반도체 패키지 모듈에 관한 것이다.
이하, 도면을 참조하여 종래기술에 따른 반도체 패키지 모듈에 대해 계속 설명한다.
도 1은 종래기술에 따른 반도체 패키지 모듈의 일례를 나타내는 도이다.
도 1에서 나타낸 것처럼, 종래기술에 따른 반도체 패키지 모듈은 일반적으로 상부 반도체 패키지 및 하부 반도체 패키지가 적층된 구조이다. 하부 패키지는 하부 인쇄회로기판(21) 상에 실장된 하부 반도체 칩(미도시), 하부 반도체 칩을 외부로부터 보호하는 수지봉지부(20) 및 하부 인쇄회로기판(21) 하부면에 부착되며 반도체 칩을 외부와 전기적으로 접속시켜주는 복수개의 하부 접속단자(23)를 포함한다. 하부 인쇄회로기판(21)은 그 상하부 면에 각각 배선패턴(22, 24)을 구비하며 하부 인쇄회로기판(21)의 하부면에 형성된 배선패턴(22)에 하부 접속단자 (23)가 부착된다.
상부 패키지는 상부 인쇄회로기판(11) 상에 실장된 상부 반도체 칩(미도시), 상부 반도체 칩을 외부로부터 보호하는 수지봉지부(10) 및 상부 인쇄회로기판(11) 하부면에 부착되며 상부 반도체 칩을 외부와 전기적으로 접속시켜주는 복수개의 상부 접속단자(13)를 포함한다. 상부 인쇄회로기판(11)은 그 하부면에 배선패턴(12)을 구비하며 여기에 상부 접속단자(23)가 부착된다.
도 1에 나타낸 바와 같이, 본 예에 있어서의 상부 및 하부 반도체 패키지는 서로 다른 형태를 갖는다. 즉, 상부 반도체 패키지의 수지봉지부(10)는 상부 인쇄회로기판(11)의 상부면 전부를 덮고 있는 반면, 하부 반도체 패키지의 수지봉지부(20)는 하부 인쇄회로기판(21)의 중앙 상부면 일부를 덮고 노출된 다른 일부의 상부면에 배선패턴(24)이 형성되어 있다. 상부 접속단자(13)는 하부 인쇄회로기판(21)의 상부면에 형성된 배선패턴(24) 상에 솔더페이스트(solder paste; 25)를 개재하여 전기적, 기계적으로 접속되어 반도체 패키지 모듈이 완성된다.
본 예에 의한 종래기술의 반도체 패키지 모듈에 있어, 하부 접속단자(23)의 위치를 자유롭게 배치할 수 있으나, 상부 접속단자(13)의 위치는 상부 반도체 패키지의 가장자리로 한정된다. 이는 상부 접속단자(13)의 위치가 하부 수지 봉지부(20)에 의해 제한을 받기 때문이다. 이러한 접속단자 위치의 제한은 반도체 패키지의 설계에 있어 자유도를 제한할 뿐만 아니라, 패키지 또는 패키지 모듈을 실장하는데 필요한 마더보드(motherboard) 상의 면적을 줄이는데 한계 요인으로 작용한다.
도 2는 종래기술에 따른 반도체 패키지 모듈의 다른 일례를 나타내는 도이다.
도 2에 따른 종래기술에 따른 반도체 패키지 모듈은 상부 반도체 패키지 및 하부 반도체 패키지가 적층된 구조이다. 하부 패키지는 하부 인쇄회로기판(41) 상에 실장된 하부 반도체 칩(미도시), 하부 반도체 칩을 외부로부터 보호하는 수지봉지부(40) 및 하부 인쇄회로기판(41) 하부면에 부착되며 반도체 칩을 외부와 전기적으로 접속시켜주는 복수개의 하부 접속단자(43)를 포함한다. 하부 인쇄회로기판(41)은 그 상하부 면에 각각 배선패턴(42, 44)을 구비하며 하부 인쇄회로기판(41)의 하부면에 형성된 배선패턴(42)에 하부 접속단자(43)가 부착된다.
상부 패키지는 상부 인쇄회로기판(31) 상에 실장된 상부 반도체 칩(미도시), 상부 반도체 칩을 외부로부터 보호하는 수지봉지부(30) 및 상부 인쇄회로기판(31) 하부면에 부착되며 상부 반도체 칩을 외부와 전기적으로 접속시켜주는 복수개의 상부 접속단자(33)를 포함한다. 상부 인쇄회로기판(31)은 그 하부면에 배선패턴(32)을 구비하며 여기에 상부 접속단자(33)가 부착된다.
도 2에 나타낸 바와 같이, 본 예에 있어서의 상부 및 하부 반도체 패키지는 접속단자(33, 43)를 제외하면 실질적으로 서로 같은 형태를 갖는다. 즉, 상하부 반도체 패키지의 수지봉지부(30, 40)는 인쇄회로기판(31, 41)의 중앙 상부면 일부를 덮는다. 상부 접속단자(33)는 하부 인쇄회로기판(41)의 상부 면에 형성된 배선패턴(44) 상에 솔더페이스트(solder paste; 45)를 개재하여 전기적, 기계적으로 접속되어 반도체 패키지 모듈이 완성된다. 도 1의 종래기술의 반도체 패키지 모듈과 마찬가지로, 하부 접속단자(43)의 위치를 자유롭게 배치할 수 있으나, 상부 접속단자(33)의 위치는 상부 반도체 패키지의 가장자리로 한정된다.
반도체 모듈의 생산에 있어 상부 패키지와 하부 패키지의 구조의 동일 여부는 생산 비용의 측면에서 중요한 요인 중에 하나이다. 즉, 도 1 및 2의 예와 같이 패키지 구조가 다를 경우 별개의 제조 공정에 의해 상하부 패키지가 생산되어야 하므로 반도체 패키지 모듈의 생산 비용이 증가할 수 있다. 도 3은 상하부 패키지의 구조가 동일한 종래기술에 따른 반도체 패키지 모듈의 또 다른 일례를 나타내는 도이다.
도 3에 따른 종래기술에 따른 반도체 패키지 모듈은 상부 반도체 패키지 및 하부 반도체 패키지가 적층된 구조이다. 하부 패키지는 하부 인쇄회로기판(61) 상에 실장된 하부 반도체 칩(미도시), 하부 반도체 칩을 외부로부터 보호하는 수지봉지부(60) 및 하부 인쇄회로기판(61) 하부면에 부착되며 반도체 칩을 외부와 전기적으로 접속시켜주는 복수개의 하부 접속단자(63)를 포함한다. 하부 인쇄회로기판(61)은 그 상하부 면에 각각 배선패턴(62, 64)을 구비하며 하부 인쇄회로기판(61)의 하부면에 형성된 배선패턴(62)에 하부 접속단자(63)가 부착된다.
상부 패키지는 상부 인쇄회로기판(51) 상에 실장된 상부 반도체 칩(미도시), 상부 반도체 칩을 외부로부터 보호하는 수지봉지부(50) 및 상부 인쇄회로기판(51) 하부면에 부착되며 상부 반도체 칩을 외부와 전기적으로 접속시켜주는 복수개의 상부 접속단자(53)를 포함한다. 상부 인쇄회로기판(51)은 그 하부면에 배선패턴(52)을 구비하며 여기에 상부 접속단자(53)가 부착된다.
도 3에 나타낸 바와 같이, 본 예에 있어서의 상부 및 하부 반도체 패키지는 서로 같은 형태를 갖는다. 상부 접속단자(53)는 하부 인쇄회로기판(61)의 상부면에 형성된 배선패턴(64) 상에 솔더페이스트(solder paste; 65)를 개재하여 전기적, 기계적으로 접속되어 반도체 패키지 모듈이 완성된다. 그러나, 도 1 및 2의 종래기술의 반도체 패키지 모듈과 비슷하게, 상하부 접속단자(53, 63)의 위치는 각각의 반도체 패키지의 가장자리로 한정된다.
따라서, 본 발명은 간단한 공정과 부품의 추가만으로 앞서 기술했던 종래 기술의 문제점들을 해결할 수 있는 반도체 패키지 모듈의 제공을 그 목적으로 한다.
이러한 목적을 달성하기 위하여 본 발명은 다음의 구성을 가지는 반도체 패키지 모듈을 제공한다.
본 발명의 실시예에 따른 반도체 패키지 모듈은, 상부 반도체 패키지와 하부 반도체 패키지와 상하부 반도체 패키지들 사이에 개재된 인터포저를 포함한다. 상부 반도체 패키지는 상부 인쇄회로기판, 상부 인쇄회로기판 상에 형성된 상부 반도체 칩 및 상부 인쇄회로기판 하부에 형성된 상부 접속수단을 포함한다. 상부 반도체 패키지는 인터포저를 개재하여 하부 반도체 패키지 상에 적층된다. 하부 반도체 패키지는 하부 인쇄회로기판, 하부 인쇄회로기판 상에 형성된 하부 반도체 칩 및 하부 인쇄회로기판 하부에 형성된 하부 접속수단을 포함한다. 인터포저는 상부 접속수단 및 하부 인쇄회로기판과 각각 전기적으로 연결된다. 상부 접속수단은 하부 반도체 칩의 상부에 위치할 수 있다. 하부 반도체 패키지는 상부 반도체 패키지와 실질적으로 동일한 구조를 가질 수 있다. 인터포저는 그 하부면에 홈을 구비할 수 있고, 하부 반도체 칩이 홈에 삽입될 수 있다.
본 발명의 다른 실시예에 따른 반도체 패키지 모듈은, 상부 반도체 패키지와 하부 반도체 패키지와 상하부 반도체 패키지들 사이에 개재된 인터포저를 포함한다. 상부 반도체 패키지는 상부 인쇄회로기판, 상부 인쇄회로기판 상에 형성된 상부 수지봉지부 및 상부 인쇄회로기판 하부에 형성된 상부 접속수단을 포함한다. 상부 반도체 패키지는 인터포저를 개재하여 하부 반도체 패키지 상에 적층된다. 하부 반도체 패키지는 하부 인쇄회로기판, 하부 인쇄회로기판 상에 형성된 하부 수지봉지부 및 하부 인쇄회로기판 하부에 형성된 하부 접속수단을 포함한다. 상기 인터포저는 상부 접속수단 및 하부 인쇄회로기판과 각각 전기적으로 연결된다. 상부 접속수단은 하부 수지봉지부의 상부에 위치할 수 있다. 하부 반도체 패키지는 상부 반도체 패키지와 실질적으로 동일한 구조를 가질 수 있다. 인터포저는 그 하부면에 홈을 구비할 수 있고 하부 수지봉지부가 홈에 삽입될 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 4는 본 발명의 제1 실시예에 따른 반도체 패키지 모듈을 나타내는 도이다. 도 4에서 나타낸 것처럼, 본 발명에 따른 반도체 패키지 모듈은 상부 반도체 패키지 및 하부 반도체 패키지가 인터포저(interposer)를 개재하여 적층된 구조이다. 하부 패키지는 하부 인쇄회로기판(81) 상에 실장된 하부 반도체 칩(미도시), 하부 반도체 칩을 외부로부터 보호하는 수지봉지부(80) 및 하부 인쇄회로기판(81) 하부면에 부착되며 반도체 칩을 외부와 전기적으로 접속시켜주는 복수개의 하부 접 속단자(83)를 포함한다. 하부 인쇄회로기판(81)은 그 상하부 면에 각각 배선패턴(82, 84)을 구비하며 하부 인쇄회로기판(81)의 하부면에 형성된 배선패턴(82)에 하부 접속단자(83)가 부착된다.
상부 패키지는 상부 인쇄회로기판(71) 상에 실장된 상부 반도체 칩(미도시), 상부 반도체 칩을 외부로부터 보호하는 수지봉지부(70) 및 상부 인쇄회로기판(71) 하부면에 부착되며 상부 반도체 칩을 외부와 전기적으로 접속시켜주는 복수개의 상부 접속단자(73)를 포함한다. 상부 인쇄회로기판(71)은 그 하부면에 배선패턴(72)을 구비하며 여기에 상부 접속단자(73)가 부착된다.
도 4에 나타낸 바와 같이, 본 실시예에 있어서의 상부 및 하부 반도체 패키지는 서로 다른 형태를 갖는다. 즉, 상부 반도체 패키지의 수지봉지부(70)는 상부 인쇄회로기판(71)의 상부면 전부를 덮고 있는 반면, 하부 반도체 패키지의 수지봉지부(80)는 하부 인쇄회로기판(81)의 중앙 상부면 일부를 덮고 노출된 다른 일부의 상부면에 배선패턴(84)이 형성되어 있다.
인터포저(91)는 그 상하부 면에 각각 배선패턴(94, 92)을 구비하며, 하부면의 중앙에는 홈(recess; 98)을 구비한다. 상부 접속단자(73)는 인터포저(91)의 상부면에 형성된 배선패턴(94) 상에 솔더페이스트(solder paste; 95)를 개재하여 전기적, 기계적으로 접속되고, 인터포저(91)의 하부면에 형성된 배선패턴(92)은 하부 인쇄회로기판(81)의 상부면에 형성된 배선패턴(84) 상에 솔더페이스트(solder paste; 85)를 개재하여 전기적, 기계적으로 접속되어 반도체 패키지 모듈이 완성된다. 이때, 하부 반도체 패키지의 수지봉지부(80)는 인터포저(91)의 홈(recess; 98) 에 삽입되고, 접착수단(99)에 의해 기계적으로 접속된다.
본 실시예에 의한 반도체 패키지 모듈에 있어, 하부 접속단자(83) 및 상부 접속단자(73)의 위치를 자유롭게 배치할 수 있다. 이는 상부 접속단자(73)의 위치가 하부 수지 봉지부(80)에 의해 제한을 받지 않기 때문이다. 하부 접속단자(83) 및 상부 접속단자(73)는 솔더볼(solder ball)일 수 있다.
본 발명이 속하는 기술분야에 잘 알려진 바와 같이, 수지봉지부(70, 80) 안에 밀봉된 반도체 칩은 다양한 실장 형태와 전기적 연결 방식을 취할 수 있으며, 특정 유형에 본 발명의 범위가 한정되는 것은 아니다. 몇 가지 예를 들면, 접착제를 사용한 일반적인 칩 부착 형태로 반도체 칩이 인쇄회로기판(71, 81) 위에 실장될 수도 있고, 플립 칩 본딩(flip chip bonding)의 형태로 실장될 수도 있다. 또한, 본딩와이어나 전도성 범프(bump) 등을 이용하여 반도체 칩과 인쇄회로기판(71, 81) 간의 전기적 연결을 구현할 수 있다. 한편, 수지봉지부(70, 80)는 반도체 칩을 완전히 밀봉하는 몰딩 수지(molding resin)이거나 또는 전기적 연결부 만을 보호하는 언더필 수지(underfill resin)일 수 있다.
도 5는 본 발명의 제2 실시예에 따른 반도체 패키지 모듈을 나타내는 도이다. 도 5에서 나타낸 것처럼, 본 발명에 따른 반도체 패키지 모듈은 상부 반도체 패키지 및 하부 반도체 패키지가 인터포저를 개재하여 적층된 구조이다. 하부 패키지는 하부 인쇄회로기판(111) 상에 실장된 하부 반도체 칩(미도시), 하부 반도체 칩을 외부로부터 보호하는 수지봉지부(110) 및 하부 인쇄회로기판(111) 하부면에 부착되며 반도체 칩을 외부와 전기적으로 접속시켜주는 복수개의 하부 접속단자 (113)를 포함한다. 하부 인쇄회로기판(111)은 그 상하부 면에 각각 배선패턴(112, 114)을 구비하며 하부 인쇄회로기판(111)의 하부면에 형성된 배선패턴(112)에 하부 접속단자(113)가 부착된다.
상부 패키지는 상부 인쇄회로기판(101) 상에 실장된 상부 반도체 칩(미도시), 상부 반도체 칩을 외부로부터 보호하는 수지봉지부(100) 및 상부 인쇄회로기판(101) 하부면에 부착되며 상부 반도체 칩을 외부와 전기적으로 접속시켜주는 복수개의 상부 접속단자(103)를 포함한다. 상부 인쇄회로기판(101)은 그 하부면에 배선패턴(102)을 구비하며 여기에 상부 접속단자(103)가 부착된다.
도 5에 나타낸 바와 같이, 본 실시예에 있어서의 상부 및 하부 반도체 패키지는 서로 같은 형태를 갖는다. 즉, 상하부 반도체 패키지의 수지봉지부(110, 100)는 인쇄회로기판(111, 101)의 중앙 상부면 일부를 덮는다.
인터포저(121)는 그 상하부 면에 각각 배선패턴(124, 122)을 구비하며, 하부면의 중앙에는 홈(recess; 128)을 구비한다. 상부 접속단자(103)는 인터포저(121)의 상부면에 형성된 배선패턴(124) 상에 솔더페이스트(solder paste; 125)를 개재하여 전기적, 기계적으로 접속되고, 인터포저(121)의 하부면에 형성된 배선패턴(122)은 하부 인쇄회로기판(111)의 상부면에 형성된 배선패턴(114) 상에 솔더페이스트(solder paste; 125)를 개재하여 전기적, 기계적으로 접속되어 반도체 패키지 모듈이 완성된다. 이때, 하부 반도체 패키지의 수지봉지부(110)는 인터포저(121)의 홈(recess; 128)에 삽입되고, 접착수단(129)에 의해 기계적으로 접속된다.
본 실시예에 의한 반도체 패키지 모듈에 있어, 하부 접속단자(113) 및 상부 접속단자(103)의 위치를 자유롭게 배치할 수 있다. 이는 상부 접속단자(103)의 위치가 하부 수지 봉지부(110)에 의해 제한을 받지 않기 때문이다. 또한, 상하부 패키지 구조가 실질적으로 동일하기 때문에 단순화된 패키지 제조 공정에 의해 상하부 패키지가 생산되어 종래 기술 대비 반도체 패키지 모듈의 생산 비용을 절약할 수 있다. 하부 접속단자(113) 및 상부 접속단자(103)는 솔더볼(solder ball)일 수 있다.
본 발명이 속하는 기술분야에 잘 알려진 바와 같이, 수지봉지부(100, 110) 안에 밀봉된 반도체 칩은 다양한 실장 형태와 전기적 연결 방식을 취할 수 있으며, 특정 유형에 본 발명의 범위가 한정되는 것은 아니다. 몇 가지 예를 들면, 접착제를 사용한 일반적인 칩 부착 형태로 반도체 칩이 인쇄회로기판(101, 111) 위에 실장될 수도 있고, 플립 칩 본딩의 형태로 실장될 수도 있다. 또한, 본딩와이어나 전도성 범프 등을 이용하여 반도체 칩과 인쇄회로기판(101, 111) 간의 전기적 연결을 구현할 수 있다. 한편, 수지봉지부(100, 110)는 반도체 칩을 완전히 밀봉하는 몰딩 수지이거나 또는 전기적 연결부 만을 보호하는 언더필 수지일 수 있다.
도 6은 본 발명의 제3 실시예에 따른 반도체 패키지 모듈을 나타내는 도이다. 도 6에서 나타낸 것처럼, 본 발명에 따른 반도체 패키지 모듈은 상부 반도체 패키지 및 하부 반도체 패키지가 인터포저를 개재하여 적층된 구조로 제2 실시예와 실질적으로 동일하다. 단, 상하부 반도체 패키지의 구조에 있어 제2 실시예와 일부 다르다. 하부 패키지는 하부 인쇄회로기판(141) 상에 접착수단(134)에 의해 실장된 하부 반도체 칩(140) 및 하부 인쇄회로기판(141) 상부면에 부착되며 반도체 칩을 외부와 전기적으로 접속시켜주는 복수개의 하부 접속단자(143)를 포함한다. 하부 인쇄회로기판(141)은 그 상하부 면에 각각 배선패턴(142, 144)을 구비한다. 하부 인쇄회로기판(141)의 하부면에 형성된 배선패턴(142)의 일부에 하부 접속단자(143)가 부착되고, 하부 인쇄회로기판(141)의 하부면에 형성된 배선패턴(142)의 다른 일부에는 하부 반도체 칩(140)이 하부 인쇄회로기판(141)의 중앙에 형성된 창(window)을 통하여 본딩와이어(147)에 의해 전기적으로 접속된다. 본딩와이어(147)는 수지봉지부(148)에 의해 밀봉된다.
상부 패키지도 하부 패키지와 마찬가지로, 상부 인쇄회로기판(131), 접착수단(134), 상부 반도체 칩(130), 상부 접속단자(133), 배선패턴(132, 134), 본딩와이어(137) 및 수지봉지부(138)을 구비한다. 도 6에 나타낸 바와 같이, 본 실시예에 있어서의 상부 및 하부 반도체 패키지는 서로 같은 형태를 갖는다.
인터포저(151)는 그 상하부 면에 각각 배선패턴(154, 152)을 구비하며, 하부면의 중앙에는 홈(recess; 158)을 구비한다. 상부 접속단자(133)는 인터포저(151)의 상부면에 형성된 배선패턴(154) 상에 솔더페이스트(solder paste; 미도시)를 개재하여 전기적, 기계적으로 접속되고, 인터포저(151)의 하부면에 형성된 배선패턴(152)은 하부 인쇄회로기판(141)의 상부면에 형성된 배선패턴(144) 상에 솔더페이스트(solder paste; 145)를 개재하여 전기적, 기계적으로 접속되어 반도체 패키지 모듈이 완성된다. 이때, 하부 반도체 패키지의 수지봉지부(110)는 인터포저(151)의 홈(recess; 158)에 삽입되고, 접착수단(129)에 의해 기계적으로 접속된다.
본 실시예에 의한 반도체 패키지 모듈에 있어, 하부 접속단자(143) 및 상부 접속단자(133)의 위치를 자유롭게 배치할 수 있다. 또한, 상하부 패키지 구조가 실질적으로 동일하기 때문에 단순화된 패키지 제조 공정에 의해 상하부 패키지가 생산되어 종래 기술 대비 반도체 패키지 모듈의 생산 비용을 절약할 수 있다. 하부 접속단자(143) 및 상부 접속단자(133)는 솔더볼(solder ball)일 수 있다.
본 발명의 패키지 모듈 구조를 따르면 인터포저를 사용하기 때문에 상하부 접속단자의 위치를 자유롭게 배치할 수 있다. 또한, 상하부 패키지 구조가 실질적으로 동일하기 때문에 단순화된 패키지 제조 공정에 의해 상하부 패키지가 생산되어 종래 기술 대비 반도체 패키지 모듈의 생산 비용을 절약할 수 있다.

Claims (8)

  1. 상부 인쇄회로기판, 상기 상부 인쇄회로기판 상에 형성된 상부 반도체 칩 및 상기 상부 인쇄회로기판 하부에 형성된 상부 접속수단을 포함하는 상부 반도체 패키지;
    하부 인쇄회로기판, 상기 하부 인쇄회로기판 상에 형성된 하부 반도체 칩 및 상기 하부 인쇄회로기판 하부에 형성된 하부 접속수단을 포함하는 하부 반도체 패키지; 및
    상기 상하부 반도체 패키지들 사이에 개재된 인터포저를 포함하는 반도체 패키지 모듈에 있어, 상기 인터포저는 상기 상부 접속수단 및 상기 하부 인쇄회로기판과 각각 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지 모듈.
  2. 제1항에 있어서, 상기 상부 접속수단은 상기 하부 반도체 칩의 상부에 위치하는 것을 특징으로 하는 반도체 패키지 모듈.
  3. 제1항에 있어서, 상기 하부 반도체 패키지는 상기 상부 반도체 패키지와 실질적으로 동일한 구조를 갖는 것을 특징으로 하는 반도체 패키지 모듈.
  4. 상부 인쇄회로기판, 상기 상부 인쇄회로기판 상에 형성된 상부 수지봉지부 칩 및 상기 상부 인쇄회로기판 하부에 형성된 상부 접속수단을 포함하는 상부 반도 체 패키지;
    하부 인쇄회로기판, 상기 하부 인쇄회로기판 상에 형성된 하부 수지봉지부 및 상기 하부 인쇄회로기판 하부에 형성된 하부 접속수단을 포함하는 하부 반도체 패키지; 및
    상기 상하부 반도체 패키지들 사이에 개재된 인터포저를 포함하는 반도체 패키지 모듈에 있어, 상기 인터포저는 상기 상부 접속수단 및 상기 하부 인쇄회로기판과 각각 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지 모듈.
  5. 제4항에 있어서, 상기 상부 접속수단은 상기 하부 수지봉지부의 상부에 위치하는 것을 특징으로 하는 반도체 패키지 모듈.
  6. 제4항에 있어서, 상기 하부 반도체 패키지는 상기 상부 반도체 패키지와 실질적으로 동일한 구조를 갖는 것을 특징으로 하는 반도체 패키지 모듈.
  7. 제1항에 있어서, 상기 인터포저는 그 하부면에 홈을 구비하고, 상기 하부 반도체 칩이 상기 홈에 삽입되는 것을 특징으로 하는 반도체 패키지 모듈.
  8. 제4항에 있어서, 상기 인터포저는 그 하부면에 홈을 구비하고, 상기 하부 수지봉지부가 상기 홈에 삽입되는 것을 특징으로 하는 반도체 패키지 모듈.
KR1020040112790A 2004-12-27 2004-12-27 반도체 패키지 모듈 KR20060074146A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040112790A KR20060074146A (ko) 2004-12-27 2004-12-27 반도체 패키지 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040112790A KR20060074146A (ko) 2004-12-27 2004-12-27 반도체 패키지 모듈

Publications (1)

Publication Number Publication Date
KR20060074146A true KR20060074146A (ko) 2006-07-03

Family

ID=37166936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040112790A KR20060074146A (ko) 2004-12-27 2004-12-27 반도체 패키지 모듈

Country Status (1)

Country Link
KR (1) KR20060074146A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100902913B1 (ko) * 2007-12-05 2009-06-15 한국전자통신연구원 적층 반도체 패키지 및 이의 제조 방법
KR100923562B1 (ko) * 2007-05-08 2009-10-27 삼성전자주식회사 반도체 패키지 및 그 형성방법
KR101030769B1 (ko) * 2007-01-23 2011-04-27 삼성전자주식회사 스택 패키지 및 스택 패키징 방법
US7999367B2 (en) 2007-08-06 2011-08-16 Samsung Electronics Co., Ltd. Stacked memory device
KR101150489B1 (ko) * 2010-06-03 2012-05-31 삼성전기주식회사 반도체패키지 및 그 제조방법
US8421244B2 (en) 2007-05-08 2013-04-16 Samsung Electronics Co., Ltd. Semiconductor package and method of forming the same
KR101363993B1 (ko) * 2012-05-11 2014-02-18 (주)윈팩 적층 반도체 패키

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101030769B1 (ko) * 2007-01-23 2011-04-27 삼성전자주식회사 스택 패키지 및 스택 패키징 방법
KR100923562B1 (ko) * 2007-05-08 2009-10-27 삼성전자주식회사 반도체 패키지 및 그 형성방법
US8022555B2 (en) 2007-05-08 2011-09-20 Samsung Electronics Co., Ltd. Semiconductor package and method of forming the same
US8129221B2 (en) 2007-05-08 2012-03-06 Samsung Electronics Co., Ltd. Semiconductor package and method of forming the same
US8421244B2 (en) 2007-05-08 2013-04-16 Samsung Electronics Co., Ltd. Semiconductor package and method of forming the same
US8736035B2 (en) 2007-05-08 2014-05-27 Samsung Electronics Co. Ltd. Semiconductor package and method of forming the same
US9484292B2 (en) 2007-05-08 2016-11-01 Samsung Electronics Co. Ltd. Semiconductor package and method of forming the same
US9685400B2 (en) 2007-05-08 2017-06-20 Samsung Electronics Co., Ltd. Semiconductor package and method of forming the same
US7999367B2 (en) 2007-08-06 2011-08-16 Samsung Electronics Co., Ltd. Stacked memory device
KR100902913B1 (ko) * 2007-12-05 2009-06-15 한국전자통신연구원 적층 반도체 패키지 및 이의 제조 방법
KR101150489B1 (ko) * 2010-06-03 2012-05-31 삼성전기주식회사 반도체패키지 및 그 제조방법
KR101363993B1 (ko) * 2012-05-11 2014-02-18 (주)윈팩 적층 반도체 패키

Similar Documents

Publication Publication Date Title
US8643163B2 (en) Integrated circuit package-on-package stacking system and method of manufacture thereof
US7687899B1 (en) Dual laminate package structure with embedded elements
US6828665B2 (en) Module device of stacked semiconductor packages and method for fabricating the same
US6833628B2 (en) Mutli-chip module
KR100621991B1 (ko) 칩 스케일 적층 패키지
KR101076062B1 (ko) 오프셋 집적 회로 패키지-온-패키지 적층 시스템
US7829990B1 (en) Stackable semiconductor package including laminate interposer
US20070108583A1 (en) Integrated circuit package-on-package stacking system
US20080029884A1 (en) Multichip device and method for producing a multichip device
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
KR20110040458A (ko) 패시브 소자들이 실장된 반도체 패키지
US7498666B2 (en) Stacked integrated circuit
KR20060074146A (ko) 반도체 패키지 모듈
US7154171B1 (en) Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
KR20030059459A (ko) 칩 적층 패키지
KR100650769B1 (ko) 적층형 패키지
KR20010062929A (ko) 적층 칩 패키지
KR100650049B1 (ko) 멀티 칩 패키지를 이용하는 적층 패키지
KR20110130017A (ko) 멀티-칩 패키지 및 그의 제조 방법
KR101392765B1 (ko) 반도체 패키지 및 그 제조 방법
CN112447690B (zh) 天线置顶的半导体封装结构
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
KR200278534Y1 (ko) 칩 크기 패키지
KR20020028473A (ko) 적층 패키지
KR20100078957A (ko) 반도체 모듈

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination