JP4845600B2 - 積層型パッケージ - Google Patents

積層型パッケージ Download PDF

Info

Publication number
JP4845600B2
JP4845600B2 JP2006158464A JP2006158464A JP4845600B2 JP 4845600 B2 JP4845600 B2 JP 4845600B2 JP 2006158464 A JP2006158464 A JP 2006158464A JP 2006158464 A JP2006158464 A JP 2006158464A JP 4845600 B2 JP4845600 B2 JP 4845600B2
Authority
JP
Japan
Prior art keywords
substrate
chip
vertical bar
guide
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006158464A
Other languages
English (en)
Other versions
JP2007019484A (ja
Inventor
泰 敏 姜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2007019484A publication Critical patent/JP2007019484A/ja
Application granted granted Critical
Publication of JP4845600B2 publication Critical patent/JP4845600B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、複数の半導体チップを内部に積層させた積層型パッケージに関し、特に半導体チップと基板との電気的接続を容易に行うことができる積層型パッケージに関する。
一般に、最終の半導体製品の大きさと重さはパッケージ（package）によりほぼ決定される。そして、近年電子製品が徐々に小型化されることによって半導体素子が実装される空間はより縮小され、一方、電子製品はより多機能化され、かつ、高性能化されるので、これを実現するために製品に搭載される半導体素子の種類及び数は増加する傾向にある。したがって、単位体積当たりの実装効率を高めるために、パッケージに関しては、薄型、小型、かつ、軽量化された積層型パッケージの開発が進められている。
図１は、このような積層型パッケージの一例を示す断面図である。従来の積層型パッケージは、図１に示すように、基板１１の一方の面に複数の半導体チップ（以下、単にチップと記す）１２を接着剤１５により積層した後、チップ１２の各々と基板１１との電気的接続のために導電性ワイヤー（以下、単にワイヤーと記す）１３によるボンディングを行う。その後、チップ１２及びワイヤー１３を外部から保護するためにＥＭＣ（epoxy molding compound）１４でモールディングを行って積層型パッケージ１０を完成し、この積層型パッケージ１０を印刷回路基板（プリント回路基板）（図示していない）に実装するために、基板１１の他方の面にソルダーボール１７を設ける。
なお、隣接するチップ１２の間には、それらを相互に電気的に接続するためのバンプ（bump）が形成されている。
しかしながら、このような構造の積層型パッケージ１０では、基板１１上に積層されるチップ１２の数に応じて基板１１と電気的に接続するためのワイヤー１３が必要であり、ワイヤー１３の本数が増加すると、ワイヤー１３間の縺れやショート（短絡）などを発生させ、チップ１２の誤動作や破損など、製品不良の原因になるという問題がある。
本発明は、上記の問題を解決するために案出されたものであって、チップと基板とを電気的に接続する時のワイヤーボンディング不良によって発生するチップの誤動作やショートなどを防止できる改善された積層型パッケージを提供することをその目的とする。
上記の目的を達成するために本発明の積層型パッケージは、基板と、前記基板の一方の面の両側端部に、対向させて一対ずつ積層された複数のガイド基板と、対向する一対の前記ガイド基板間の各々に固定される複数のチップと、前記基板の他方の面に設けられたソルダーボールとを備えることを特徴としている。
ここで、前記ガイド基板は、対向する一対の水平バーと前記水平バーを連結する垂直バーが一体に形成された“コ”の字形状であり、前記水平バーの対向する面の各々にはコンタクトパッドが形成され、前記垂直バーの内部にはビアホールが形成されることが好ましい。
また、前記ビアホールを形成する前記垂直バーの内壁面には銅層が形成されることが好ましい。
また、前記ビアホールが形成された前記垂直バーの一端の面にはスナップリングが装着され、前記垂直バーの他端の面には前記銅層に接続されて形成されたスナップ突起が設けられることが好ましい。
また、前記チップには前記コンタクトパッドと接触するようにチップパッドが設けられることが好ましい。
上述のように、本発明の積層型パッケージによれば、チップを積層するためにガイド基板を設け、チップとガイド基板との間の電気的接続のためにガイド基板にコンタクトパッドを設けることによって、チップと基板との間の電気的接続媒体（ワイヤー）によるショートなどを防止できるので、パッケージの動作不良を防止し、信頼性を向上させることができる効果が得られる。
以下、添付の図面を参照しつつ本発明の好ましい実施の形態を詳細に説明する。
図２は本発明の一実施の形態に係る積層型パッケージを示す断面図であり、図３は、ガイド基板とチップの結合状態を示す図２の部分的な断面図である。
ここで、チップを保護するためにＥＭＣで封止する技術は一般的な公知技術であるので、説明を省略する。
図２を参照すれば、本実施の形態に係る積層型パッケージ１００は、基板１１０、複数のガイド基板（guide substrate）１２０、複数のチップ１３０及びソルダーボール１４０を備えている。
ガイド基板１２０は基板１１０の一方の面の両側端部に互いに対向するように一対ずつ積層され、対向する一対のガイド基板１２０の間にチップ１３０が配置される。このガイド基板１２０は、一対ずつ複数が設けられて複数層に積層されることができ、この場合、複数のチップ１３０を積層されたガイド基板１２０間に挿入させて積層させることができる。
ガイド基板１２０の構造は、上下に対向する一対の水平バー（horizontal bar）１２０ａと、これらの水平バー１２０ａの同じ側の一端部を連結する垂直バー（vertical bar）１２０ｂとが一体に形成された、断面の形状が“コ”の字形状（図３では逆向きの“コ”の字形状として示されている）を有する。この“コ”の字形状の開口部にチップ１３０が挿入されて固定される。
一対の水平バー１２０ａの他端部（垂直バー１２０ｂで連結されていない側の端部）の対向する面の各々にはエンボシング（embossing）形状（凸型）のコンタクトパッド（contact pad）１２１が設けられている。このコンタクトパッド１２１は、“コ”の字形状の開口部に挿入されたチップ１３０の端部を固定する役割と、チップ１３０上に設けられたチップパッド１３１との電気的接続の役割を担う。
垂直バー１２０ｂの内部にはビアホール（via hole）１２２が形成されており、このビアホール１２２を形成する垂直バー１２０ｂの内壁面には銅層１２３が形成されている。この銅層１２３が形成されたビアホール１２２は、積層される複数のチップ１３０を電気的に接続するためのものである。
垂直バー１２０ｂの一端の面、即ちビアホール１２２の開口部が形成された面にはスナップリング（snap ring）１５０が装着され、他端の面には銅層１２３から延びたスナップ突起１２４が形成されている。このスナップリング１５０とスナップ突起１２４は複数のガイド基板１２０が積層される際、ガイド基板１２０同士を結合するためのものであって、相互に嵌合式雌雄結合をする。また、スナップ突起１２４は水平バー１２０ａに沿って延伸し、コンタクトパッド１２１に接続されている。
チップ１３０は、対向する一対のガイド基板１２０に挿入されて固定され、ガイド基板１２０のコンタクトパッド１２１と接触する面にはチップパッド１３１が設けられ、チップ１３０とガイド基板１２０との間の電気的接続を可能にする。従って、ガイド基板１２０が上記した構造をしているので、上下に積層されたガイド基板１２０が相互に電気的に接続されて、チップ１３０を相互に接続したり、各チップ１３０と基板１１０とを電気的に接続したりすることができる。
このような構造の積層型パッケージ１００は、従来のように複数のチップを積層したパッケージを製造する際、ガイド基板１２０によりチップ１３０を固定し、チップの数に応じて必要であったワイヤーの代わりに、ガイド基板１２０に設けられたコンタクトパッド１２１を介して基板１１０と電気的に接続するので、縺れ等によるワイヤー間のショートを防止することができ、チップの誤動作などを防止できるようになる。
本発明は、以上で説明され、図面に例示された実施の形態に限定されるものではなく、特許請求の範囲内の記載によって定められる範囲内で種々の変更及び追加が可能である。
例えば、ガイド基板は、断面形状がコの字形状のものに限定されず、挿入されるチップの端部を固定でき、相互に積層され得るものであればよく、Ｕ字形状のものであってもよい。また、ビアホール１２２を形成する垂直バー１２０ｂの内壁面に形成された銅層１２３の代わりに、別の導電性物質を用いた層を形成してもよい。また、図２、３に示したビアホール１２２は殆ど中空であるが、内壁面に形成する導電性物質を所定の高さまで充填させて形成してもよい。また、バンプ１３１の形状は凸型であればよく、半球状に限定されない。
従来の積層型パッケージの構造を示す断面図である。 本発明の一実施の形態に係る積層型パッケージの構造を示す断面図である。 図２に示したガイド基板とチップとの結合状態を示す部分的な断面図である。
符号の説明
１００ 積層型パッケージ
１１０ 基板
１２０ ガイド基板
１２０ａ 水平バー
１２０ｂ 垂直バー
１２１ コンタクトパッド
１２２ ビアホール
１２３ 銅層
１２４ スナップ突起
１３０ チップ
１３１ チップパッド
１４０ ソルダーボール
１５０ スナップリング

Claims (2)

  1. 基板と、
    前記基板の一方の面の両側端部に、対向させて一対ずつ積層された複数のガイド基板と、
    対向する一対の前記ガイド基板間の各々に固定された複数のチップと、
    前記基板の他方の面に設けられたソルダーボールとを備え、
    前記ガイド基板が、対向する一対の水平バーと前記水平バーを連結する垂直バーとが一体に形成された“コ”の字形状であり、
    前記水平バーの対向する面の各々にコンタクトパッドが形成され、
    前記垂直バーの内部にビアホールが形成され、
    前記ビアホールを形成する前記垂直バーの内壁面に銅層が形成され、
    前記ビアホールが形成された前記垂直バーの一端の面にはスナップリングが装着され、
    前記垂直バーの他端の面には前記銅層に接続されて形成されたスナップ突起が設けられていることを特徴とする積層型パッケージ。
  2. 前記チップに前記コンタクトパッドと接触するようにチップパッドが設けられることを特徴とする請求項１に記載の積層型パッケージ。
JP2006158464A 2005-07-07 2006-06-07 積層型パッケージ Expired - Fee Related JP4845600B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050061175A KR100668857B1 (ko) 2005-07-07 2005-07-07 적층형 패키지
KR10-2005-0061175 2005-07-07

Publications (2)

Publication Number Publication Date
JP2007019484A JP2007019484A (ja) 2007-01-25
JP4845600B2 true JP4845600B2 (ja) 2011-12-28

Family

ID=37597728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006158464A Expired - Fee Related JP4845600B2 (ja) 2005-07-07 2006-06-07 積層型パッケージ

Country Status (4)

Country Link
US (1) US7391106B2 (ja)
JP (1) JP4845600B2 (ja)
KR (1) KR100668857B1 (ja)
CN (1) CN100524740C (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5177625B2 (ja) 2006-07-11 2013-04-03 独立行政法人産業技術総合研究所 半導体チップの電極接続構造および導電部材、並びに半導体装置およびその製造方法
KR101125144B1 (ko) * 2007-03-20 2012-03-23 가부시키가이샤 니혼 마이크로닉스 적층형 패키지 요소, 적층형 패키지 요소의 단자 형성방법, 적층형 패키지, 및 적층형 패키지의 형성방법
JPWO2008142764A1 (ja) * 2007-05-18 2010-08-05 株式会社日本マイクロニクス 積層型パッケージ、及び、積層型パッケージの形成方法
US7990171B2 (en) * 2007-10-04 2011-08-02 Samsung Electronics Co., Ltd. Stacked semiconductor apparatus with configurable vertical I/O
CN102074537B (zh) * 2008-05-15 2013-02-13 南茂科技股份有限公司 芯片封装单元
US7973310B2 (en) * 2008-07-11 2011-07-05 Chipmos Technologies Inc. Semiconductor package structure and method for manufacturing the same
US8674482B2 (en) * 2008-11-18 2014-03-18 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Semiconductor chip with through-silicon-via and sidewall pad
WO2010057339A1 (en) * 2008-11-19 2010-05-27 Hong Kong Applied Science and Technology Research Institute Co. Ltd Semiconductor chip with through-silicon-via and sidewall pad
TWI466278B (zh) * 2010-04-06 2014-12-21 Kingpak Tech Inc 晶圓級影像感測器構裝結構及其製造方法
CN103000608B (zh) * 2012-12-11 2014-11-05 矽力杰半导体技术(杭州)有限公司 一种多组件的芯片封装结构
CN103199071A (zh) * 2013-03-29 2013-07-10 日月光半导体制造股份有限公司 堆迭式封装结构及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963427A (en) * 1997-12-11 1999-10-05 Sun Microsystems, Inc. Multi-chip module with flexible circuit board
KR200182574Y1 (ko) * 1997-12-30 2000-06-01 김영환 적층형 패키지
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
JP2001085600A (ja) * 1999-09-16 2001-03-30 Seiko Epson Corp 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器
JP3879351B2 (ja) 2000-01-27 2007-02-14 セイコーエプソン株式会社 半導体チップの製造方法
JP2002329835A (ja) * 2001-05-02 2002-11-15 Sony Corp 導通接続部品、その製造方法及び半導体装置
JP2003007964A (ja) * 2001-06-22 2003-01-10 Mitsubishi Electric Corp 積層半導体装置およびその製造方法
JP4208840B2 (ja) * 2002-12-17 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
KR20070006112A (ko) 2007-01-11
JP2007019484A (ja) 2007-01-25
CN100524740C (zh) 2009-08-05
US7391106B2 (en) 2008-06-24
CN1893063A (zh) 2007-01-10
US20070007652A1 (en) 2007-01-11
KR100668857B1 (ko) 2007-01-16

Similar Documents

Publication Publication Date Title
JP4845600B2 (ja) 積層型パッケージ
KR100753415B1 (ko) 스택 패키지
JP5222509B2 (ja) 半導体装置
KR101070913B1 (ko) 반도체 칩 적층 패키지
KR101078743B1 (ko) 스택 패키지
US7642632B2 (en) Pad redistribution chip for compactness, method of manufacturing the same, and stacked package using the same
JP2009506571A (ja) インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法
KR20110020547A (ko) 스택 패키지
KR100833184B1 (ko) 적층형 반도체 패키지
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール
KR101046392B1 (ko) 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지
KR100891515B1 (ko) 적층형 패키지
KR101363993B1 (ko) 적층 반도체 패키
KR102029804B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조 방법
JP2000183275A (ja) 半導体装置
KR100772098B1 (ko) 적층형 패키지
JP2013030568A (ja) 半導体装置
KR20110107117A (ko) 반도체 패키지
KR100650763B1 (ko) 적층형 패키지
KR101096457B1 (ko) 멀티 패키지
KR101096456B1 (ko) 멀티 패키지
CN105590920B (zh) 半导体封装
KR20150039284A (ko) 멀티-칩 패키지
KR101107661B1 (ko) 스택 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees