KR100772098B1 - 적층형 패키지 - Google Patents

적층형 패키지 Download PDF

Info

Publication number
KR100772098B1
KR100772098B1 KR1020050053637A KR20050053637A KR100772098B1 KR 100772098 B1 KR100772098 B1 KR 100772098B1 KR 1020050053637 A KR1020050053637 A KR 1020050053637A KR 20050053637 A KR20050053637 A KR 20050053637A KR 100772098 B1 KR100772098 B1 KR 100772098B1
Authority
KR
South Korea
Prior art keywords
package
foil
substrate
window
solder
Prior art date
Application number
KR1020050053637A
Other languages
English (en)
Other versions
KR20060133794A (ko
Inventor
하성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050053637A priority Critical patent/KR100772098B1/ko
Publication of KR20060133794A publication Critical patent/KR20060133794A/ko
Application granted granted Critical
Publication of KR100772098B1 publication Critical patent/KR100772098B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

개시된 적층형 패키지는, 양측으로 상부 포일이 돌출된 상부 패키지와, 상부 패키지의 일면에 접착되며, 양측으로 하부 포일이 돌출된 하부 패키지와, 상부 포일과 하부 포일을 연결 고정하는 솔더 페이스트 및 상부 패키지의 타측에 실장된 솔더 볼을 포함하며, 패키지 간의 전기적 연결을 기판 외부로 돌출된 포일을 상하로 꺽어 접촉시킴에 의하므로 센터 패드 칩 패키지의 적층을 가능하게 하고 적층된 패키지의 전체 두께를 줄일 수 있는 효과를 제공한다.
적층, 패키지

Description

적층형 패키지{Stack type package}
도 1은 종래의 센터 패드 칩 구조를 갖는 에프비지에이 패키지를 나타낸 도면,
도 2는 본 발명의 일 실시예에 따른 적층형 패키지를 나타낸 도면,
도 3은 도 2의 적층형 패키지 중 상부 패키지를 나타낸 도면,
도 4는 도 2의 적층형 패키지 중 하부 패키지를 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
100,200... 상,하부 패키지 110,210... 상,하부 기판
120,220... 상,하부 코일 130,230... 상,하부 칩
140,240... 상,하부 코어 150... 솔더 랜드
160,260... 상,하부 탑 포일 170,270... EMC
180,280... 상하,부 와이어 190,290,600... 접착제
300... 솔더 페이스트 400... 솔더 볼
500... 히트 싱크
본 발명은 적층형 반도체 패키지로서, 특히 센터 패드 칩 구조를 갖는 적층형 에프비지에이 패키지에 관한 것이다.
오늘날 반도체 산업은 저렴한 가격에 더욱 경량화, 소형화, 다기능화 및 고성능화가 요구되고 있다. 이와 같은 요구를 충족시키기 위하여 요구되는 중요한 기술 중의 하나가 바로 반도체 패키지 기술이며, 이러한 반도체 패키지 기술 중 근래에 개발된 반도체 패키지 기술로서, 에프비지에이 패키지라는 반도체 칩 크기 수준으로 제조되는 패키지가 등장하였다.
이러한 에프비지에이 패키지(Fine pitch Ball Grid Array package;FBGA package)는 반도체 실장기술에서 프린트(print) 배선 기판의 뒷면에 원형의 납땜을 어레이(array) 상으로 줄지어 배열해 리드(lead)를 대신하는 표면 실장형 패키지를 말하며, 최근 전자 제품의 소형화 및 다기능화의 요구를 충족시켜 주기 위하여 도 1과 같이 다수의 반도체 칩(11)을 적층해 하나의 에프비지에이 패키지(10)를 형성하고 있다.
그런데, 이와 같은 적층형 에프비지에이 패키지(10)는 적층되는 반도체 칩(11) 각각에 길이가 긴 도전성 와이어(12)를 기판(13)에 각각 본딩해야 하는데, 하나의 패키지 안에 다수의 서로 다른 도전성 와이어들이 존재하면, 이 와이어들 사이에 쇼트 등이 발생하여 반도체 칩의 적층에 한계가 있는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위하여 창출된 것으로서, 와이어들 사이의 쇼트 발생 등을 방지하여 반도체 칩의 적층을 용이하게 할 수 있는 개선된 적 층형 에프비지에이 패키지를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 적층형 패키지는, 양측으로 상부 포일이 돌출된 상부 패키지; 상기 상부 패키지의 일면에 접착되며, 양측으로 하부 포일이 돌출된 하부 패키지; 상기 상부 포일과 상기 하부 포일을 연결 고정하는 솔더 페이스트; 및 상기 상부 패키지의 타측에 실장된 솔더 볼을 포함한다.
여기서, 상기 상부 패키지는, 중앙에 윈도우가 형성된 상부 기판; 상기 윈도우에 인접한 상부 기판의 일단부와, 상기 상부 기판의 타단부에 일부분이 외부로 돌출되어 마련된 상부 포일; 상기 상부 기판 일면에 실장되며, 상기 윈도우 측에 마련된 상부 포일과 와이어로 연결된 상부 칩; 상기 상부 포일의 일부분을 덮도록 상기 상부 기판의 타면에 적층된 상부 코어; 상기 상부 코어 상에 상기 솔더 볼이 실장되도록 패터닝된 솔더 랜드; 상기 솔더 랜드의 일부분이 노출되도록 상기 상부 코어 상에 패터닝되어 적층된 상부 탑 포일; 및 상기 윈도우를 밀봉하는 EMC를 포함한 것이 바람직하다.
또한, 상기 하부 패키지는, 중앙에 윈도우가 형성된 하부 기판; 상기 윈도우에 인접한 하부 기판의 일단부와, 상기 하부 기판의 타단부에 일부분이 외부로 돌출되어 마련된 하부 포일; 상기 하부 기판 일면에 실장되며, 상기 윈도우 측에 마련된 하부 포일과 와이어로 연결된 하부 칩; 상기 하부 포일의 일부분을 덮도록 상기 하부 기판의 타면에 적층된 하부 코어; 상기 하부 코어 상에 패터닝된 솔더 레지스트; 상기 솔더 레지스트를 덮도록 상기 하부 코어 상에 적층된 하부 탑 포일; 및 상기 윈도우를 밀봉하는 EMC를 포함한 것이 바람직하다.
또한, 상기 포일은 구리로 된 것이 바람직하다.
또한, 상기 하부 패키지의 일면에는 히트 싱크가 더 마련된 것이 바람직하다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 적층형 패키지의 단면도를 나타낸 것이고, 도 3은 도 2의 적층형 패키지 중 상부 패키지의 단면도를 나타낸 것이며, 도 4는 도 2의 적층형 패키지 중 하부 패키지의 단면도를 나타낸 것이다.
도면을 참조하면, 적층형 패키지는 상부 패키지(100)와, 하부 패키지(200)와, 솔더 페이스트(solder paste;300) 및 솔더 볼(400)을 포함한다.
상부 패키지(100)는 상부 기판(110)과, 상부 포일(foil;120)과, 상부 칩(130)과, 상부 코어(core;140)와, 솔더 랜드(solder land;150)와, 상부 탑 포일(top foil;160) 및 상부 EMC(epoxy molding compound;170)를 포함한다.
상부 기판(110)은 중앙에 윈도우(window)가 형성된다.
상부 포일(120)은 상부 기판(110) 상에 마련되는데, 상부 기판(110) 중 윈도우가 형성된 측인 일단부와 타단부에 각각 마련된다. 여기서, 타단부에 마련된 상부 포일(120a)은 일부분이 외부로 돌출되어 있다.
상부 칩(130)은 상부 기판(110)의 일면, 즉 상부 포일(120)이 마련된 면의 반대 면에 접착제(190)에 의하여 실장되며, 개방된 윈도우의 일측을 밀폐한다. 이 상부 칩(130)은 윈도우 측에 마련된 상부 포일(120)과 상부 와이어(180)에 의하여 전기적으로 연결된다.
상부 코어(140)는 상부 기판(110) 타면에 적층되는데, 적층 시 윈도우 측에 마련된 상부 포일(120b)의 일부분이 윈도우에 노출되도록 적층된다.
솔더 랜드(150)는 솔더 레지스트에 의하여 상부 코어(140) 상에 패터닝되어 마련되는데, 이 솔더 랜드(150)는 솔더 볼(400)이 실장되는 곳이다.
상부 탑 포일(160)은 솔더 랜드(150)의 일부분이 노출되도록 상부 코어(140) 상에 패터닝되어 적층된다.
상부 EMC(170)는 밀봉 부재로서, 개방된 윈도우를 밀봉하여 상부 칩(130)과 상부 포일(120)을 전기적으로 연결하는 상부 와이어(180)를 외부로부터 보호한다.
하부 패키지(200)는 하부 기판(210)과, 하부 포일(220)과, 하부 칩(230)과, 하부 코어(240)와, 솔더 레지스트(250)와, 하부 탑 포일(260) 및 하부 EMC(270)를 포함한다.
하부 기판(210)은 상부 기판(110)과 동일하게 중앙에 윈도우가 형성된다.
하부 포일(220)도 상부 포일(120)과 마찬가지로 상부 기판(110)의 윈도우 측과 그 반대 측에 각각 마련되며, 윈도우 반대 측에 마련된 하부 포일(220a)은 외부로 일부분이 돌출된다.
하부 칩(230)은 하부 기판(210)의 일면에 접착제(290)에 의하여 실장되며, 윈도우 측 하부 포일(220b)과 하부 와이어(280)에 의하여 전기적으로 연결된다. 그리고 개방된 윈도우의 일측을 밀봉한다.
하부 코어(240)는 윈도우 측 하부 포일(220)의 일부분이 노출되도록 하부 기판(210)의 타면에 적층된다.
솔더 레지스트(250)는 하부 코어(240) 상에 패터닝되어 마련된다.
하부 탑 포일(260)은 패터닝된 솔더 레지스트(250)를 덮도록 하부 코어(240) 상에 적층된다.
하부 EMC(270)는 개방된 윈도우를 밀봉하여 하부 와이어(280)를 외부로부터 보호한다.
여기서, 상하부 포일(120,220) 및 상하부 탑 포일(160,260)은 전기적 특성이 우수한 구리 포일을 사용할 수 있다.
이와 같은 구성의 상하부 패키지(100,200)는 상부 패키지(100)의 일면에 하부 패키지(200)가 접착제(600)에 의하여 적층된다. 그리고, 상부 패키지(100)의 양측에 돌출된 상부 포일(120a)을 일측, 즉 하부 패키지(200) 측으로 꺽고, 하부 패키지(200)의 양측에 돌출된 하부 포일(220a)을 상부 패키지(100) 측으로 꺽어 상하부 포일(120,220) 각각의 단부가 서로 접촉되게 한다. 그리고 이 접촉된 상하부 포일(120,220)을 고정시키기 위하여 솔더 페이스트(300)로 접촉 부위를 밀봉한다. 마지막으로 상부 기판(110)에 마련된 솔더 랜드(150)에 외부와 전기적 연결을 위하여 솔더 볼(400)을 실장한다. 그리고 선택적으로 하부 패키지(200)의 일면, 즉 하부 칩(230) 상에 구동 중 발생하는 열을 외부로 방출하기 위한 히트 싱크(heat sink;500)를 부착할 수 있다.
이와 같은 구조의 적층형 패키지에 의하면, 패키지 적층 시 요구되는 롱 와 이어(long wire)가 필요 없으므로 전기 패스(pass)가 짧아져 전기적 특성이 우수할 뿐 만 아니라 센터 패드 칩 형태의 패키지 적층이 가능하며, 적층되는 패키지의 수도 증가될 수 있다. 또한, EMC에 의한 윈도우 밀봉 시 종래와 같은 돌출형이 아니어서 적층된 패키지의 전체 두께도 얇게 할 수 있다.
상술한 바와 같이 본 발명의 적층형 패키지에 의하면, 패키지 간의 전기적 연결을 기판 외부로 돌출된 포일을 상하로 꺽어 접촉시킴에 의하므로 센터 패드 칩 패키지의 적층을 가능하게 하고 적층된 패키지의 전체 두께를 줄일 수 있는 효과를 제공한다.
본 발명은 상기에 설명되고 도면에 예시된 것에 의해 한정되는 것은 아니며, 다음에 기재되는 청구의 범위 내에서 더 많은 변형 및 변용예가 가능한 것임은 물론이다.

Claims (5)

  1. 양측으로 상부 포일이 돌출된 상부 패키지;
    상기 상부 패키지의 일면에 접착되며, 양측으로 하부 포일이 돌출된 하부 패키지;
    상기 상부 포일과 상기 하부 포일을 연결 고정하는 솔더 페이스트; 및
    상기 상부 패키지의 타측에 실장된 솔더 볼을 포함한 것을 특징으로 하는 적층형 패키지.
  2. 제1항에 있어서,
    상기 상부 패키지는,
    중앙에 윈도우가 형성된 상부 기판;
    상기 윈도우에 인접한 상부 기판의 일단부와, 상기 상부 기판의 타단부에 일부분이 외부로 돌출되어 마련된 상부 포일;
    상기 상부 기판 일면에 실장되며, 상기 윈도우 측에 마련된 상부 포일과 와이어로 연결된 상부 칩;
    상기 상부 포일의 일부분을 덮도록 상기 상부 기판의 타면에 적층된 상부 코어;
    상기 상부 코어 상에 상기 솔더 볼이 실장되도록 패터닝된 솔더 랜드;
    상기 솔더 랜드의 일부분이 노출되도록 상기 상부 코어 상에 패터닝되어 적 층된 상부 탑 포일; 및
    상기 윈도우를 밀봉하는 EMC를 포함한 것을 특징으로 하는 적층형 패키지.
  3. 제1항에 있어서,
    상기 하부 패키지는,
    중앙에 윈도우가 형성된 하부 기판;
    상기 윈도우에 인접한 하부 기판의 일단부와, 상기 하부 기판의 타단부에 일부분이 외부로 돌출되어 마련된 하부 포일;
    상기 하부 기판 일면에 실장되며, 상기 윈도우 측에 마련된 하부 포일과 와이어로 연결된 하부 칩;
    상기 하부 포일의 일부분을 덮도록 상기 하부 기판의 타면에 적층된 하부 코어;
    상기 하부 코어 상에 패터닝된 솔더 레지스트;
    상기 솔더 레지스트를 덮도록 상기 하부 코어 상에 적층된 하부 탑 포일; 및
    상기 윈도우를 밀봉하는 EMC를 포함한 것을 특징으로 하는 적층형 패키지.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 포일은 구리로 된 것을 특징으로 하는 적층형 패키지.
  5. 제1항에 있어서,
    상기 하부 패키지의 일면에는 히트 싱크가 더 마련된 것을 특징으로 하는 적층형 패키지.
KR1020050053637A 2005-06-21 2005-06-21 적층형 패키지 KR100772098B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050053637A KR100772098B1 (ko) 2005-06-21 2005-06-21 적층형 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050053637A KR100772098B1 (ko) 2005-06-21 2005-06-21 적층형 패키지

Publications (2)

Publication Number Publication Date
KR20060133794A KR20060133794A (ko) 2006-12-27
KR100772098B1 true KR100772098B1 (ko) 2007-11-01

Family

ID=37812525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050053637A KR100772098B1 (ko) 2005-06-21 2005-06-21 적층형 패키지

Country Status (1)

Country Link
KR (1) KR100772098B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101078741B1 (ko) 2009-12-31 2011-11-02 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332580A (ja) * 2000-05-23 2001-11-30 Nec Corp 半導体装置及びその製造方法
KR20050008056A (ko) * 2003-07-14 2005-01-21 주식회사 하이닉스반도체 티솝 스택 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332580A (ja) * 2000-05-23 2001-11-30 Nec Corp 半導体装置及びその製造方法
KR20050008056A (ko) * 2003-07-14 2005-01-21 주식회사 하이닉스반도체 티솝 스택 패키지

Also Published As

Publication number Publication date
KR20060133794A (ko) 2006-12-27

Similar Documents

Publication Publication Date Title
US6218731B1 (en) Tiny ball grid array package
US9911715B2 (en) Three-dimensional package structure and the method to fabricate thereof
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
JP4058642B2 (ja) 半導体装置
KR20020078931A (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
KR100668857B1 (ko) 적층형 패키지
JP2009141169A (ja) 半導体装置
JP2007207802A (ja) 電子回路モジュールとその製造方法
CN109801900B (zh) 一种电力用逆变电路装置
US20040150098A1 (en) Multi-stack chip size packaging method
KR101450758B1 (ko) 집적회로 패키지
KR100772098B1 (ko) 적층형 패키지
KR100788341B1 (ko) 칩 적층형 반도체 패키지
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
JP2865072B2 (ja) 半導体ベアチップ実装基板
TWI423405B (zh) 具載板之封裝結構
US7112473B2 (en) Double side stack packaging method
KR100907730B1 (ko) 반도체 패키지 및 그 제조 방법
US20040233637A1 (en) Slim type packaging structure with high heat dissipation
KR20070043390A (ko) 노출부가 형성된 반도체 칩을 이용한 적층 패키지
KR100762871B1 (ko) 칩크기 패키지 제조방법
KR100542672B1 (ko) 반도체패키지
KR101363108B1 (ko) 다층구조 인쇄회로기판
KR100747996B1 (ko) 반도체 패키지
KR100256306B1 (ko) 적층형 멀티 칩 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee