KR20020078931A - 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 - Google Patents

반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 Download PDF

Info

Publication number
KR20020078931A
KR20020078931A KR1020010019341A KR20010019341A KR20020078931A KR 20020078931 A KR20020078931 A KR 20020078931A KR 1020010019341 A KR1020010019341 A KR 1020010019341A KR 20010019341 A KR20010019341 A KR 20010019341A KR 20020078931 A KR20020078931 A KR 20020078931A
Authority
KR
South Korea
Prior art keywords
frame
semiconductor package
substrate
inner frame
semiconductor chip
Prior art date
Application number
KR1020010019341A
Other languages
English (en)
Other versions
KR100716871B1 (ko
Inventor
이기욱
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020010019341A priority Critical patent/KR100716871B1/ko
Priority to US10/115,218 priority patent/US6770961B2/en
Publication of KR20020078931A publication Critical patent/KR20020078931A/ko
Application granted granted Critical
Publication of KR100716871B1 publication Critical patent/KR100716871B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

이 발명은 반도체패키지용 캐리어프레임 및 이를 이용한 반도체패키지와 그 제조 방법에 관한 것으로, 가요성의 섭스트레이트를 용이하게 취급하기 위해 사용되는 캐리어프레임이 방열수단이 되도록, 상면에 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 하면에 접착수단이 개재되어 접착된 동시에, 표면에는 다수의 본드핑거 및 볼랜드를 갖는 회로패턴이 형성된 섭스트레이트와; 상기 반도체칩의 입출력패드와 섭스트레이트의 회로패턴중 본드핑거를 상호 전기적으로 연결하는 도전성와이어와; 상기 섭스트레이트의 상면과 일정 거리 이격되어 위치된 동시에 상기 반도체칩이 위치하도록 개구가 형성된 인너프레임과; 상기 섭스트레이트 상면의 반도체칩, 도전성와이어 및 인너프레임이 봉지재로 봉지되어 형성된 봉지부와; 상기 섭스트레이트의 회로패턴중 볼랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 함

Description

반도체패키지용 캐리어프레임 및 이를 이용한 반도체패키지와 그 제조 방법{Carrier frame for semiconductor package and semiconductor package using it and its manufacturing method}
본 발명은 반도체패키지용 캐리어프레임 및 이를 이용한 반도체패키지와 그 제조 방법에 관한 것으로, 보다 상세하게는 반도체패키지의 제조 공정중 가요성의 섭스트레이트를 용이하게 취급할 수 있도록 하는 캐리어프레임을 방열수단으로 이용할 수 있는 반도체패키지용 캐리어 프레임 및 이를 이용한 반도체패키지와 그 제조 방법에 관한 것이다.
일반적으로 반도체패키지라 함은 각종 전자 회로 및 배선이 적층되어 형성된 단일 소자 및 집적 회로 등의 반도체칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로부터 보호하고 상기 반도체칩의 전기적 성능을 최적화, 극대화시키기 위해 인쇄회로기판(Printed Circuit Board), 써킷테이프(Circuit Tape), 써킷필름(Circuit Film) 또는 리드프레임(Lead Frame)과 같은 섭스트레이트를 이용하여 메인보드(Main Board)로의 신호 입/출력 단자를 형성하고 봉지재를 이용하여 봉지한 것을 지칭한다.
이러한 통상적인 반도체패키지(101')가 도1에 도시되어 있으며, 이를 참조하여 종래의 구조를 설명하면 다음과 같다.
도시된 바와 같이 상면에 다수의 입출력패드(42')가 형성된 반도체칩(40')이 구비되어 있고, 상기 반도체칩(40')의 하면에는 접착수단(38')이 개재되어 상기 반도체칩(40')보다 넓은 면적을 갖는 섭스트레이트(30')가 접착되어 있다.
상기 섭스트레이트(30')는 상기한 바와 같이 인쇄회로기판, 써킷테이프, 써킷필름 또는 리드프레임 등 매우 다양한 종류가 있으나, 여기서는 쉽게 휘는 즉 가요성이 있는 써킷테이프의 구조를 중심으로 설명한다. 물론, 상기 써킷필름도 가요성이 있으며, 본 발명에서 어느 특정한 섭스트레이트를 한정하는 것은 아니다.
상기 섭스트레이트(30')는 수지층(32')을 중심으로 그 상면에는 복잡하고 미세한 회로패턴(34')이 형성되어 있다. 상기 회로패턴(34')은 통상적인 구리박막(Cu Foil)의 에칭에 의해 형성된 것이며, 상기 수지층(32') 상면에는 차후 도전성와이어(44')와 본딩될 수 있도록 본드핑거(35')가 형성되어 있고, 상기 수지층(32')에는 다수의 통공(37')이 형성되며, 상기 통공(37')을 통하여는 볼랜드(36')가 오픈(Open)되어 있다. 여기서, 상기 본드핑거(35') 및 볼랜드(36')를 총칭하여 회로패턴(34')으로 정의한다.
한편, 상기 반도체칩(40')의 입출력패드(42')와 상기 회로패턴(34')중 본드핑거(35')는 도전성와이어(44')에 의해 상호 기계적 및 전기적으로 연결되어 있다.
또한, 상기 섭스트레이트(30') 상면의 반도체칩(40'), 도전성와이어(44') 등은 외부 환경으로부터 보호될 수 있도록 봉지재로 봉지되어 일정 형태의 봉지부(46')를 형성하고 있다.
마지막으로, 상기 회로패턴(34')중 볼랜드(36')에는 도전성볼(48')이 융착되어 있으며, 상기 도전성볼(48')은 차후 메인보드에 실장되는 부분이 된다.
이러한 반도체패키지(101')는 반도체칩(40')으로부터의 전기적 신호가 도전성와이어(44'), 본드핑거(35'), 볼랜드(36') 및 도전성볼(48')을 통하여 메인보드로 전달되고, 상기 메인보드로부터의 전기적 신호는 그 역으로 반도체칩(40')에 전달된다.
계속해서, 상기와 같은 반도체패키지의 제조 방법을 도2a 내지 도2f를 참조하여 순차적으로 설명하면 다음과 같다.
1. 캐리어프레임과 섭스트레이트의 접착 단계로서, 일정 크기의 개구(7')를 갖는 대략 사각 모양의 프레임(2')으로 이루어진 금속성 캐리어프레임(11')의 하면에 접착수단(48')을 이용하여 가요성의 섭스트레이트(30')를 접착한다. 상기와 같이 캐리어프레임(11')에 섭스트레이트(30')를 접착하는 이유는 상기섭스트레이트(30')의 휘는 성질이 커서, 반도체패키지의 제조 공정중 상기 섭스트레이트(30')의 취급이 어렵기 때문이다. 따라서, 상기와 같이 금속성의 단단한 캐리어프레임(11')에 상기 섭스트레이트(30')를 접착하고 나머지 반도체패키지의 제조 공정을 수행하게 되면, 그 섭스트레이트(30')의 취급이 매우 용이해진다.(도2a 및 도2b 참조)
여기서, 상기 섭스트레이트(30')는 반도체패키지가 일렬로 다수 형성될 수 있도록 스트립(Strip) 형태를 하거나, 또는 행과 열을 가지며 다수 형성될 수 있도록 매트릭스(Matrix) 형태를 할 수 있다. 도면에는 스트립 형태의 섭스트레이트(30')가 도시되어 있다.
2. 반도체칩 접착 및 와이어 본딩 단계로서, 상기 섭스트레이트(30')의 상면 중앙에 접착수단(38)을 개재하여, 상면에 다수의 입출력패드(42')가 형성된 반도체칩(40')을 접착하고, 이어서 상기 반도체칩(40')의 입출력패드(42')와 상기 섭스트레이트(30')의 회로패턴(34')중 본드핑거(35')를 도전성와이어(44')로 상호 본딩한다.(도2c 참조)
3. 봉지 단계로서, 상기 섭스트레이트(30') 상면의 반도체칩(40') 및 도전성와이어(44')를 외부 환경으로부터 보호하기 위해 봉지재로 봉지하여 일정 형태의 봉지부(46')를 형성한다.(도2d 참조)
이때, 상기 봉지부(46')는 캐리어프레임(11')중 프레임(2')의 상면 일부분을 덮거나 또는 상기 프레임(2') 내측으로만 형성될 수도 있다.
4. 도전성볼 융착 단계로서, 상기 섭스트레이트(30')의 하면을 향해 노출된다수의 볼랜드(36') 각각에 도전성볼(48')을 융착하여, 차후 메인 보드에 실장 가능한 형태가 되도록 한다.(도2e 참조)
5. 싱귤레이션 단계로서, 상기 캐리어프레임(11')에 접착된 섭스트레이트(30') 중에서 소정 부분을 소잉(Sawing)하여, 낱개의 반도체패키지가 제공되도록 한다.(도2f 참조)
이때, 통상은 상기 캐리어프레임 또는 프레임도 함께 제거된다.
그러나, 이러한 종래의 반도체패키지 및 그 제조 방법에 의하면 반도체패키지에 어떠한 방열수단도 없음으로써, 상기 반도체패키지의 방열효과가 크게 저하되는 치명적인 문제가 있다. 즉, 최근의 반도체칩은 점차 동작주파수가 높아짐에 따라 그 반도체칩에서 발생하는 열량도 커지고 있는데 종래와 같은 구조의 반도체패키지로는 고열량의 반도체칩을 적절하게 수용할 수 없게 되는 문제점이 있다.
더불어, 상기와 같은 반도체패키지는 반도체칩의 작동중 발생하는 열에 의해 쉽게 일측으로 워페이지(Warpage)됨으로써 결국은 반도체칩이 크랙(Crack)되거나 또는 메인보드에서 상기 반도체패키지가 분리되는 경우도 있다. 즉, 상기 봉지부, 반도체칩 및 도전성볼 간의 열팽창계수가 상이하고, 또한 워페이지 현상 발생시 이에 저항하는 수단이 없음으로써, 상기 반도체패키지가 단면상 오목(Concave)하게 또는 볼록(Convex)하게 휘어짐으로써, 반도체칩이 크랙됨은 물론 상기 반도체패키지 자체가 메인보드에서 분리되는 현상이 발생한다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 그 목적은 반도체패키지의 제조 공정중 이용되는 캐리어프레임을 반도체패키지의 한 구성 요소인 방열수단으로 이용하여 방열성능을 향상시킴과 동시에, 워페이지 발생시 이에 대항하는 수단이 되도록 하여 워페이지 현상을 억제할 수 있는 캐리어프레임 및 이를 이용한 반도체패키지와 그 제조 방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 캐리어프레임에 의해 방열수단을 구비하고, 또한 상기 방열수단에 보조프레임이 더 겹쳐지도록 하여 그 방열성능을 더욱 향상시킴은 물론, 상기 방열수단과 보조프레임의 결합이 용이하게 이루어지도록 하여 생산성을 향상시킬 수 있는 캐리어프레임 및 이를 이용한 반도체패키지와 그 제조 방법을 제공하는데 있다.
도1은 종래의 반도체패키지를 도시한 단면도이다.
도2a 내지 도2f는 종래 기술에 의한 반도체패키지의 제조 방법을 도시한 설명도이다.
도3a 내지 도3c는 본 발명에 의한 캐리어 프레임을 도시한 사시도이다.
도4a 및 도4b는 본 발명에 의한 반도체패키지를 도시한 단면도이고, 도4c는 도4b에서 봉지부 형성전의 상태를 도시한 평면도이다.
도5a 내지 도5e는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 설명도이다.
도6a 내지 도6g는 본 발명에 의한 다른 반도체패키지의 제조 방법을 도시한 설명도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11,12,13; 본 발명에 의한 캐리어프레임(Carrier Frame)
2; 아웃터프레임(Outer Frame)3; 슬롯(Slot)
4; 경사면6; 인너프레임(Inner Frame)
7; 개구8; 절개부
9; 통공14; 보조프레임
15; 플랜지부(Flange Portion)16; 챔퍼(Chamfer)
17; 경사면18; 커버(Cover)
19; 돌기
101,102; 본 발명에 의한 반도체패키지
30; 섭스트레이트(Substrate)32; 수지층
34; 회로패턴35; 본드핑거(Bond Finger)
36; 볼랜드(Ball Land)37; 통공
38,48; 접착수단40; 반도체칩
42; 입출력패드44; 도전성와이어
46; 봉지부48; 도전성볼
상기와 같은 목적을 달성하기 위해 본 발명에 의한 반도체패키지용 캐리어프레임은 반도체패키지용 섭스트레이트와 접착수단으로 접착되는 대략 사각판 모양의 아웃터프레임과; 상기 아웃터프레임의 내측 상부를 향하여 일정한 경사각을 가지며 연장된 경사면과; 상기 경사면의 내측을 향하여 상기 아웃터프레임과 평행한 면을 가지며 연장되고, 중앙에는 상기 섭스트레이트에 부착될 반도체칩이 외부에서 보일 수 있도록 개구가 형성된 인너프레임을 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 인너프레임은 표면에 다수의 요홈이 더 형성될 수 있다.
또한, 상기 개구는 상기 인너프레임에 행과 열을 가지며 다수가 배열되어 형성될 수 있다.
또한, 상기 인너프레임은 모서리에서 상기 개구까지 절개부가 더 형성될 수있다.
이 경우, 상기 인너프레임 상면에는, 상기 인너프레임과 평행한 면을 갖되, 상기 인너프레임의 모서리와 대응되는 모서리에는 챔퍼가 형성된 플랜지가 구비되고, 상기 플랜지 내측으로는 경사면이 형성되며, 상기 경사면 내측에는 상기 개구를 덮는 커버로 이루어진 보조프레임이 더 위치될 수 있다.
더불어, 상기 보조프레임의 플랜지 하면에는 다수의 돌기가 형성되고, 상기 돌기와 대응되는 상기 캐리어프레임의 인너프레임에는 다수의 통공이 형성될 수도 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 상면에 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 하면에 접착수단이 개재되어 접착된 동시에, 표면에는 다수의 본드핑거 및 볼랜드를 갖는 회로패턴이 형성된 섭스트레이트와; 상기 반도체칩의 입출력패드와 섭스트레이트의 회로패턴중 본드핑거를 상호 전기적으로 연결하는 도전성와이어와; 상기 섭스트레이트의 상면과 일정 거리 이격되어 위치된 동시에 상기 반도체칩이 위치하도록 개구가 형성된 인너프레임과; 상기 섭스트레이트 상면의 반도체칩, 도전성와이어 및 인너프레임이 봉지재로 봉지되어 형성된 봉지부와; 상기 섭스트레이트의 회로패턴중 볼랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 인너프레임은 상기 도전성와이어와 쇼트(Short)되지 않도록 상기 도전성와이어의 외주연에 위치됨이 바람직하다.
또한, 상기 인너프레임은 상기 봉지부와 더욱 강하게 결합될 수 있도록 표면에 다수의 요홈이 형성될 수 있다.
또한, 상기 인너프레임은 모서리에서 상기 개구까지 절개부가 더 형성될 수 있다.
이때, 상기 인너프레임의 상면에는, 모서리에 챔퍼가 형성된 대략 판상의 플랜지와, 상기 플랜지의 내측 상부를 향하여 형성된 경사면과, 상기 경사면의 내측으로 상기 개구를 덮도록 형성된 커버로 이루어진, 보조프레임이 더 위치될 수 있다.
상기 보조프레임은 커버의 상면이 상기 봉지부 외측으로 노출될 수 있다.
또한, 상기 인너프레임에는 다수의 통공이 형성되고, 상기 통공과 대응되는 보조프레임의 플랜지 하면에는 다수의 돌기가 더 형성되어 상호 결합될 수 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은 대략 사각판 모양의 아웃터프레임과, 상기 아웃터프레임의 내측 상부를 향하여 일정한 경사각을 가지며 연장된 경사면과, 상기 경사면의 내측을 향하여 상기 아웃터프레임과 평행한 면을 가지며 연장되고, 중앙에는 일정크기의 개구가 형성된 인너프레임으로 이루어진 캐리어프레임을 구비하고, 상기 캐리어프레임의 아웃터프레임 하면에는 접착수단을 개재하여 다수의 본드핑거 및 볼랜드를 갖는 회로패턴이 형성된 섭스트레이트를 상호 접착하는 단계와; 상기 캐리어프레임의 개구를 통해 상부로 노출된 섭스트레이트의 상면에 다수의 입출력패드를 갖는 반도체칩을 접착수단으로 접착하고, 상기 반도체칩의 입출력패드와 상기 섭스트레이트의 회로패턴중 본드핑거를 도전성와이어로 상호 본딩하는 단계와; 상기 섭스트레이트 상면의 캐리어프레임, 반도체칩 및 도전성와이어를 봉지재로 봉지하여 일정 형태의 봉지부를 형성하는 단계와; 상기 섭스트레이트의 회로패턴중 볼랜드에 도전성볼을 융착하는 단계와; 상기 캐리어프레임중 인너프레임이 상기 봉지부 내측에 위치하도록 소잉하여 상기 캐리어프레임 및 섭스트레이트에서 낱개의 반도체패키지가 분리되도록 하는 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 인너프레임에는 다수의 요홈이 더 형성된 캐리어프레임이 이용될 수 있다.
또한, 상기 인너프레임은 모서리에서 상기 개구까지 절개부가 더 형성된 것이 이용될 수 있다.
이때, 상기 반도체칩 접착 및 와이어 본딩 단계후에는 상기 캐리어프레임의 인너프레임 상면에, 모서리에 챔퍼가 형성된 대략 판상의 플랜지와, 상기 플랜지의 내측 상부를 향하여 형성된 경사면과, 상기 경사면의 내측으로 상기 개구를 덮도록 형성된 커버로 이루어진 보조프레임을 위치시키는 단계가 더 포함될 수 있다.
또한, 상기 봉지 단계는 상기 보조프레임의 커버 상면이 봉지부 외측으로 노출되도록 할 수 있다.
또한, 상기 인너프레임에는 다수의 통공이 더 형성된 캐리어프레임을 이용하고, 상기 통공과 대응되는 플랜지 하면에는 다수의 돌기가 더 형성된 보조프레임이 이용될 수 있다.
상기와 같이 하여 본 발명에 의한 캐리어프레임 및 이를 이용한 반도체패키지와 그 제조 방법에 의하면, 캐리어프레임중 인너프레임이 봉지부 내측에 위치하도록 하도록 함으로써, 반도체칩의 열을 상기 인너프레임이 흡수 및 발산함으로써 전체적인 반도체패키지의 방열성능이 향상된다.
더불어, 상기 인너프레임은 상기 반도체패키지의 봉지부 및 섭스트레이트의 워페이지에 저항 또는 대항하는 역할을 함으로써, 전체적인 반도체패키지의 워페이지 현상을 억제할 수 있게 된다.
또한, 상기 인너프레임에는 봉지부 외측으로 노출되는 보조프레임을 더 위치시킴으로써, 반도체칩의 열을 보다 효율적으로 외측으로 발산시켜, 상기 반도체패키지의 방열성능이 더욱 향상된다.
또한, 상기 인너프레임에는 다수의 통공이 형성되고, 상기 통공과 대응되는 위치의 상기 보조프레임에는 다수의 돌기를 형성함으로써, 상기 보조프레임이 인너프레임의 소정 영역에 정확하게 위치되어 그 생산성이 더욱 향상되기도 한다.
본 발명의 상술한 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 후술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
도3a 내지 도3c는 본 발명에 의한 캐리어프레임(11,12,13)을 도시한 사시도이다.
먼저 도3a의 캐리어프레임(11)을 참조하면, 반도체패키지용 섭스트레이트(도시되지 않음)와 접착수단(도시되지 않음)으로 접착되도록 대략 직사각판(또는 정사각판) 모양으로 아웃터프레임(2)이 구비되어 있다.
상기 아웃터프레임(2)의 내측 상부로는 일정한 경사각을 갖는 경사면(4)이형성되어 있고, 상기 경사면(4)의 내측에는 상기 아웃터프레임(2)과 평행한 면을 가지며, 중앙에는 차후 섭스트레이트에 부착될 반도체칩(도시되지 않음)이 상부에서 보일 수 있도록 개구(7)가 형성된 인너프레임(6)이 형성되어 있다. 따라서, 상기 인너프레임(6)과 상기 아웃터프레임(2)은 서로 다른 평면상에 위치되어 있지만, 상호 평행하게 형성되어 있다.
여기서, 상기 경사면(4) 및 인너프레임(6)은 아웃터프레임(2)에 형성된 슬롯(3)을 경계로 다수가 일렬로 형성되어, 전체적으로 스트립 모양의 캐리어프레임(11)을 이룰 수 있다.
또한, 상기 개구(7)는 도시된 바와 같이 사각 모양으로 형성될 수 있으며, 상기 경사면(4)도 네방향으로 형성될 수 있다.
또한, 상기 아웃터프레임(2), 경사면(4) 및 인너프레임(6)은 모두 방열성능이 우수한 알루미늄(Al), 구리(Cu) 또는 철(Fe)과 같은 금속재질로 형성되어 있으며, 이는 차후 반도체패키지의 방열성능을 향상시키는 역할을 한다.
또한, 상기 캐리어프레임(11)중 인너프레임(6)은 표면에 다수의 요홈(도시되지 않음)이 형성될 수도 있다. 이는 차후 상기 캐리어프레임(11)이 봉지재로 봉지되어, 소정 형태의 봉지부 내측에 위치되었을 때, 상기 봉지부와 상기 캐리어프레임(11) 즉, 인너프레임(6) 상호간의 결합력 또는 접착력이 향상되도록 한다.
또한, 상기 개구(7)는 도3c의 캐리어프레임(13)에서와 같이, 하나의 인너프레임(6)에 다수의 행과 열을 가지며 배열되어 형성될 수도 있다. 상기와 같이 다수의 개구(7)가 형성된 캐리어프레임(13)은 매트릭스 형태로 형성된 섭스트레이트가접착되며, 주로 CABGA(Chip Array Ball Grid Array) 반도체패키지의 제조에 이용된다.
한편, 도3b에 도시된 캐리어프레임(12)에서와 같이, 인너프레임(6)의 각 모서리에서 내측의 개구(7)까지는 일정폭의 절개부(8)가 더 형성될 수 있다.
또한, 상기 캐리어프레임(12)중 인너프레임(6)의 상면에는, 상기 인너프레임(6)과 평행한 면을 갖는 플랜지(15)가 형성되고, 상기 플랜지(15) 내측으로는 경사면(17)이 형성되며, 상기 경사면(17) 내측으로는 상기 개구(7)를 덮는 커버(18)로 이루어진 보조프레임(14)이 더 결합될 수도 있다.
여기서, 상기 보조프레임(14)의 플랜지(15) 하면에는 다수의 돌기(19)가 더 형성되고, 상기 돌기(19)와 대응되는 상기 캐리어프레임(12)의 인너프레임(6)에는 다수의 통공(9)이 더 형성될 수 있다.
상기와 같은 보조프레임(14)은 통상 반도체칩과 섭스트레이트가 도전성와이어로 본딩된 후, 상기 캐리어프레임(12)의 인너프레임(6) 상면에 결합된다. 이때, 상기 보조프레임(14)의 플랜지(15)에는 돌기(19)가, 상기 인너프레임(6)에는 통공(9)이 형성됨으로써, 자기정렬(Self Alignment) 작용에 의해 상호 쉽게 결합된다. 물론, 상기 돌기(19) 및 통공(9)이 형성되지 않았을 경우에는 접착수단이 이용되어 상호 결합될 수 있다.
더불어, 상기와 같은 보조프레임(14) 역시 반도체패키지내에서 방열수단으로 이용되기 때문에 그 재질은 방열성능이 우수한 알루미늄(Al), 구리(Cu) 또는 철(Fe)과 같은 금속재질이 이용된다.
도4a 및 도4b는 본 발명에 의한 반도체패키지(101,102)를 도시한 단면도이고, 도4c는 도4b의 반도체패키지(102)에서 봉지부가 형성되기 전의 상태를 도시한 평면도이다.
먼저 도4a의 반도체패키지(101)를 참조하면, 상면에 다수의 입출력패드(42)가 형성된 반도체칩(40)이 구비되어 있다. 상기 반도체칩(40)의 하면에는 접착수단(38)이 개재되어, 상기 반도체칩(40)의 넓이보다 넓은 면적을 갖는 섭스트레이트(30)가 접착되어 있다. 상기 섭스트레이트(30)는 수지층(32)을 기본층으로 그 상면에는 본드핑거(35) 및 볼랜드(36)를 갖는 다수의 회로패턴(34)이 형성되어 있다. 물론, 상기 볼랜드(36)는 수지층(32)에 형성된 통공(37)을 통하여 하부로 오픈되어 있다. 상기와 같은 섭스트레이트(30)는 주지된 바와 같이 통상적인 써킷테이프 또는 써킷필름이 적당하다.
이어서, 상기 반도체칩(40)의 입출력패드(42)와 섭스트레이트(30)의 회로패턴(34)중 본드핑거(35)는 골드와이어(Au Wire), 알루미늄와이어(Al Wire)와 같은 도전성와이어(44)에 의해 상호 연결되어 있다.
한편, 상기 섭스트레이트(30)의 상면에는 상기 반도체칩(40)과 간섭되지 않도록 일정크기의 개구(7, 도3a 참조)를 갖는 인너프레임(6)이 위치되어 있다. 상기 인너프레임(6)과 상기 섭스트레이트(30)는 상호 일정 거리 이격되어 있다. 물론, 상기 도전성와이어(44)와 상기 인너프레임(6)도 상호 쇼트되지 않도록 일정 거리 이격되어 있다.
계속해서, 상기 섭스트레이트(30) 상면의 반도체칩(40), 도전성와이어(44)및 인너프레임(6)은 봉지재로 봉지되어 소정 형태의 봉지부(46)를 구성하고 있다.
또한, 상기 섭스트레이트(30)의 회로패턴(34)중 볼랜드(36)에는 솔더볼과 같은 도전성볼(48)이 융착되어 차후 메인보드에 실장 가능한 형태로 되어 있다.
여기서, 상기 인너프레임(6)은 상기 봉지부(46)와 더욱 강하게 결합될 수 있도록 표면에 다수의 요홈 또는 통공(도시되지 않음)이 더 형성될 수 있다.
또한, 상기 인너프레임(6)은 방열성능이 우수한, 알루미늄(Al), 구리(Cu) 또는 철(Fe)과 같은 금속재질로 이루어져 있기 때문에, 전체적으로 반도체패키지(101)의 방열성능을 향상시킴은 물론, 상기 반도체패키지(101)의 워페이지 현상도 억제하는 역할을 하게 된다.
계속해서, 도4b의 반도체패키지(102)를 참조한다. 이는 상기 도4a의 반도체패키지(101)와 유사하므로 그 차이점만을 설명하기로 한다.
도시된 바와 같이 상기 인너프레임(6)의 상면에는, 전체적인 반도체패키지(102)의 방열성능을 더욱 향상시키고 또한 그 워페이지 현상도 최소화할 수 있도록, 보조프레임(14)이 더 위치되어 있다.
상기 보조프레임(14)은 상기 인너프레임(6)의 상면에 결합되는 대략 판상의 플랜지(15)와, 상기 플랜지(15)의 내측 상부를 향하여 형성된 경사면(17)과, 상기 경사면(17)의 내측으로 상기 인너프레임(6)의 개구(7)를 덮도록 형성된 커버(18)를 포함하여 이루어져 있다.
여기서, 상기 보조프레임(14) 역시 방열성능이 우수한 알루미늄(Al), 구리(Cu) 또는 철(Fe)과 같은 금속재질로 이루어져 있다.
한편, 상기 인너프레임(6)에는 다수의 통공(9)이 형성되어 있고, 상기 통공(9)과 대응되는 보조프레임(14)의 플랜지(15) 하면에는 다수의 돌기(19)가 더 형성되어, 상기 보조프레임(14) 및 상기 인너프레임(6)이 상호 결합되어 있다.
또한, 상기 보조프레임(14)은 상기 커버(18)의 상면이 상기 봉지부(46) 외측으로 노출됨으로써, 그 방열성능이 더욱 향상되는 장점도 있다.
도5a 내지 도5e는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 설명도로서, 이를 순차적으로 설명하면 다음과 같다.
1. 캐리어프레임과 섭스트레이트의 접착 단계로서, 대략 사각판 모양의 아웃터프레임(2)과, 상기 아웃터프레임(2)의 내측 상부를 향하여 일정한 경사각을 가지며 연장된 경사면(4)과, 상기 경사면(4)의 내측을 향하여 상기 아웃터프레임(2)과 평행한 면을 가지며 연장되고, 중앙에는 일정크기의 개구(7,도3a 참조)가 형성된 인너프레임(6)으로 이루어진 캐리어프레임(11)을 구비하고, 상기 캐리어프레임(11)의 아웃터프레임(2) 하면에는 접착수단(48)을 개재하여 다수의 본드핑거(35) 및 볼랜드(36)를 갖는 회로패턴(34)이 형성된 섭스트레이트(30)를 상호 접착한다.(도5a 참조)
여기서, 상기 캐리어프레임(11)은 모두 방열성능이 우수한 알루미늄(Al), 구리(Cu) 또는 철(Fe)과 같은 금속재질로 형성되어 있으며, 이는 차후 반도체패키지의 방열성능을 향상시키는 역할을 한다.
또한, 상기 캐리어프레임(11)중 인너프레임(6)은 표면에 다수의 요홈 또는 통공(도시되지 않음)이 형성될 수도 있다. 이는 차후 상기 캐리어프레임(11)이 봉지재로 봉지되어, 소정 형태의 봉지부(46) 내측에 위치되었을 때, 상기 봉지부(46)와 상기 캐리어프레임(11) 즉, 인너프레임(6) 상호간의 결합력 또는 접착력을 향상시키는 역할을 한다.
한편, 상기 섭스트레이트(30)는 수지층(32)을 기본층으로 그 상면에는 본드핑거(35) 및 볼랜드(36)를 갖는 다수의 회로패턴(34)이 형성되어 있다. 물론, 상기 볼랜드(36)는 수지층(32)에 형성된 통공(37)을 통하여 하부로 노출되어 있다. 또한, 상기와 같은 섭스트레이트(30)는 주지된 바와 같이 통상적인 써킷테이프 또는 써킷필름이 될 수 있다.
2. 반도체칩 접착 및 와이어 본딩 단계로서, 상기 캐리어프레임(11)의 개구(7)를 통해 상부로 노출된 섭스트레이트(30)의 상면에, 다수의 입출력패드(42)를 갖는 반도체칩(40)을 접착수단(38)으로 접착하고, 이어서 상기 반도체칩(40)의 입출력패드(42)와 상기 섭스트레이트(30)의 회로패턴(34)중 본드핑거(35)를 도전성와이어(44)로 상호 본딩한다. (도5b 참조)
여기서, 상기 반도체칩(40)의 접착수단(38)은 통상적인 에폭시 접착제 또는 에폭시 필름을 이용하고, 상기 도전성와이어(44)는 통상적인 골드와이어 또는 알루미늄와이어 등을 이용할 수 있다.
3. 봉지 단계로서, 상기 섭스트레이트(30)의 상면에 위치된 캐리어프레임(11), 반도체칩(40) 및 도전성와이어(44) 등을 에폭시몰딩컴파운드(Epoxy Molding Compound)와 같은 봉지재로 봉지하여 소정 형태의 봉지부(46)를 형성한다.(도5c 참조)
4. 도전성볼 융착 단계로서, 상기 섭스트레이트(30)의 하면을 향해 노출된 다수의 볼랜드(36) 각각에 솔더볼과 같은 도전성볼(48)을 융착하여, 차후 메인보드에 실장 가능한 형태가 되도록 한다.(도5d 참조)
5. 싱귤레이션 단계로서, 상기 캐리어프레임(11)중 인너프레임(6)이 상기 봉지부(46) 내측에 위치하도록 소잉하여 상기 캐리어프레임(11) 및 섭스트레이트(30)에서 낱개의 반도체패키지가 분리되도록 한다.(도5e 참조)
계속해서, 도6a 내지 도6g는 본 발명에 의한 다른 반도체패키지의 제조 방법을 도시한 설명도로서, 이를 순차적으로 설명하면 다음과 같다.
1. 캐리어프레임과 섭스트레이트의 접착 단계로서, 대략 사각판 모양의 아웃터프레임(2)과, 상기 아웃터프레임(2)의 내측 상부를 향하여 일정한 경사각을 가지며 연장된 경사면(4)과, 상기 경사면(4)의 내측을 향하여 상기 아웃터프레임(2)과 평행한 면을 가지며 연장되고, 중앙에는 일정크기의 개구(7, 도3b 참조)가 형성된 인너프레임(6)으로 이루어진 캐리어프레임(12)을 구비하고, 상기 캐리어프레임(12)의 아웃터프레임(2) 하면에는 접착수단(48)을 개재하여 다수의 본드핑거(35) 및 볼랜드(36)를 갖는 회로패턴(34)이 형성된 섭스트레이트(30)를 상호 접착한다.(도6a 참조)
여기서, 상기 캐리어프레임(12)은 모두 방열성능이 우수한 알루미늄(Al), 구리(Cu) 또는 철(Fe)과 같은 금속재질로 형성되어 있으며, 이는 차후 반도체패키지의 방열성능을 향상시키는 역할을 한다.
또한, 상기 캐리어프레임(12)중 인너프레임(6)은 표면에 다수의 요홈(도시되지 않음)이 형성될 수도 있다. 이는 차후 상기 캐리어프레임(12)이 봉지재로 봉지되어, 소정 형태의 봉지부(46) 내측에 위치되었을 때, 상기 봉지부(46)와 상기 캐리어프레임(12) 즉, 인너프레임(6) 상호간의 결합력 또는 접착력을 향상시키는 역할을 한다.
또한, 상기 인너프레임(6)은 모서리에서 상기 개구(7)까지 일정폭의 절개부(8, 도6d 참조)가 더 형성될 수 있으며, 상기 인너프레임(6)은 상,하로 관통된 다수의 통공(9)이 더 형성될 수 있다.
한편, 상기 섭스트레이트(30)는 수지층(32)을 기본층으로 그 상면에는 본드핑거(35) 및 볼랜드(36)를 갖는 다수의 회로패턴(34)이 형성되어 있다. 물론, 상기 볼랜드(36)는 수지층(32)에 형성된 통공(37)을 통하여 하부로 노출되어 있다. 또한, 상기와 같은 섭스트레이트(30)는 주지된 바와 같이 통상적인 써킷테이프 또는 써킷필름이 될 수 있다.
2. 반도체칩 접착 및 와이어 본딩 단계로서, 상기 캐리어프레임(12)의 개구(7)를 통해 상부로 노출된 섭스트레이트(30)의 상면에, 다수의 입출력패드(42)를 갖는 반도체칩(40)을 접착수단(38)으로 접착하고, 이어서 상기 반도체칩(40)의 입출력패드(42)와 상기 섭스트레이트(30)의 회로패턴(34)중 본드핑거(35)를 도전성와이어(44)로 상호 본딩한다. (도6b 참조)
여기서, 상기 반도체칩(40)의 접착수단(38)은 통상적인 에폭시 접착제 또는 에폭시 필름을 이용하고, 상기 도전성와이어(44)는 통상적인 골드와이어 또는 알루미늄와이어 등을 이용할 수 있다.
3. 보조프레임 탑재 단계로서, 상기 캐리어프레임(12)의 인너프레임(6) 상면에, 모서리에 챔퍼(16)가 형성된 대략 판상의 플랜지(15)와, 상기 플랜지(15)의 내측 상부를 향하여 형성된 경사면(17)과, 상기 경사면(17)의 내측으로 상기 개구(7)를 덮도록 형성된 커버(18)로 이루어진 보조프레임(14)을 탑재한다.(도6c 및 도6d 참조)
이때, 상기 인너프레임(6)에 형성된 다수의 통공(9)과 대응되는 위치의 플랜지(15) 하면에는 다수의 돌기(19)가 더 형성됨으로써, 상기 보조프레임(14)은 상기 인너프레임(6)상에 용이하게 탑재 및 위치된다.
4. 봉지 단계로서, 상기 섭스트레이트(30)의 상면에 위치된 캐리어프레임(12), 보조프레임(14), 반도체칩(40) 및 도전성와이어(44) 등을 에폭시몰딩컴파운드(Epoxy Molding Compound)와 같은 봉지재로 봉지하여 소정 형태의 봉지부(46)를 형성한다.(도6e 참조)
이때, 상기 봉지재는 상기 인너프레임(6)에 형성된 절개부(8)를 통해 상기 반도체칩(7)쪽으로 충진되며, 상기 보조프레임(14)의 커버(18) 상면은, 방열성능을 향상시키기 위해 상기 봉지부(46) 상면으로 노출되도록 함이 바람직하다.
5. 도전성볼 융착 단계로서, 상기 섭스트레이트(30)의 통공(37)을 통해 노출된 다수의 볼랜드(36) 각각에 솔더볼과 같은 도전성볼(48)을 융착하여, 차후 메인 보드에 실장 가능한 형태가 되도록 한다.(도6f 참조)
6. 싱귤레이션 단계로서, 상기 캐리어프레임(12)중 인너프레임(6) 그리고 상기 보조프레임(14)이 상기 봉지부(46) 내측에 위치하도록 소잉하여 상기 캐리어프레임(12) 및 섭스트레이트(30)에서 낱개의 반도체패키지가 분리되도록 한다.(도6g 참조)
이상의 설명에서 본 발명은 특정의 실시예와 관련하여 도시 및 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당 업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.
따라서, 본 발명에 의한 캐리어프레임 및 이를 이용한 반도체패키지와 그 제조 방법에 의하면, 캐리어프레임중 인너프레임이 봉지부 내측에 위치하도록 하도록 함으로써, 반도체칩의 열을 상기 인너프레임이 흡수 및 발산하여, 전체적인 반도체패키지의 방열성능이 향상되는 효과가 있다.
또한, 상기 인너프레임은 상기 반도체패키지의 봉지부 및 섭스트레이트의 워페이지에 저항 또는 대항하는 역할을 함으로써, 전체적인 반도체패키지의 워페이지 현상을 억제할 수 있는 효과가 있다.
또한, 상기 인너프레임에는 봉지부 외측으로 노출되는 보조프레임을 더 위치시킴으로써, 반도체칩의 열을 보다 효율적으로 외측으로 발산시켜, 반도체패키지의 방열성능을 더욱 향상시키는 효과가 있다.
더불어, 상기 인너프레임에는 다수의 통공이 형성되고, 상기 통공과 대응되는 위치의 상기 보조프레임에는 다수의 돌기가 형성됨으로써, 상기 보조프레임이 인너프레임의 소정 영역에 정확히 위치되어, 그 생산성이 더욱 향상되는 효과가 있다.

Claims (19)

  1. 반도체패키지용 섭스트레이트와 접착수단으로 접착되는 대략 사각판 모양의 아웃터프레임과;
    상기 아웃터프레임의 내측 상부를 향하여 일정한 경사각을 가지며 연장된 경사면과;
    상기 경사면의 내측을 향하여 상기 아웃터프레임과 평행한 면을 가지며 연장되고, 중앙에는 상기 섭스트레이트에 부착될 반도체칩이 외부에서 보일수 있도록 개구가 형성된 인너프레임을 포함하여 이루어진 반도체패키지용 캐리어프레임.
  2. 제1항에 있어서, 상기 인너프레임은 표면에 다수의 요홈이 더 형성된 것을 특징으로 하는 반도체패키지용 캐리어프레임.
  3. 제1항에 있어서, 상기 개구는 상기 인너프레임에 행과 열을 가지며 다수가 배열되어 형성된 것을 특징으로 하는 반도체패키지용 캐리어프레임.
  4. 제1항에 있어서, 상기 인너프레임은 모서리에서 상기 개구까지 절개부가 더 형성된 것을 특징으로 하는 반도체패키지용 캐리어프레임.
  5. 제4항에 있어서, 상기 인너프레임 상면에는, 상기 인너프레임과 평행한 면을갖되, 상기 인너프레임의 모서리와 대응되는 모서리에는 챔퍼가 형성된 플랜지가 구비되고, 상기 플랜지 내측으로는 경사면이 형성되며, 상기 경사면 내측에는 상기 개구를 덮는 커버로 이루어진 보조프레임이 더 위치됨을 특징으로 하는 반도체패키지용 캐리어프레임.
  6. 제5항에 있어서, 상기 보조프레임의 플랜지 하면에는 다수의 돌기가 형성되고, 상기 돌기와 대응되는 상기 캐리어프레임의 인너프레임에는 다수의 통공이 형성된 것을 특징으로 하는 반도체패키지용 캐리어프레임.
  7. 상면에 다수의 입출력패드가 형성된 반도체칩과;
    상기 반도체칩의 하면에 접착수단이 개재되어 접착된 동시에, 표면에는 다수의 본드핑거 및 볼랜드를 갖는 회로패턴이 형성된 섭스트레이트와;
    상기 반도체칩의 입출력패드와 섭스트레이트의 회로패턴중 본드핑거를 상호 전기적으로 연결하는 도전성와이어와;
    상기 섭스트레이트의 상면과 일정 거리 이격되어 위치된 동시에 상기 반도체칩이 위치하도록 개구가 형성된 인너프레임과;
    상기 섭스트레이트 상면의 반도체칩, 도전성와이어 및 인너프레임이 봉지재로 봉지되어 형성된 봉지부와;
    상기 섭스트레이트의 회로패턴중 볼랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 반도체패키지.
  8. 제7항에 있어서, 상기 인너프레임은 상기 도전성와이어와 쇼트(Short)되지 않도록 상기 도전성와이어의 외주연에 위치됨을 특징으로 하는 반도체패키지.
  9. 제7항에 있어서, 상기 인너프레임은 상기 봉지부와 더욱 강하게 결합될 수 있도록 표면에 다수의 요홈이 형성된 것을 특징으로 하는 반도체패키지.
  10. 제7항에 있어서, 상기 인너프레임은 모서리에서 상기 개구까지 절개부가 더 형성된 것을 특징으로 하는 반도체패키지.
  11. 제10항에 있어서, 상기 인너프레임의 상면에는, 모서리에 챔퍼가 형성된 대략 판상의 플랜지와, 상기 플랜지의 내측 상부를 향하여 형성된 경사면과, 상기 경사면의 내측으로 상기 개구를 덮도록 형성된 커버로 이루어진, 보조프레임이 더 위치된 것을 특징으로 하는 반도체패키지.
  12. 제11항에 있어서, 상기 보조프레임은 커버의 상면이 상기 봉지부 외측으로 노출된 것을 특징으로 하는 반도체패키지.
  13. 제11항 또는 제12항에 있어서, 상기 인너프레임에는 다수의 통공이 형성되고, 상기 통공과 대응되는 보조프레임의 플랜지 하면에는 다수의 돌기가 더 형성되어 상호 결합된 것을 특징으로 하는 반도체패키지.
  14. 대략 사각판 모양의 아웃터프레임과, 상기 아웃터프레임의 내측 상부를 향하여 일정한 경사각을 가지며 연장된 경사면과, 상기 경사면의 내측을 향하여 상기 아웃터프레임과 평행한 면을 가지며 연장되고, 중앙에는 일정크기의 개구가 형성된 인너프레임으로 이루어진 캐리어프레임을 구비하고, 상기 캐리어프레임의 아웃터프레임 하면에는 접착수단을 개재하여 다수의 본드핑거 및 볼랜드를 갖는 회로패턴이 형성된 섭스트레이트를 상호 접착하는 단계와;
    상기 캐리어프레임의 개구를 통해 상부로 노출된 섭스트레이트의 상면에 다수의 입출력패드를 갖는 반도체칩을 접착수단으로 접착하고, 상기 반도체칩의 입출력패드와 상기 섭스트레이트의 회로패턴중 본드핑거를 도전성와이어로 상호 본딩하는 단계와;
    상기 섭스트레이트 상면의 캐리어프레임, 반도체칩 및 도전성와이어를 봉지재로 봉지하여 일정 형태의 봉지부를 형성하는 단계와;
    상기 섭스트레이트의 회로패턴중 볼랜드에 도전성볼을 융착하는 단계와;
    상기 캐리어프레임중 인너프레임이 상기 봉지부 내측에 위치하도록 소잉하여 상기 캐리어프레임 및 섭스트레이트에서 낱개의 반도체패키지가 분리되도록 하는 단계를 포함하여 이루어진 반도체패키지의 제조 방법.
  15. 제14항에 있어서, 상기 인너프레임에는 다수의 요홈이 더 형성된 캐리어프레임이 이용됨을 특징으로 하는 반도체패키지의 제조 방법.
  16. 제14항에 있어서, 상기 인너프레임은 모서리에서 상기 개구까지 절개부가 더 형성된 것이 이용됨을 특징으로 하는 반도체패키지의 제조 방법.
  17. 제16항에 있어서, 상기 반도체칩 접착 및 와이어 본딩 단계후에는 상기 캐리어프레임의 인너프레임 상면에, 모서리에 챔퍼가 형성된 대략 판상의 플랜지와, 상기 플랜지의 내측 상부를 향하여 형성된 경사면과, 상기 경사면의 내측으로 상기 개구를 덮도록 형성된 커버로 이루어진 보조프레임을 위치시키는 단계가 더 포함됨을 특징으로 하는 반도체패키지의 제조 방법.
  18. 제17항에 있어서, 상기 봉지 단계는 상기 보조프레임의 커버 상면이 봉지부 외측으로 노출되도록 함을 특징으로 하는 반도체패키지의 제조 방법.
  19. 제17항에 있어서, 상기 인너프레임에는 다수의 통공이 더 형성된 캐리어프레임을 이용하고, 상기 통공과 대응되는 플랜지 하면에는 다수의 돌기가 더 형성된 보조프레임이 이용됨을 특징으로 하는 반도체패키지의 제조 방법.
KR1020010019341A 2001-04-11 2001-04-11 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 KR100716871B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010019341A KR100716871B1 (ko) 2001-04-11 2001-04-11 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US10/115,218 US6770961B2 (en) 2001-04-11 2002-04-02 Carrier frame and semiconductor package including carrier frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010019341A KR100716871B1 (ko) 2001-04-11 2001-04-11 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020078931A true KR20020078931A (ko) 2002-10-19
KR100716871B1 KR100716871B1 (ko) 2007-05-09

Family

ID=19708103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010019341A KR100716871B1 (ko) 2001-04-11 2001-04-11 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법

Country Status (2)

Country Link
US (1) US6770961B2 (ko)
KR (1) KR100716871B1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930377B1 (en) * 2002-12-04 2005-08-16 National Semiconductor Corporation Using adhesive materials as insulation coatings for leadless lead frame semiconductor packages
TWI239080B (en) * 2002-12-31 2005-09-01 Advanced Semiconductor Eng Semiconductor chip package and method for the same
TWI223424B (en) * 2004-01-02 2004-11-01 Advanced Semiconductor Eng Process of cutting electrical packages
US7153725B2 (en) * 2004-01-27 2006-12-26 St Assembly Test Services Ltd. Strip-fabricated flip chip in package and flip chip in system heat spreader assemblies and fabrication methods therefor
US7589407B2 (en) * 2005-04-11 2009-09-15 Stats Chippac Ltd. Semiconductor multipackage module including tape substrate land grid array package stacked over ball grid array package
TWI249772B (en) * 2005-06-07 2006-02-21 Siliconware Precision Industries Co Ltd Semiconductor device for accommodating large chip, fabrication method thereof, and carrier used in the semiconductor device
JP2007184351A (ja) * 2006-01-05 2007-07-19 Nec Electronics Corp 半導体装置及びその製造方法
US7682869B2 (en) * 2006-03-23 2010-03-23 Micron Technology, Inc. Method of packaging integrated circuit devices using preformed carrier
SG147330A1 (en) * 2007-04-19 2008-11-28 Micron Technology Inc Semiconductor workpiece carriers and methods for processing semiconductor workpieces
US8841782B2 (en) * 2008-08-14 2014-09-23 Stats Chippac Ltd. Integrated circuit package system with mold gate
US8089145B1 (en) * 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8314480B2 (en) * 2010-02-08 2012-11-20 Fairchild Semiconductor Corporation Stackable semiconductor package with embedded die in pre-molded carrier frame
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US8691629B2 (en) * 2011-05-27 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging jig and process for semiconductor packaging
KR101332864B1 (ko) * 2011-09-21 2013-11-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
TWI491755B (zh) * 2011-12-13 2015-07-11 聯華電子股份有限公司 基材載具及其應用
US9048245B2 (en) 2012-06-05 2015-06-02 International Business Machines Corporation Method for shaping a laminate substrate
US9059240B2 (en) 2012-06-05 2015-06-16 International Business Machines Corporation Fixture for shaping a laminate substrate
US9129942B2 (en) 2012-06-05 2015-09-08 International Business Machines Corporation Method for shaping a laminate substrate
US9502625B2 (en) 2014-06-06 2016-11-22 Rohinni, LLC Electrophotographic deposition of unpackaged semiconductor device
WO2015188172A2 (en) * 2014-06-06 2015-12-10 Rohinni, LLC Manufacture of circuit assembly with unpackaged semiconductor devices
US10410948B2 (en) * 2015-01-30 2019-09-10 Netgear, Inc. Integrated heat sink and electromagnetic interference (EMI) shield assembly
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
CN106257652B (zh) * 2015-06-16 2020-03-27 台达电子企业管理（上海）有限公司 封装模块及封装方法
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
WO2018132716A1 (en) 2017-01-12 2018-07-19 Rohinni, LLC Apparatus for high speed printing of semiconductor devices
US10062588B2 (en) 2017-01-18 2018-08-28 Rohinni, LLC Flexible support substrate for transfer of semiconductor devices
US10410905B1 (en) 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
US10607931B2 (en) 2018-07-03 2020-03-31 Texas Instruments Incorporated Semiconductor device with electroplated die attach
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
KR20210074454A (ko) 2019-12-11 2021-06-22 삼성전자주식회사 반도체 패키지 장치
CN116238744B (zh) * 2023-05-11 2023-07-18 浏阳掌中勺食品有限公司 一种预制菜保鲜用封膜装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62224036A (ja) * 1986-03-26 1987-10-02 Hitachi Tokyo Electron Co Ltd 半導体装置
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
US6111306A (en) * 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US6359335B1 (en) * 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
US5736785A (en) * 1996-12-20 1998-04-07 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat
JP3032964B2 (ja) * 1996-12-30 2000-04-17 アナムインダストリアル株式会社 ボールグリッドアレイ半導体のパッケージ及び製造方法
US6011304A (en) * 1997-05-05 2000-01-04 Lsi Logic Corporation Stiffener ring attachment with holes and removable snap-in heat sink or heat spreader/lid
US5877552A (en) * 1997-06-23 1999-03-02 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat and electrical function
US6501157B1 (en) * 1998-04-15 2002-12-31 Micron Technology, Inc. Substrate for accepting wire bonded or flip-chip components
US5977626A (en) * 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package
TW388976B (en) * 1998-10-21 2000-05-01 Siliconware Precision Industries Co Ltd Semiconductor package with fully exposed heat sink
TW411595B (en) * 1999-03-20 2000-11-11 Siliconware Precision Industries Co Ltd Heat structure for semiconductor package device
US6191360B1 (en) * 1999-04-26 2001-02-20 Advanced Semiconductor Engineering, Inc. Thermally enhanced BGA package
US6229702B1 (en) * 1999-06-02 2001-05-08 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
US6187613B1 (en) * 1999-11-04 2001-02-13 Industrial Technology Research Institute Process for underfill encapsulating flip chip driven by pressure
TW454321B (en) * 2000-09-13 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipation structure

Also Published As

Publication number Publication date
KR100716871B1 (ko) 2007-05-09
US6770961B2 (en) 2004-08-03
US20020149092A1 (en) 2002-10-17

Similar Documents

Publication Publication Date Title
KR100716871B1 (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
TWI529878B (zh) 集成電路封裝件及其裝配方法
US6798049B1 (en) Semiconductor package and method for fabricating the same
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
KR100899314B1 (ko) 반도체 장치 및 그 제조 방법
KR100477020B1 (ko) 멀티 칩 패키지
KR100260997B1 (ko) 반도체패키지
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
KR100510556B1 (ko) 초박형 반도체 패키지 및 그 제조방법
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
US7049687B2 (en) Tape carrier package having stacked semiconductor elements, and short and long leads
JP2000077563A (ja) 半導体装置およびその製造方法
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US6130477A (en) Thin enhanced TAB BGA package having improved heat dissipation
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JP2949969B2 (ja) フィルムキャリア半導体装置
JPH09330994A (ja) 半導体装置
KR100549312B1 (ko) 반도체패키지 및 그 제조 방법
KR100549299B1 (ko) 반도체패키지 및 그 제조 방법
JP3418759B2 (ja) 半導体パッケージ
KR100239387B1 (ko) 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
KR100388293B1 (ko) 반도체패키지
KR100542672B1 (ko) 반도체패키지
KR20020058213A (ko) 반도체패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150504

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160503

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170502

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 13