KR20020058213A - 반도체패키지 및 그 제조 방법 - Google Patents
반도체패키지 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20020058213A KR20020058213A KR1020000086250A KR20000086250A KR20020058213A KR 20020058213 A KR20020058213 A KR 20020058213A KR 1020000086250 A KR1020000086250 A KR 1020000086250A KR 20000086250 A KR20000086250 A KR 20000086250A KR 20020058213 A KR20020058213 A KR 20020058213A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- semiconductor
- conductive
- input
- chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (9)
- 하면 중앙에 다수의 입출력패드가 형성되고, 다수의 도전성 비아홀이 형성되어 활성 영역에 연결된 제1반도체칩과;상기 제1반도체칩의 상면에 위치되고, 하면에 다수의 입출력패드가 형성되며, 상기 입출력패드는 도전성 범프에 의해 상기 제1반도체칩의 도전성 비아홀에 플립칩 형태로 접속된 제2반도체칩과;상기 제1반도체칩의 입출력패드와 대응되는 영역에 관통공이 형성되고, 상기 관통공의 외주연에는 다수의 배선패턴이 형성된 동시에, 상기 제1반도체칩의 하면에 접착된 써킷필름과;상기 제1반도체칩의 입출력패드와 상기 써킷필름의 배선패턴을 전기적으로 연결하는 다수의 도전성와이어와;상기 도전성와이어를 외부 환경으로부터 보호하기 위해 상기 써킷필름의 관통공에 봉지재가 충진되어 형성된 봉지부와;상기 써킷필름의 배선패턴에 융착된 다수의 도전성볼을 포함하여 이루어진 반도체패키지.
- 제1항에 있어서, 상기 제2반도체칩은 다수의 도전성 비아홀이 형성되어 상기 제2반도체칩의 활성 영역에 연결되고, 상기 제2반도체칩의 상면에는 하면에 다수의 입출력패드가 형성된 제3반도체칩이 위치되며, 상기 제3반도체칩의 입출력패드는도전성 범프에 의해 상기 제2반도체칩의 도전성 비아홀에 플립칩 형태로 접속된 것을 특징으로 하는 반도체패키지.
- 제1항 또는 제2항에 있어서, 상기 도전성 비아홀은 반도체칩의 상면에서 하면까지 관통된 홀과, 상기 홀에 충진된 도전체로 이루어진 것을 특징으로 하는 반도체패키지.
- 제1항 또는 제2항에 있어서, 상기 스택된 반도체칩(제2반도체칩 또는 제3반도체칩) 상면에는 방열 성능을 향상시키기 위해 방열 수단이 더 부착된 것을 특징으로 하는 반도체패키지.
- 다수의 제1반도체칩이 대략 바둑판 모양으로 형성되고, 상기 각 제1반도체칩은 하면 중앙부에 다수의 입출력패드가 형성되며, 또한 상기 제1반도체칩을 관통하는 다수의 도전성 비아홀이 형성되어 활성 영역에 연결된 제1웨이퍼를 제공하는 단계와;상기 각 제1반도체칩의 입출력패드와 대응되는 영역에 관통공이 형성되고, 상기 관통공의 외주연으로는 다수의 배선패턴이 형성된 동시에, 접착층이 개재되어 상기 제1웨이퍼에 접착된 써킷필름을 제공하는 단계와;다수의 제2반도체칩이 대략 바둑판 모양으로 형성되고, 상기 각 제2반도체칩은 하면에 다수의 입출력패드가 형성되며, 또한 상기 입출력패드는 도전성 범프에의해 상기 제1반도체칩의 도전성 비아홀에 플립칩 형태로 접속된 제2웨이퍼를 제공하는 단계와;상기 각 제1반도체칩의 입출력패드와 상기 써킷필름의 배선패턴을 도전성와이어로 상호 연결하는 단계와;상기 써킷필름의 각 관통공에 봉지재를 충진하여 일정 형태의 봉지부를 형성하는 단계와;상기 써킷필름의 배선패턴에 다수의 도전성볼을 융착하는 단계와;상기 제1웨이퍼, 써킷필름 및 제2웨이퍼에서 낱개의 반도체패키지를 소잉하여 분리해내는 단계;를 포함하여 이루어진 반도체패키지의 제조 방법.
- 제5항에 있어서, 상기 제2웨이퍼 제공 단계는 각 제2반도체칩에 다수의 도전성 비아홀이 형성되어 상기 제2반도체칩의 활성 영역에 연결된 것이 제공됨을 특징으로 하는 반도체패키지의 제조 방법.
- 제6항에 있어서, 상기 제2웨이퍼 제공 단계 후에는, 다수의 제3반도체칩이 대략 바둑판 모양으로 형성되고, 상기 각 제3반도체칩은 하면에 다수의 입출력패드가 형성되며, 또한 상기 입출력패드는 도전성 범프에 의해 상기 제2반도체칩의 도전성 비아홀에 플립칩 형태로 접속된 제3웨이퍼를 제공하는 단계가 더 포함됨을 특징으로 하는 반도체패키지의 제조 방법.
- 제5항 내지 제7항중 어느 한항에 있어서, 상기 도전성 비아홀은 반도체칩의 상면에서 하면까지 홀을 관통하는 단계와, 상기 홀에 도전체를 충진하는 단계로 형성됨을 특징으로 하는 반도체패키지의 제조 방법.
- 제5항 내지 제7항중 어느 한항에 있어서, 상기 스택된 반도체칩(제2반도체칩 또는 제3반도체칩) 상면에는 방열 성능을 향상시키기 위해 방열 수단이 부착되는 단계가 더 포함됨을 특징으로 하는 반도체패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000086250A KR100729079B1 (ko) | 2000-12-29 | 2000-12-29 | 반도체패키지 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000086250A KR100729079B1 (ko) | 2000-12-29 | 2000-12-29 | 반도체패키지 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020058213A true KR20020058213A (ko) | 2002-07-12 |
KR100729079B1 KR100729079B1 (ko) | 2007-06-14 |
Family
ID=27689318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000086250A KR100729079B1 (ko) | 2000-12-29 | 2000-12-29 | 반도체패키지 및 그 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100729079B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100608348B1 (ko) * | 2002-07-11 | 2006-08-09 | 주식회사 하이닉스반도체 | 적층 칩 패키지의 제조 방법 |
KR100650732B1 (ko) * | 2004-12-28 | 2006-11-27 | 주식회사 하이닉스반도체 | 스택 칩 패키지 |
CN111430321A (zh) * | 2020-04-30 | 2020-07-17 | 上海艾为电子技术股份有限公司 | 芯片封装结构、芯片封装方法以及电子设备 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101501739B1 (ko) * | 2008-03-21 | 2015-03-11 | 삼성전자주식회사 | 반도체 패키지 제조 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100239703B1 (ko) * | 1996-10-21 | 2000-01-15 | 김영환 | 3차원 반도체 패키지 및 그 제조방법 |
KR100379350B1 (ko) * | 1998-12-16 | 2003-04-08 | 세이코 엡슨 가부시키가이샤 | 반도체 칩, 반도체 장치, 회로 기판 및 전자기기 및 그제조 방법 |
JP4547728B2 (ja) * | 1999-03-29 | 2010-09-22 | ソニー株式会社 | 半導体装置及びその製造方法 |
-
2000
- 2000-12-29 KR KR1020000086250A patent/KR100729079B1/ko active IP Right Grant
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100608348B1 (ko) * | 2002-07-11 | 2006-08-09 | 주식회사 하이닉스반도체 | 적층 칩 패키지의 제조 방법 |
KR100650732B1 (ko) * | 2004-12-28 | 2006-11-27 | 주식회사 하이닉스반도체 | 스택 칩 패키지 |
CN111430321A (zh) * | 2020-04-30 | 2020-07-17 | 上海艾为电子技术股份有限公司 | 芯片封装结构、芯片封装方法以及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
KR100729079B1 (ko) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100716871B1 (ko) | 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 | |
KR101678539B1 (ko) | 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법 | |
US6486545B1 (en) | Pre-drilled ball grid array package | |
JP5280014B2 (ja) | 半導体装置及びその製造方法 | |
US7776649B1 (en) | Method for fabricating wafer level chip scale packages | |
JP2003078106A (ja) | チップ積層型パッケージ素子及びその製造方法 | |
US6429530B1 (en) | Miniaturized chip scale ball grid array semiconductor package | |
KR20140081858A (ko) | 스트레스 완화 구조를 갖는 반도체 기판을 포함하는 패키지 어셈블리 | |
JP2010147070A (ja) | 半導体装置 | |
KR20120058118A (ko) | 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법 | |
US20050051907A1 (en) | Integrated circuit package | |
KR20140045461A (ko) | 집적회로 패키지 | |
KR100729079B1 (ko) | 반도체패키지 및 그 제조 방법 | |
CN117153805A (zh) | 电子封装件及其制法 | |
KR100401018B1 (ko) | 반도체패키지를 위한 웨이퍼의 상호 접착 방법 | |
KR20210001495A (ko) | 반도체 패키지 | |
KR100388287B1 (ko) | 웨이퍼의 백그라인딩 방법과 이를 이용한 반도체패키지 및 그 제조방법 | |
KR100388211B1 (ko) | 멀티 칩 패키지 | |
JP2013157433A (ja) | 半導体装置 | |
KR100729051B1 (ko) | 반도체패키지 및 그 제조 방법 | |
US20240096721A1 (en) | Electronic package and manufacturing method thereof | |
KR20050053246A (ko) | 멀티 칩 패키지 | |
KR100737217B1 (ko) | 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법 | |
KR100393101B1 (ko) | 반도체패키지 및 그 제조 방법 | |
JP2008034446A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130607 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140603 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150604 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160607 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170602 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180605 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190604 Year of fee payment: 13 |