JP2000077563A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000077563A
JP2000077563A JP10246215A JP24621598A JP2000077563A JP 2000077563 A JP2000077563 A JP 2000077563A JP 10246215 A JP10246215 A JP 10246215A JP 24621598 A JP24621598 A JP 24621598A JP 2000077563 A JP2000077563 A JP 2000077563A
Authority
JP
Japan
Prior art keywords
insulating tape
semiconductor device
lead portion
integrated circuit
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10246215A
Other languages
English (en)
Inventor
Shinji Suminoe
信二 住ノ江
Yasuaki Isobe
康明 磯部
Kenji Toyosawa
健司 豊沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10246215A priority Critical patent/JP2000077563A/ja
Priority to US09/373,535 priority patent/US6380620B1/en
Publication of JP2000077563A publication Critical patent/JP2000077563A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ＢＧＡ方式の半導体装置において、パッケー
ジ製造時に発生する熱を効果的に放散する。製造時の熱
および応力に起因するパッケージ不良を抑制する。パッ
ケージの小型薄型化、狭ピッチ化、多端子化を図る。 【解決手段】 インナーリード１ａとアウターリード１
ｂとを絶縁性テープ２上のみに形成する。異方性導電材
料５を介して半導体チップ３とインナーリード１ａとを
フリップチップ方式で接合する。少なくとも、アウター
リード１ｂと接続される半田ボール９の形成領域全てを
覆う放熱板７を、接着剤を介して絶縁性テープ２と接合
する。インナーリード１ａは、ＴＡＢ方式のように絶縁
性テープ２からむき出し状態にはならず、インナーリー
ド１ａの変形が極力防止される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、テープＢＧＡ（Ba
ll Grid Array ）構造の半導体装置およびその製造方法
に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路の多機能化、高集
積化に伴い、半導体装置は小型薄型化、多ピン化、高放
熱性が益々要求されている。このため、ＱＦＰ（Quade
Flat Package）やＴＣＰ（Tape Carrier Package）にか
わって、ＢＧＡと呼ばれる半導体装置が、現在注目を集
めている。
【０００３】例えば、特開平８−８８２４５号公報、特
開平８−１４８５２６号公報、特開平９−３１２３７４
号公報は、ＴＡＢ（Tape Automatic Bonding）テープを
用いたＢＧＡパッケージを開示している。図１７は、特
開平８−８８２４５号公報に開示されたテープＢＧＡパ
ッケージを例示している。
【０００４】同図に示すように、ＴＡＢテープであるベ
ースフィルム５１には、スルーホール５２およびデバイ
スホール５３が形成されていると共に、その表面に金属
配線５４が形成されている。この金属配線５４のインナ
ーリード５４ａは、デバイスホール５３にてむき出しと
なっており（ベースフィルム５１からはみ出して形成さ
れており）、半導体チップ５５の電極５５ａとインナー
リードボンディング（ＩＬＢ）されている。そして、半
導体チップ５５の素子形成面およびインナーリード５４
ａを覆うように、封止樹脂５６が塗布されている。
【０００５】また、金属配線５４におけるランド（アウ
ターリード）５４ｂと外部基板５７とは、半田ボール５
８を介して互いに接続されている。なお、ベースフィル
ム５１表面の金属配線５４は、電極５５ａとの接続部お
よび半田ボール接合領域を除いて、保護膜５９で覆われ
ている。このようにして、多ピン構造の対応可能な薄型
のＢＧＡパッケージが形成されている。
【０００６】また、ランド５４ｂには透孔５４ｃが形成
されており、バンプを形成するために半田ボール５８を
ランド５４ｂに供給すると、半田ボール５８が透孔５４
ｃを介して反対側に這い上がるようになる。したがっ
て、この這い上がり状態を目視でチェックすることによ
り、半田付け状態を確認することが可能となっている。
また、這い上がり部分を利用して電気特性のチェックを
行うことも可能となっている。
【０００７】ところが、図１７に代表されるＴＡＢ方式
のＢＧＡパッケージの構成では、基板としてＴＡＢテー
プ（ベースフィルム５１）を用いているため、多端子
化、狭ピッチ化を容易に図ることができる反面、フレキ
シブルなベースフィルム５１上に半田ボール５８が並ぶ
ため、コプラナリティー（平坦性）が悪く、セルフアラ
イメント（自己整合）による金属配線５４と外部基板５
７との接続が不均一となる。その結果、接続されない箇
所、接続不良の箇所等が生じてしまい、パッケージの歩
留りが低下する。
【０００８】そこで、例えば図１８に示すように、ＴＡ
Ｂテープとしての絶縁性テープ６１の外部基板接続側と
は反対側表面に、剛性を有する枠形の金属補強板６６
（スティフナー、リードフレームと同等の部材）を貼着
した構造のテープＢＧＡパッケージも従来から提案され
ている。ここで、このような構造を有するテープＢＧＡ
パッケージの製造方法について説明すれば以下の通りで
ある。
【０００９】まず、図１９（ａ）（ｂ）に示すように、
デバイスホール６１ａの形成された絶縁性テープ６１上
の金属配線６２のインナーリード６２ａと、半導体チッ
プ６３の電極６３ａとをインナーリードボンディングす
る。一方、絶縁性テープ６１表面の金属配線６２におけ
る、電極６３ａとの接続部および半田ボール接合領域を
除く部位に保護膜６４を形成する。そして、同図（ｃ）
に示すように、半導体チップ６３の素子形成面およびイ
ンナーリード６２ａを覆うように封止樹脂６５を上記素
子形成面側から塗布し、これらを保護する。
【００１０】次に、同図（ｄ）に示すように、絶縁性テ
ープ６１の裏面（金属配線形成側とは反対側の面）に枠
形の金属補強板６６を接着する。ここで、インナーリー
ド６２ａは絶縁性テープ６１からはみ出して形成されて
いるため、樹脂封止前に金属補強板６６を取り付ける
と、取り付け時の応力により、インナーリード６２が容
易に変形するおそれがある。しかし、同図（ｃ）（ｄ）
の工程のように金属補強板６６を取り付ける前に樹脂封
止を行って先にインナーリード６２を保護することによ
り、インナーリード６２の変形を極力抑えるようにして
いる。
【００１１】そして、同図（ｅ）に示すように、金属配
線６２のアウターリード６２ｂと外部基板６７（図１８
参照）とを接合するための半田ボール６８を形成し、ア
ウターリード６２ｂと外部基板６７とを接合する。
【００１２】このようなデバイスの製造は、例えば図２
０に示すように、絶縁性テープ６１が連続してつながっ
ているテープ６９をリール６０・６０にて順に送る方式
により、各絶縁性テープ６１に対して連続して行われ
る。そして、金属補強板６６を取り付けた後は、１チッ
プ単位または数チップ単位でテープ６９からデバイスを
切り出す。
【００１３】ここで、図２１（ａ）は、外部基板接続側
から見た上記テープＢＧＡパッケージの平面図（ただ
し、外部基板６７および封止樹脂６５は省略している）
であり、同図（ｂ）は、金属補強板６６側から見た上記
テープＢＧＡパッケージの平面図である。同図（ａ）に
示すように、絶縁性テープ６１の金属配線形成側には、
複数の半田ボール６８が例えばマトリクス状に形成され
る一方、同図（ｂ）に示すように、絶縁性テープ６１の
裏面には枠形の金属補強板６６が形成される。
【００１４】この構成では、金属補強板６６の効果によ
り、フレキシブルな絶縁性テープ６１の平坦性をある程
度確保してパッケージの反りを幾分防止することができ
るので、半田ボール６８を介しての金属配線６２と外部
基板６７との接続性の問題を幾分改善できるようになっ
ている。
【００１５】一方、例えば、特表平９−５０７３４４号
公報、特開平９−３３０９９４号公報は、ワイヤボンデ
ィング方式のＢＧＡパッケージを開示している。図２２
は、例として、特表平９−５０７３４４号公報に開示さ
れたＢＧＡパッケージを例示している。
【００１６】同図に示すように、リードフレーム（補強
板）７１の中央凹部７１ａには、半導体チップ７２がダ
イボンドペースト７３によってダイボンドされている。
凹部７１ａ以外のリードフレーム７１表面には、リード
等の導電パターン７４を有する絶縁性テープ７５が接着
剤７６によって接着されている。半導体チップ７２のバ
ンプ７２ａと絶縁性テープ７５のインナーリード７４ａ
とは、金ワイヤ７７によってワイヤボンディングされて
いる。そして、封止樹脂７８によって半導体チップ７２
および金ワイヤ７７が保護されている。また、アウター
リード７４ｂと外部基板７９とは、半田ボール８０を介
して互いに接続されている。なお、絶縁性テープ７５表
面の導電パターン７４は、バンプ７２ａとの接続部およ
び半田ボール接合領域を除いて、保護膜８１で覆われて
いる。
【００１７】このような構成では、絶縁性テープ７５の
裏面にリードフレーム７１が存在しているため、コプラ
ナリティーが良く、外部基板７９との接合性の問題が改
善されている。
【００１８】なお、ワイヤーボンディング方式では、バ
ンプ７２ａとインナーリード７４ａとを１個ずつワイヤ
ーボンディングするため、端子のピッチがＴＡＢ方式に
比べ必然的に広くなる。したがって、一般的に、ワイヤ
ーボンディング方式は、狭ピッチ化、多端子化に際して
ＴＡＢ方式よりも不利である。
【００１９】
【発明が解決しようとする課題】ところが、上記ＢＧＡ
パッケージのインナーリード６２ａは、デバイスホール
６１ａにてむき出しとなっているので、製造時の応力等
により変形しやすい。その結果、上記応力に起因するパ
ッケージ不良も起こるという問題が生ずる。
【００２０】また、図１８に代表されるＴＡＢ方式のＢ
ＧＡパッケージにおいて、例えば半導体チップ６３の電
極６３ａとインナーリード６２ａとの接続、樹脂封止、
金属補強板６６の絶縁性テープ６１への貼り付け、半田
ボール６８の形成、パッケージの外部基板６７への実装
等は、少なくとも２００℃以上の高温下で行われる。高
温状態の持続は、絶縁性テープ６１や半導体チップ６３
に悪影響を与えることは確実であり、ひいてはパッケー
ジ不良にもつながる。
【００２１】しかし、上記ＴＡＢ方式のＢＧＡパッケー
ジでは、絶縁性テープ６１の平坦性を確保する目的で設
けられた金属補強板６６が、金属製ゆえにある程度の放
熱性を有していると考えられるが、この金属補強板６６
が絶縁性テープ６１の各側辺近傍にしか設けられていな
いため、放熱は絶縁性テープ６１表面に対して部分的に
可能であるに過ぎず、熱の放散効果は極めて低い。その
結果、パッケージの製造および実装時に発生する熱の影
響によって、絶縁性テープ６１の破損やパッケージ不良
が起こるという問題が生ずる。
【００２２】一方、図２２に代表されるワイヤーボンデ
ィング方式のＢＧＡパッケージの構成では、金ワイヤ７
７の半導体チップ７２への接触を避けるため、金ワイヤ
７７をバンプ７２ａから一旦上方に（同図では下方に）
伸ばす必要がある。同様に、金ワイヤ７７の他のインナ
ーリード７４ａへの接触を避けるため、金ワイヤ７７を
インナーリード７４ａから一旦上方に（同図では下方
に）伸ばす必要がある。そのため、チップを樹脂封止し
たときに、ＴＡＢ方式と比べて樹脂封止部分が厚くなっ
てしまう。樹脂封止部分が厚くなると、所定径以下の半
田ボール８０では樹脂封止部分が外部基板７９に接触
し、外部基板７９との実装が困難になるので、半田ボー
ル８０の径を増加せざるを得なくなる。したがって、上
記ＢＧＡパッケージの構成では、パッケージの小型薄型
化を図ることができないという問題が生ずる。
【００２３】本発明は、上記の問題点を解決するために
なされたもので、その目的は、少なくともパッケージ製
造時に発生する熱を効果的に放散することができると共
に、製造時の熱および応力に起因するパッケージ不良を
抑制することができ、また、パッケージの小型薄型化、
狭ピッチ化、多端子化を容易に図ることのできるＢＧＡ
方式の半導体装置およびその製造方法を提供することに
ある。
【００２４】
【課題を解決するための手段】請求項１の発明に係る半
導体装置は、上記の課題を解決するために、突起形状か
らなる外部接続用端子を有するフィルムキャリア型の半
導体装置において、絶縁性テープ上のみに形成されたイ
ンナーリード部とアウターリード部とからなる導電パタ
ーンと、上記導電パターンの少なくともアウターリード
部を覆うように形成された保護膜に設けた開口部におい
て上記アウターリード部と接続される複数の突起形状の
外部接続用端子と、素子形成面が上記絶縁性テープと対
向するようにインナーリード部と接合された集積回路チ
ップとを備え、少なくとも全ての外部接続用端子形成領
域を覆うように、絶縁性テープにおける導電パターン形
成面とは反対側の面に形成され、放熱性を有する第１放
熱部材をさらに備えていることを特徴としている。
【００２５】上記の構成によれば、インナーリード部は
絶縁性テープ上のみに形成されており、絶縁性テープか
らむき出しの状態とはならない。つまり、インナーリー
ド部全体が絶縁性テープによって支持されることにな
る。これにより、例えば製造時の応力によってインナー
リード部が容易に変形するのを回避でき、上記応力に起
因するパッケージ不良を防止することができる。
【００２６】また、絶縁性テープ表面に第１放熱部材が
形成されているので、半導体装置の各製造工程中での熱
および実装時の熱を、第１放熱部材を介して効率的にか
つ確実に外部に放散することが可能となる。
【００２７】つまり、枠形の金属補強板を備えた従来の
パッケージでは、金属補強板による放熱が絶縁性テープ
表面に対して部分的に行われるだけであり、絶縁性テー
プ全体の熱を放散する効果は低い。しかし、上記構成で
は、第１放熱部材が少なくとも全ての外部接続用端子形
成領域を覆うように形成されているので、第１放熱部材
の表面積が上記金属補強板に比べて格段に大きくなり、
絶縁性テープ全体の熱を第１放熱部材にて確実に放散す
ることが可能となる。さらに、例えば、集積回路チップ
と対向する部分にも位置するように第１放熱部材を設け
ると、デバイス動作時に発生する熱も、第１放熱部材を
介して外部に放散される。
【００２８】このように、上記構成では、従来よりも大
幅に高い放熱効果を得ることができるので、製造過程お
よび装置動作時に発生する熱に起因して絶縁性テープお
よび集積回路チップが損傷するのを確実に回避すること
ができる。その結果、上記の熱に起因したパッケージ不
良を確実に低減することができる。
【００２９】また、集積回路チップは、絶縁性テープ上
のみに形成されたインナーリード部と例えば押圧により
接合される。この接合方式は、一般的にフリップチップ
方式と呼ばれるが、この接合方式では、ワイヤーボンデ
ィング方式のような、集積回路チップとインナーリード
部とを接続する金属製のワイヤーを用いないので、狭ピ
ッチ化、多端子化が容易となる。また、インナーリード
部同士の間隔を狭めて絶縁性テープ上に形成することは
容易であり、それゆえ、上記構成は狭ピッチ化に関して
特に有効である。
【００３０】さらに、ワイヤーボンディング方式では、
ワイヤーを包含するように樹脂封止するため、パッケー
ジがどうしても厚くならざるを得ないが、上記構成では
そのようなワイヤーを用いないことから、ワイヤーボン
ディング方式に比べてパッケージ厚を薄くすることがで
きる。
【００３１】請求項２の発明に係る半導体装置は、上記
の課題を解決するために、請求項１の構成において、上
記外部接続用端子の形状が球状であることを特徴として
いる。
【００３２】上記の構成によれば、外部接続用端子を他
の立体的形状で構成する場合に比べ、形成を容易に行う
ことができると共に、個々の外部接続用端子の大きさの
制御を容易に行うことができる。
【００３３】請求項３の発明に係る半導体装置は、上記
の課題を解決するために、請求項１または２の構成にお
いて、上記第１放熱部材には凹部または開口部が形成さ
れており、集積回路チップが上記凹部または開口部内に
位置するように、上記絶縁性テープが折り曲げて形成さ
れていることを特徴としている。
【００３４】上記の構成によれば、集積回路チップが上
記凹部または開口部内に位置するので、絶縁性テープ表
面のインナーリード部と接合される集積回路チップの第
１放熱部材からの突出量が低減される。これにより、パ
ッケージ厚の薄型化をさらに図ることができる。
【００３５】また、外部接続用端子を例えば半田ボール
のようなボール状端子で構成した場合には、当該ボール
状端子のボール径は、集積回路チップの第１放熱部材か
らの突出度合いによって制約を受けるが、上記構成で
は、上記突出を低減することができるので、その分、ボ
ール径も小さくすることができる。これにより、薄型
化、多端子化がさらに容易になると共に、細かいパター
ンにも容易に対応が可能となる。
【００３６】請求項４の発明に係る半導体装置は、上記
の課題を解決するために、請求項３の構成において、上
記第１放熱部材の凹部は、厚さ方向に段差がつくよう
に、一定厚さの第１放熱部材を折り曲げることにより形
成されていることを特徴としている。
【００３７】上記の構成によれば、第１放熱部材におけ
る絶縁性テープ側とは反対側の面の表面積が、第１放熱
部材を平板状で構成した場合に比べて確実に増加する。
これにより、さらに高い放熱効果を得ることができる。
【００３８】また、平板状の第１放熱部材に凹部を形成
する場合、この凹部は例えばエッチングという一般的な
加工方法によって形成されるが、上記構成では、エッチ
ングではなく、単に平板状の第１放熱部材を折り曲げる
ことで凹部を形成できるため、エッチング加工において
用いられる薬品等が不要であり、エッチング加工よりも
容易に上記凹部を形成することができる。
【００３９】請求項５の発明に係る半導体装置は、上記
の課題を解決するために、請求項３の構成において、上
記第１放熱部材の開口部を塞ぐように形成され、放熱性
を有する第２放熱部材をさらに備えていることを特徴と
している。
【００４０】上記の構成によれば、集積回路チップと対
向して第２放熱部材が存在するので、特に、デバイス動
作時に発生する熱に関しては第２放熱部材を介して外部
に放散することが可能となる。
【００４１】また、第１放熱部材の開口部が第２放熱部
材によって塞がれるので、開口部に位置する集積回路チ
ップに外部からの衝撃等が直接加わることがない。これ
により、集積回路チップを確実に保護することができ
る。また、結果的には、第１および第２放熱部材によっ
て、凹状の集積回路チップ搭載領域が形成されるが、１
つの放熱部材に凹部を形成する場合に比べ、容易に凹状
構造を得ることができ、製造工程の簡略化により、製造
コストの低減を図ることができる。
【００４２】請求項６の発明に係る半導体装置は、上記
の課題を解決するために、請求項４または５の構成にお
いて、上記絶縁性テープの集積回路チップ搭載領域が、
上記第１放熱部材または上記第２放熱部材と固着されて
いることを特徴としている。
【００４３】上記の構成によれば、絶縁性テープおよび
絶縁性テープ表面のインナーリード部の変形を確実に防
止でき、これによって、上記インナーリード部と接合さ
れた集積回路チップを安定して備えることができる。ま
た、絶縁性テープから第１放熱部材または第２放熱部材
へ熱が確実に伝達することになり、放熱効果をさらに向
上させることができる。
【００４４】請求項７の発明に係る半導体装置は、上記
の課題を解決するために、請求項１ないし６のいずれか
の構成において、上記集積回路チップは、異方性導電材
料を介してインナーリード部と接合されており、上記異
方性導電材料は、少なくとも上記集積回路チップの素子
形成面を保護する保護部材を兼ねていることを特徴とし
ている。
【００４５】上記の構成によれば、インナーリード部と
集積回路チップとを共晶状態で接合する場合に比べ、比
較的低温で接合することができる。これにより、絶縁性
テープの破損を防止することができると共に、接合時の
集積回路チップへのダメージを低減することができ、結
果として、装置としての信頼性を向上させることができ
る。
【００４６】また、インナーリード部と集積回路チップ
との接合と、上記素子形成面の保護とを同一材料でかつ
同一工程で行うことができるので、装置を効率良く製造
することができ、製造コストを低減することができる。
【００４７】請求項８の発明に係る半導体装置は、上記
の課題を解決するために、請求項１ないし７のいずれか
の構成において、上記集積回路チップの素子形成面と反
対側の面に、放熱性を有する第３放熱部材が固着されて
いることを特徴としている。
【００４８】上記の構成によれば、装置動作時に発生す
る熱を第３放熱部材にて外部に逃がすことができるの
で、デバイスの高集積化、高機能化にも容易に対応する
ことができる。
【００４９】請求項９の発明に係る半導体装置の製造方
法は、上記の課題を解決するために、突起形状からなる
外部接続用端子を有するフィルムキャリア型の半導体装
置の製造方法において、絶縁性テープ上のみに形成され
たインナーリード部とアウターリード部とからなる導電
パターンの上記アウターリード部と、上記導電パターン
の少なくともアウターリード部を覆うように形成された
保護膜に設けた開口部において接続される複数の突起形
状の外部接続用端子の形成領域全体を少なくとも覆う放
熱部材に、上記絶縁性テープにおける導電パターン形成
面とは反対側の面を貼り付け、その後、集積回路チップ
の素子形成面と絶縁性テープとが対向するように、イン
ナーリード部と集積回路チップとを接合することを特徴
としている。
【００５０】上記の構成によれば、絶縁性テープ上のみ
に導電パターンが形成されているため、製造途中での導
電パターンの変形等が生じにくい。したがって、従来で
は、インナーリード部が絶縁性テープからはみ出して形
成されていたために、絶縁性テープに比較的応力のかか
りやすい絶縁性テープと放熱部材との接合工程を、集積
回路チップとインナーリード部との接合工程よりも前に
行うことができなかったが、上記構成では、そのような
製造過程を実現することができる。これにより、上記構
成の製造方法も装置製造の際の選択肢の一つとなり、製
造方法の選択の幅が広がる。
【００５１】また、ＴＡＢ方式の半導体装置のように、
絶縁性テープに集積回路チップ搭載用のデバイスホール
を設ける工程がないので、装置の製造工程が簡略化す
る。
【００５２】請求項１０の発明に係る半導体装置の製造
方法は、上記の課題を解決するために、突起形状からな
る外部接続用端子を有するフィルムキャリア型の半導体
装置の製造方法において、絶縁性テープ上のみに形成さ
れたインナーリード部とアウターリード部とからなる導
電パターンの上記インナーリード部を、集積回路チップ
の素子形成面と絶縁性テープとが対向するように集積回
路チップと接合し、その後、上記導電パターンの少なく
ともアウターリード部を覆うように形成された保護膜に
設けた開口部において上記アウターリード部と接続され
る複数の突起形状の外部接続用端子の形成領域全体を少
なくとも覆う放熱部材に、上記絶縁性テープにおける導
電パターン形成面とは反対側の面を貼り付けることを特
徴としている。
【００５３】上記の構成によれば、絶縁性テープと放熱
部材とを接合する前に、集積回路チップとインナーリー
ド部とを接合するので、複数チップ分の絶縁性テープを
連続して形成したテープを用いて、集積回路チップとイ
ンナーリード部との接合を複数チップ分同時に行うこと
が可能となる。これにより、半導体装置のスループット
を向上させることができる。
【００５４】また、ＴＡＢ方式の半導体装置のように、
絶縁性テープに集積回路チップ搭載用のデバイスホール
を設ける工程がないので、装置の製造工程が簡略化す
る。
【００５５】請求項１１の発明に係る半導体装置の製造
方法は、上記の課題を解決するために、突起形状からな
る外部接続用端子を有するフィルムキャリア型の半導体
装置の製造方法において、複数の突起形状の外部接続用
端子の形成領域を少なくとも覆っている放熱領域を複数
有したリードフレームを形成する工程と、上記各放熱領
域に、インナーリード部とアウターリード部とからなる
導電パターンが表面に形成され、かつ、少なくとも上記
アウターリード部を覆っている保護膜を有する絶縁性テ
ープを、導電パターン形成面とは反対側の面で放熱領域
に貼り付ける工程と、集積回路チップの素子形成面が上
記絶縁性テープと対向するように、上記インナーリード
部と集積回路チップとを接合する工程と、上記保護膜の
開口部において上記突起形状からなる外部接続用端子を
アウターリード部と接続する工程と、上記リードフレー
ムの放熱領域を個々に切断する工程とを備えていること
を特徴としている。
【００５６】上記の構成によれば、絶縁性テープ上のみ
に導電パターンが形成されているため、製造途中での導
電パターンの変形等が生じにくい。したがって、従来で
は、インナーリード部が絶縁性テープからはみ出して形
成されていたために、絶縁性テープに比較的応力のかか
りやすい絶縁性テープと放熱部材との接合工程を、集積
回路チップとインナーリード部との接合工程よりも前に
行うことができなかったが、上記構成では、そのような
製造過程を実現することができる。これにより、上記構
成の製造方法も装置製造の際の選択肢の一つとなり、製
造方法の選択の幅が広がる。
【００５７】また、上記構成では、放熱領域を複数有す
るリードフレームを用い、複数チップ分同時に製造する
ので、半導体装置のスループットを、請求項９の構成の
場合に比べて向上させることができる。
【００５８】また、ＴＡＢ方式の半導体装置のように、
絶縁性テープに集積回路チップ搭載用のデバイスホール
を設ける工程がないので、装置の製造工程が簡略化す
る。
【００５９】請求項１２の発明に係る半導体装置の製造
方法は、上記の課題を解決するために、請求項９ないし
１１のいずれかの構成において、上記インナーリード部
を異方性導電材料を介して集積回路チップと接合するこ
とを特徴としている。
【００６０】上記の構成によれば、インナーリード部と
集積回路チップとを共晶状態で接合する場合に比べ、比
較的低温で接合することができるため、絶縁性テープの
破損を防止することができると共に、接合時の集積回路
チップへのダメージを低減することができる。その結
果、装置としての信頼性を向上させることができる。
【００６１】
【発明の実施の形態】〔実施の形態１〕本発明の実施の
一形態について、図１ないし図７に基づいて説明すれば
以下の通りである。
【００６２】本実施形態に係る半導体装置は、突起形状
の複数の半田ボール９（外部接続用端子）を有するフィ
ルムキャリア型の半導体装置であり、図１に示すよう
に、例えば銅箔からなる多数のリード１（導電パター
ン）が表面に形成された絶縁性テープ２を有している。
リード１は、半導体チップ３（集積回路チップ）と接続
されるインナーリード１ａと、半田ボール９と接続され
るアウターリード１ｂとからなっており、半導体チップ
３のバンプ３ａとの接続部および半田ボール接合領域を
除いて保護膜（ソルダーレジスト）４で覆われている。
つまり、リード１の少なくともアウターリード１ｂは、
保護膜４で覆われている。保護膜４には、個々の半田ボ
ール９に対応して開口部４ａが形成されている。
【００６３】絶縁性テープ２は、例えば厚さ１０〜７５
μｍのポリイミドやウレタンからなっている。絶縁性テ
ープ２には、ＴＡＢ方式では形成されるデバイスホール
は形成されておらず、それゆえ、インナーリード１ａお
よびアウターリード１ｂは絶縁性テープ２上のみに形成
されている。なお、絶縁性テープ２は、上記したように
テープと銅箔とからなる２層構造であってもよいし、テ
ープと銅箔とを接着剤で接合した３層構造であってもよ
い。
【００６４】半導体チップ３は、厚さが例えば６２５μ
ｍであり、半導体チップ３の素子形成面と絶縁性テープ
２とが対向するように、半導体チップ３のバンプ３ａと
インナーリード１ａとが異方性導電材料５を介して接続
されている。異方性導電材料５は、図２（ａ）に示すよ
うに、絶縁性樹脂５ａの中に金属等からなる導電性粒子
５ｂが分散して存在する例えばＡＣＦ（Anisotropic Co
nductive Film ）やＡＣＬ（Anisotropic Conductive L
iquid ）で構成される。
【００６５】絶縁性テープ２と半導体チップ３との間
に、半導体チップ３よりも形状の大きな異方性導電材料
５を挟み込み、異方性導電材料５に熱を加えながら上記
両者を加圧すると、同図（ｂ）に示すように、バンプ３
ａが異方性導電材料５にめり込み、導電性粒子５ｂがイ
ンナーリード１ａとバンプ３ａとの両方に接触するよう
になる。これにより、バンプ３ａとインナーリード１ａ
とは、導電性粒子５ｂを介して導通状態となる。
【００６６】一方、半導体チップ３におけるバンプ３ａ
以外の部位と絶縁性テープ２との間の異方性導電材料５
は、バンプ３ａとインナーリード１ａとの間ほど押圧さ
れないので、導電性粒子５ｂは半導体チップ３と絶縁性
テープ２との両者に同時に接触せずに、絶縁性樹脂５ａ
中に点在したままとなる。したがって、この部分では、
絶縁性テープ２と半導体チップ３とは、異方性導電材料
５が介在することによって絶縁状態となる。
【００６７】このように、半導体チップ３と、絶縁性テ
ープ２上のみに形成されたインナーリード１ａとを押圧
により接合する方式は、一般的にフリップチップ方式と
呼ばれている。
【００６８】バンプとインナーリードとを熱圧着する従
来のワイヤーボンディング方式やＴＡＢ方式では、バン
プとインナーリードとを共晶状態で接続するため、５０
０℃程度の比較的高温が必要であったが、本実施形態で
は、異方性導電材料５を用いてフリップチップ方式で接
続するため、バンプ３ａとインナーリード１ａとを比較
的低温（最大でも４００℃程度）で接続することができ
る。これにより、絶縁性テープ２の破損や半導体チップ
３へのダメージを低減して、パッケージの信頼性向上を
図ることが可能となる。
【００６９】また、異方性導電材料５が、半導体チップ
３の素子形成面を保護する保護部材としてのアンダーフ
ィル材を兼ねるため、アンダーフィル材の塗布工程が不
要となる。つまり、異方性導電材料５を用いれば、バン
プ３ａとインナーリード１ａとの接続工程と、樹脂封止
工程とを同一工程とすることができる。その結果、製造
工程の単純化により、パッケージの製造効率を向上させ
ることができると共に、低コスト化を図ることができ
る。
【００７０】なお、バンプ３ａとインナーリード１ａと
を、従来と同様に熱圧着により接続しても勿論構わな
い。この場合、半導体チップ３と絶縁性テープ２との
間、および、少なくとも保護膜４で覆われていないイン
ナーリード１ａは、アンダーフィル材で封止される。
【００７１】このとき、パッケージの剛性を強めたい、
半導体チップ３を確実に保護したい等の特殊な事情があ
る場合には、半導体チップ３全体をアンダーフィル材で
覆うようにすればよい。一方、半導体チップ３の裏面
（素子形成面とは反対側の面）と後述の外部基板１０と
が常に非接触となるように後述の半田ボール９の径が設
定されているのであれば、半導体チップ３の裏面を必ず
しも保護する必要はない。したがって、このような場合
には、半導体チップ３の裏面にアンダーフィル材を塗布
する必要はなく、この場合、パッケージの薄型化をさら
に図ることができる。
【００７２】絶縁性テープ２の裏面側、すなわち、絶縁
性テープ２におけるリード形成面と反対側には、放熱性
を有する放熱板７（放熱部材、第１放熱部材）が少なく
とも全ての半田ボール接合領域を覆うように設けられて
いる。放熱板７は、加工の容易さから、例えば銅、４２
ALLOY （合金）等の金属板で構成される。
【００７３】この放熱板７は、半導体チップ搭載領域と
しての凹部７ａを有している。この凹部７ａは、半導体
チップ３よりも一回り大きく形成されており、例えば、
放熱板７を薬品を用いて所定量だけエッチングするハー
フエッチ法という一般的な加工方法により容易に形成す
ることが可能である。凹部７ａの深さは、凹部７ａの作
製、コプラナリティー、パッケージの厚み等を考慮し、
１００〜５００μｍ程度であることが望ましい。
【００７４】絶縁性テープ２は、半導体チップ３が凹部
７ａ内に位置するように、および／または、絶縁性テー
プ２における半導体チップ搭載領域に対応する部位（半
導体チップ３と対向する領域を少なくとも含む領域）が
凹部７ａ内に位置するように折り曲げられている。そし
て、本実施形態では、絶縁性テープ２における半導体チ
ップ搭載領域に対応する部位と、凹部７ａにおける絶縁
性テープ２と対向する部位とが接着剤８によって接着さ
れていると共に、凹部７ａ以外の放熱板７表面と絶縁性
テープ２とが同じく接着剤８によって部分的に接着され
ている。
【００７５】なお、絶縁性テープ２と放熱板７とは、接
触部位全面で接着剤８により接着されていても構わな
い。また、絶縁性テープ２と放熱板７との接合は、絶縁
性テープ２のインナーリード１ａと半導体チップ３のバ
ンプ３ａとの接合後（アセンブリ後）に行われてもよい
し、接合前（アセンブリ前）に行われてもよい。
【００７６】絶縁性テープ２表面に形成されたアウター
リード１ｂは、突起電極としての個々の半田ボール９
と、保護膜４の開口部４ａにおいて接続されている。半
田ボール９は、例えば印刷リフロー法やボール振り込み
法により、例えば０．５〜１．０ｍｍの径で例えば球状
の突起形状で形成されたものである。なお、印刷リフロ
ー法とは、金属ペーストを基板上に印刷して加熱（リフ
ロー）する方法であり、ボール振り込み法とは、基板上
にパターンを形成し、その上にフラックス等を使って金
属ボールを載せてリフローする方法である。
【００７７】半田ボール９の形状は、特に球状に限定さ
れるものではなく、他の立体的形状（例えば円柱状）で
あってもよい。しかし、半田ボール９を球状で構成する
ほうが、他の立体的形状で構成する場合に比べて形成が
容易である、個々の半田ボール９の大きさの制御がしや
すい等の利点が得られる。
【００７８】なお、半田ボール９は、普通、半導体チッ
プ３のバンプ３ａとインナーリード１ａとを接合してか
ら形成されるが、上記接合前に形成されてもよい。外部
基板１０は、半田ボール９を介して半導体チップ３と接
続されている。
【００７９】上記の構成によれば、半導体チップ３と絶
縁性テープ２とがフリップチップ方式で接続されるの
で、ＴＡＢ方式のようにインナーリード１ａがむき出し
になっていない。これにより、製造工程中の外力によっ
てインナーリード１ａが変形するのを防止することがで
き、上記外力に起因するパッケージ不良を低減すること
ができる。また、ワイヤーボンディング方式のように１
本ずつワイヤーボンディングしないので、狭ピッチ化、
多端子化が容易となる。
【００８０】また、絶縁性テープ２の裏面側に放熱板７
が形成されているので、パッケージの各製造工程中での
熱およびパッケージ実装時の熱を、放熱板７を介して効
率的にかつ確実に外部に放散することが可能となる。
【００８１】つまり、枠形の金属補強板を備えた従来の
パッケージでは、放熱が絶縁性テープ表面に対して部分
的に可能であるに過ぎず、絶縁性テープ全体の熱を放散
する効果は低いが、本実施形態では、放熱板７が少なく
とも全ての半田ボール接合領域を覆うように（絶縁性テ
ープ２表面全体を覆うように）形成されているので、放
熱板７の表面積が上記金属補強板に比べて格段に大き
く、絶縁性テープ２全体の熱を放熱板７にて確実に放散
することが可能となる。また、本実施形態のように、半
導体チップ３と対向する部分にも放熱板７が存在する場
合には、デバイス動作時に発生する熱も、放熱板７を介
して外部に放散される。
【００８２】このように、上記構成では、従来よりも大
幅に高い放熱効果を得ることができるので、製造過程お
よび動作時に発生する熱に起因して絶縁性テープ２およ
び半導体チップ３が損傷するのを確実に回避することが
できる。その結果、上記の熱に起因したパッケージ不良
を確実に低減することができる。
【００８３】しかも、半導体チップ３は、凹部７ａの深
さに応じた量だけ凹部７ａ側に変位した位置に配される
ので、半田ボール９の径を所定量だけ小さくしても、半
導体チップ３の裏面と外部基板１０とが接触しないよう
になる。つまり、半導体チップ３の裏面と外部基板１０
とが接触しないように、半田ボール９の径を通常の０．
５〜１．０ｍｍより小さくすることが可能となる。その
結果、従来のＴＡＢ方式やワイヤーボンディング方式に
比べて、パッケージの薄型化を確実に図ることができ
る。
【００８４】つまり、本実施形態の構成によれば、パッ
ケージ不良の低減とパッケージの薄型化とを同時に達成
することができる。
【００８５】また、金属製の放熱板７は補強部材として
も働く。このような放熱板７と、絶縁性テープ２におけ
る半導体チップ搭載領域に対応する部位とが接着剤８を
介して接続されているので、製造時の応力等に起因し
て、絶縁性テープ２およびインナーリード１ａ等が変形
するのを確実に防止でき、その結果、絶縁性テープ２と
接合された半導体チップ３を安定して備えることができ
る。
【００８６】なお、凹部７ａでは、絶縁性テープ２を必
ずしも放熱板７に固定する必要はなく、放熱板７からの
応力を受けないのであれば絶縁性テープ２を固定しなく
てもよい。この場合、半導体チップ３の凹部７ａ内にお
ける位置を、凹部７ａの深さ方向において可変とするこ
とができるので、半導体チップ３の凹部７ａへの搭載精
度を緩和することができると共に、パッケージの厚さを
様々に調整することができる。
【００８７】本実施形態では、放熱板７における半導体
チップ搭載領域に対応する部位をハーフエッチングする
ことにより凹部７ａを形成した例について説明したが、
この他にも、例えば図３に示すように、一定厚さの放熱
板１７を用い、その厚さ方向に段差がつくように放熱板
１７（放熱部材、第１放熱部材）を折り曲げて凹部１７
ａを形成するようにしてもよい。放熱板１７の折り曲げ
は、例えば金属板を押さえつけるスタンピング法により
行われる。また、この場合、絶縁性テープ２は、例えば
放熱板７の表面形状にほぼ沿って配される。
【００８８】このようにして凹部１７ａを形成した場
合、例えばエッチング加工において必要である薬品等が
不要なので、エッチング加工よりも容易に凹部１７ａを
形成することができる。
【００８９】また、封止樹脂として異方性導電材料５の
代わりにアンダーフィル材を用いてもよい。さらに、図
４に示すように、絶縁性テープ２の半導体チップ搭載領
域に対応する部位に貫通孔２ａを形成し、上記貫通孔２
ａを介して絶縁性テープ２の裏面にまで回り込むように
アンダーフィル材６を塗布するようにしてもよい。この
場合、絶縁性テープ２と半導体チップ３との接合を、ア
ンダーフィル材６によってさらに強化することができ
る。これにより、パッケージクラックを確実に防止する
ことができる。
【００９０】さらに、図５に示すように、絶縁性テープ
２における半導体チップ搭載領域の周囲にスリット１１
を形成したり、絶縁性テープ２の端部からテープ内部に
向かって所定距離だけ切り込み１２を形成するようにし
てもよい。この場合、半導体装置製造時の絶縁性テープ
２の熱膨張等による応力が、スリット１１および／また
は切り込み１２にて緩和されるので、絶縁性テープ２の
反りを低減することができる。その結果、絶縁性テープ
２の変形を抑えて、不良品の発生を低減することができ
る。
【００９１】また、デバイスは少なくとも２００℃の高
温環境下で製造されるので、製造過程において、例えば
封止樹脂（例えば異方性導電材料５）と絶縁性テープ２
との界面にある程度の水分（水蒸気）が溜まるが、上記
構成では、このような水分をスリット１１および／また
は切り込み１２に逃がすことが可能となる。したがっ
て、製造過程で急激な温度変化が生じても、上記両者の
界面に存在する水分によって上記両者が離れてしまうの
を回避でき、上記両者の接着性を確保することができ
る。
【００９２】なお、このようなスリット１１および／ま
たは切り込み１２は、放熱板７にも適用することができ
る。特に、互いに熱膨張係数の異なる絶縁性テープ２お
よび放熱板７の両者にスリット１１および／または切り
込み１２を設けた場合には、一方の部材の膨張により発
生する応力が、他方の部材のスリット１１および／また
は切り込み１２にて緩和される。したがって、この場
合、上記の効果を確実に得ることができ、より望ましい
構成となる。
【００９３】また、図６に示すように、絶縁性テープ２
における切り込み１２を、絶縁性テープ２の各対角線に
ほぼ沿うように、絶縁性テープ２の各頂角から所定距離
だけテープ内部に形成するようにしてもよい。図５のよ
うに、絶縁性テープ２の各側辺から、当該側辺に対して
垂直に切り込み１２を形成した場合は、絶縁性テープ２
の頂角付近の導電パターンは、当該頂角を形成する２つ
の側辺と２つの切り込み１２とによって囲まれるため、
捨てパターンとなることが多いが、図６では、絶縁性テ
ープ２の頂角付近の導電パターンが、切り込み１２等に
よって囲まれず、捨てパターンとはならない。したがっ
て、上記頂角付近の導電パターンを有効利用することが
できる。
【００９４】また、このような位置で切り込み１２を形
成することにより、図５に比べて、絶縁性テープ２の半
導体チップ搭載領域に対応する部位を放熱板７の凹部７
ａに容易に押し込むことができる、つまり、無理な力を
加えずに絶縁性テープ２を曲げ込むことができるという
利点もある。さらに、この場合には、絶縁性テープ２を
曲げ込んで放熱板７と接着した後の応力も、切り込み１
２にて確実に緩和される。
【００９５】また、本実施形態では、放熱板７に凹部７
ａを形成した例について説明したが、凹部７ａを必ずし
も形成する必要はない。放熱板７の代わりに、図７に示
す平板状で均一厚さの放熱板２７（放熱部材）を用い、
放熱板２７の表面全体に絶縁性テープ２を接着する構成
であってもよい。
【００９６】この構成の場合、上述した凹部７ａの形成
のためのハーフエッチングやスタンピングを行う工程を
省略することができ、製造効率のアップと、さらなるコ
ストダウンを図ることができる。
【００９７】また、放熱板２７に対する半導体チップ３
の突出量が例えば図１の構成に比べて大きくなるので、
例えば、半導体チップ３の厚さが５００μｍ程度（好ま
しくは２００〜２５０μｍ程度）となるように半導体チ
ップ３の裏面（素子形成面とは反対側の面）を研磨して
おくことで、上記の突出をある程度抑えることができ
る。したがって、放熱板２７を用いる場合は、半導体チ
ップ３に対して上記の裏面研磨を施すことが望ましい。
また、半田ボール９を搭載しリフローする場合、半導体
チップ３の裏面が外部基板１０と接触するのを避けるた
めに、半田ボール９の径は、７００μｍ以上とすること
が望ましい。
【００９８】〔実施の形態２〕本発明の実施の他の形態
について、図８ないし図１４に基づいて説明すれば以下
の通りである。なお、実施の形態１で用いた部材と同一
の機能を有する部材には同一の部材番号を付記し、その
説明を省略する。
【００９９】本実施形態に係る半導体装置は、図８に示
すように、放熱板７（図１参照）の代わりに、半導体チ
ップ搭載領域に対応する部位に開口部３７ａを持つ放熱
板３７（放熱部材、第１放熱部材）を用いている点、異
方性導電材料５の代わりにアンダーフィル材６を用いて
いる点以外は、実施の形態１と全く同様である。したが
って、本実施形態では、放熱板３７が実施の形態１にお
ける放熱板７の厚みの薄い部分を削除した構造である。
絶縁性テープ２は、半導体チップ搭載領域に対応する部
位が開口部３７ａ内に位置するように折り曲げられてい
る。なお、図９（ａ）は、上記半導体装置を外部基板接
続側から見たときの平面図（外部基板１０は省略してい
る）であり、同図（ｂ）は、上記半導体装置を放熱板３
７側から見たときの平面図である。
【０１００】このような構成であっても、放熱板３７が
半田ボール接合領域全体を覆うように設けられているの
で、絶縁性テープの端部にのみ枠形の金属補強板を形成
する従来に比べ、高放熱性を実現することができる。ま
た、絶縁性テープ２および／または半導体チップ３が開
口部３７ａ内に位置するので、放熱板３７から外部基板
１０方向への半導体チップ３の突出量を低減することが
できる。したがって、本実施形態の構成であっても、実
施の形態１と同様の効果を得ることができる。
【０１０１】また、凹部７ａを形成する実施の形態１の
構成では、放熱板７から外部基板１０方向への半導体チ
ップ３の突出量を考慮して、凹部７ａの深さ制御が必要
となる。つまり、例えば、上記突出量の低減を図るため
には、凹部７ａをより深く形成することが必要となる。
しかし、本実施形態は、凹部７ａの代わりに開口部３７
ａを形成しているので、そのような綿密な深さ制御は必
要ない。
【０１０２】また、凹部７ａを形成する構成では、半導
体チップ３を確実に凹部７ａ内に位置させるために、半
導体チップ３の厚みに応じて凹部７ａの深さを設定する
必要があり、そのため、放熱板７にある程度の厚みを必
要とする。しかし、本実施形態では、放熱板３７の厚さ
を、少なくとも凹部７ａの深さに対応させることができ
る。したがって、本実施形態の構成によれば、第１放熱
部材の厚さを実施の形態１の場合よりも薄くしてパッケ
ージの薄型化をさらに図ることができる。
【０１０３】さらに、半導体チップ３と対向する領域に
は開口部３７ａがあり、放熱部材がないので、デバイス
動作時に発生する熱の放熱性に関しては実施の形態１よ
りも多少劣るが、放熱部材がない分、半導体チップ３に
応力がかかりにくく、これにより、パッケージクラック
を抑制することができる。
【０１０４】次に、本実施形態の半導体装置の製造方法
について以下に説明する。本実施形態の半導体装置は、
少なくとも以下に示すいずれかの方法で製造することが
可能である。
【０１０５】（第１の製造方法）まず、図１０（ａ）
（ｂ）に示すように、絶縁性テープ２と半導体チップ３
の素子形成面とが対向するように、絶縁性テープ２上の
インナーリード１ａと半導体チップ３のバンプ３ａと
を、加熱および加圧により固溶させ合金を作り接続す
る。次に、絶縁性テープ２表面のリード１における、バ
ンプ３ａとの接続部および半田ボール接合領域を除く部
位に保護膜４を形成する。つまり、リード１の少なくと
もアウターリード１ｂを覆うように保護膜４を形成す
る。保護膜４には、個々の半田ボール９に対応するよう
に開口部４ａを形成する。
【０１０６】続いて、同図（ｃ）に示すように、半導体
チップ３の素子形成面およびインナーリード１ａを保護
できるようにアンダーフィル材６を塗布する。そして、
同図（ｄ）に示すように、絶縁性テープ２の裏面（リー
ド形成面とは反対側の面）に、半田ボール９の形成領域
全体を少なくとも覆う放熱板３７を接着剤８を介して接
着する。
【０１０７】最後に、同図（ｅ）に示すように、保護膜
４の開口部４ａに半田ボール９を形成し、アウターリー
ド１ｂと外部基板１０（図８参照）とを半田ボール９を
介して接合する。本製造方法の場合、従来と同様、例え
ば図２０に示したリール６０・６０を用いた方式で連続
処理される。つまり、従来の製造工程で用いていた装置
をそのまま利用してパッケージを製造することが可能で
ある。
【０１０８】（第２の製造方法）まず、図１１（ａ）に
示すように、絶縁性テープ２の裏面（リード形成面とは
反対側の面）に、半田ボール９の形成領域全体を少なく
とも覆う放熱版３７を接着剤８を介して接着する。そし
て、絶縁性テープ２における半導体チップ搭載領域に対
応する部位が放熱板３７の開口部３７ａ内に位置するよ
うに、絶縁性テープ２を押圧する。絶縁性テープ２表面
のリード１における、バンプ３ａとの接続部および半田
ボール接合領域を除く部位に保護膜４を形成する。つま
り、リード１の少なくともアウターリード１ｂを覆うよ
うに保護膜４を形成する。保護膜４には、個々の半田ボ
ール９に対応するように開口部４ａを形成する。
【０１０９】次に、同図（ｂ）（ｃ）に示すように、絶
縁性テープ２と半導体チップ３の素子形成面とが対向す
るように、絶縁性テープ２上のインナーリード１ａと半
導体チップ３のバンプ３ａとを、上記のような共晶状態
を作り接続する。続いて、同図（ｄ）に示すように、半
導体チップ３の素子形成面およびインナーリード１ａを
保護できるようにアンダーフィル材６を塗布する。
【０１１０】その後、同図（ｅ）に示すように、保護膜
４の開口部４ａに半田ボール９を形成し、上記開口部４
ａにおいてアウターリード１ｂと外部基板１０（図８参
照）とを半田ボール９を介して接合する。
【０１１１】本実施形態に係る半導体装置は、絶縁性テ
ープ２上にリード１が接着固定されているため、製造途
中でのリード１の変形等が生じにくい。そのため、絶縁
性テープ２に比較的応力のかかりやすい工程を先に行
う、つまり、半導体チップ３とインナーリード１ａとを
接合する前に、絶縁性テープ２と放熱板３７とを接合す
ることが可能となっている。このような方法において、
パッケージの歩留りが低下することはない。
【０１１２】したがって、従来では、インナーリードの
配線上の都合で上記第２の製造方法を用いて製造するこ
とができなかったが、本実施形態では、上記第２の製造
方法もパッケージ製造の際の選択肢の一つとなり、選択
の幅が広がるものとなる。
【０１１３】（第３の製造方法）まず、図１２に示すよ
うに、開口部３７ａを備える放熱板３７となる領域（放
熱領域）を複数有するリードフレーム３８を形成する。
なお、上記各放熱領域は、半田ボール９の形成領域を少
なくとも覆うように形成されるものである。各放熱板３
７の側辺は、リードフレーム３８の外枠３８ａと連結部
３８ｂによって接続されている。ここでは、１つのリー
ドフレーム３８が４つの放熱板３７を含んで構成されて
いるが、この数に限定されるものではない。
【０１１４】次に、図１３（ａ）に示すように、個々の
半田ボール９に対応した開口部４ａを有する保護膜４を
表面に形成した絶縁性テープ２を、導電パターン形成面
とは反対側の面で各放熱板３７にそれぞれ貼り付ける。
そして、同図（ｂ）に示すように、各放熱板３７ごとに
絶縁性テープ２上のインナーリード１ａと半導体チップ
３のバンプ３ａとを、上記と同様に共晶状態を作り接続
する。そして、半導体チップ３の素子形成面およびイン
ナーリード１ａを保護できるようにアンダーフィル材を
塗布する。
【０１１５】続いて、図１４（ａ）に示すように、各開
口部４ａに半田ボール９を形成し、各絶縁性テープ２の
アウターリードと半田ボール９とを接続する。最後に、
同図（ｂ）に示すように、連結部３８ｂを切り落とし、
リードフレーム３８から個々のＴＢＧＡ３９を取り出
す。その後、各ＴＢＧＡ３９を所定の外部基板と半田ボ
ール９を介して接続する。
【０１１６】このように、上記第３の製造方法によれ
ば、数チップまとめて製造することが可能である。した
がって、放熱板３７と絶縁性テープ２とを貼り付けた後
にインナーリード１ａと半導体チップ３とを接合する工
程としては同じであり、各チップ単位で個々に製造する
上記第２の製造方法に比べ、製造効率は確実に良くな
る。
【０１１７】上記した各製造方法では、インナーリード
１ａとバンプ３ａとを共晶状態で接合しているが、図２
に示すように、異方性導電材料５を介して上記両者を接
合してもよい。この場合、半導体チップ３とインナーリ
ード１ａとを低温接着できるので、絶縁性テープ２の破
損を回避できると共に、半導体チップ３へのダメージを
低減することができ、パッケージの信頼性向上を図るこ
とができる。また、異方性導電材料５を用いた場合に
は、異方性導電材料５がアンダーフィル材を兼ねるよう
になり、アンダーフィル材の塗布工程が不要となる。し
たがって、製造工程が単純化し、パッケージの製造効率
の向上およびパッケージの低コスト化を図ることができ
る。
【０１１８】なお、絶縁性テープ２は、本実施形態のよ
うに開口部３７ａ内に位置するように窪む構成が望まし
いが、半導体チップ３の裏面研磨により、上記突出量を
ある程度抑えることができる場合には、本実施形態のよ
うに絶縁性テープ２を折り曲げず、絶縁性テープ２を平
板状で放熱板３７に接着する構成としてもよい。
【０１１９】なお、上記第１ないし第３の製造方法は、
本実施形態の半導体装置の他に、上述した実施の形態１
の半導体装置、および、以降に説明する実施の形態３・
４の半導体装置の製造にも適用可能である。
【０１２０】〔実施の形態３〕本発明の実施の他の形態
について、図１５に基づいて説明すれば以下の通りであ
る。なお、実施の形態１および２で用いた部材と同一の
機能を有する部材には同一の部材番号を付記し、その説
明を省略する。
【０１２１】本実施形態に係る半導体装置は、図１５に
示すように、実施の形態２の半導体装置において、第１
放熱部材としての放熱板３７の開口部３７ａを塞ぐよう
に、放熱板３７の絶縁性テープ接着側とは反対側に均一
厚さで平板状の放熱板４７（第２放熱部材）を備えた構
造となっている。そして、放熱板４７と、これに対向す
る絶縁性テープ２とが接着剤８によって接着されてい
る。なお、本実施形態では、アンダーフィル材６の代わ
りに異方性導電材料５を用いている。
【０１２２】放熱板３７・４７としては、例えば加工が
比較的容易である銅などの金属で構成され、所望の平坦
性および強度を確保できるように、それぞれ２５０μｍ
程度以下の厚さとすることが望ましい。
【０１２３】この構成では、半導体チップ３と対向して
放熱板４７が設けられるので、デバイス動作時に発生す
る熱を放熱板４７にて確実に外部に放散することができ
る。勿論、各製造工程で発生する熱や実装時の熱は、少
なくとも放熱板３７にて放散される。
【０１２４】また、放熱板３７の開口部３７ａが放熱板
４７によって塞がれるので、開口部３７ａに位置する半
導体チップ３に外部からの衝撃等が直接加わることがな
い。その結果、半導体チップ３を確実に保護することが
できる。また、結果的には、放熱板３７・４７によっ
て、凹状の半導体チップ搭載領域が形成されるが、実施
の形態１のように１つの放熱部材に凹部を形成する場合
に比べ、容易に凹状構造を得ることができる。これによ
り、製造工程の簡略化および製造コストの低減を容易に
図ることができる。
【０１２５】〔実施の形態４〕本発明の実施の他の形態
について、図１６に基づいて説明すれば以下の通りであ
る。なお、実施の形態１ないし３で用いた部材と同一の
機能を有する部材には同一の部材番号を付記し、その説
明を省略する。
【０１２６】本実施形態に係る半導体装置は、図１６に
示すように、例えば実施の形態１の半導体装置におい
て、半導体チップ３の裏面に放熱性を有するヒートシン
ク４９（第３放熱部材）を固着した構成となっている。
【０１２７】ヒートシンク４９は、例えば熱伝導度の優
れた銅などの金属で構成され、銀ペーストなどの熱伝導
度のよい接着剤４８を介して半導体チップ３の裏面に固
着されている。なお、ヒートシンク４９の厚み分だけ放
熱板７に対する突出量が増加することになるので、ヒー
トシンク４９をなるべく薄く形成することが望まれる。
【０１２８】上記構成では、ヒートシンク４９を設ける
ことにより、パッケージ厚が増加するという、半導体装
置の小型化に支障を来す面があり、半導体装置として若
干不利な面があるかも知れない。しかし、装置動作時に
おいて発生する熱をヒートシンク４９にて外部に逃がす
ことができるので、デバイスの高集積化、高機能化に伴
って要求される高放熱性を確保することができる。つま
り、デバイスの高集積化、高機能化にも容易に対応する
ことができる。
【０１２９】なお、本実施形態では、実施の形態１の半
導体装置にヒートシンク４９を設けた例について説明し
たが、実施の形態２および３の半導体装置にも同様に適
用することが可能である。
【０１３０】
【発明の効果】請求項１の発明に係る半導体装置は、以
上のように、絶縁性テープ上のみに形成されたインナー
リード部とアウターリード部とからなる導電パターン
と、上記導電パターンの少なくともアウターリード部を
覆うように形成された保護膜に設けた開口部において上
記アウターリード部と接続される複数の突起形状の外部
接続用端子と、素子形成面が上記絶縁性テープと対向す
るようにインナーリード部と接合された集積回路チップ
とを備え、少なくとも全ての外部接続用端子形成領域を
覆うように、絶縁性テープにおける導電パターン形成面
とは反対側の面に形成され、放熱性を有する第１放熱部
材をさらに備えている構成である。
【０１３１】それゆえ、インナーリード部は絶縁性テー
プ上のみに形成されており、絶縁性テープからむき出し
の状態とはならないので、例えば製造時の応力によって
インナーリード部が容易に変形するのを回避でき、上記
応力に起因するパッケージ不良を防止することができる
という効果を奏する。
【０１３２】また、第１放熱部材が少なくとも全ての外
部接続用端子形成領域を覆うように形成されているの
で、第１放熱部材の表面積が従来に比べて格段に大きく
なり、絶縁性テープ全体の熱を第１放熱部材にて確実に
放散することが可能となる。例えば、集積回路チップと
対向する部分にも位置するように第１放熱部材を設ける
と、デバイス動作時に発生する熱も、第１放熱部材を介
して外部に放散される。
【０１３３】したがって、少なくとも半導体装置の各製
造工程中および実装時の熱を、第１放熱部材を介して効
率的にかつ確実に外部に放散することができ、上記の熱
に起因して絶縁性テープおよび集積回路チップが損傷す
るのを確実に回避することができる。その結果、上記の
熱に起因したパッケージ不良を確実に低減することがで
きるという効果を奏する。
【０１３４】また、集積回路チップは、インナーリード
部といわゆるフリップチップ方式で接合されるので、ワ
イヤーボンディング方式に比べ、狭ピッチ化、多端子化
が容易となる。また、フリップチップ方式では、インナ
ーリード部同士の間隔を狭めて絶縁性テープ上に形成す
ることが容易であるので、それゆえ、特に狭ピッチ化を
容易に行うことができるという効果を奏する。
【０１３５】さらに、ワイヤーボンディング方式では、
ワイヤーを包含するように樹脂封止するため、パッケー
ジがどうしても厚くならざるを得ないが、上記構成では
そのようなワイヤーを用いないことから、ワイヤーボン
ディング方式に比べてパッケージ厚を薄くすることがで
きるという効果を併せて奏する。
【０１３６】請求項２の発明に係る半導体装置は、以上
のように、請求項１の構成において、上記外部接続用端
子の形状が球状である構成である。
【０１３７】それゆえ、請求項１の構成による効果に加
えて、外部接続用端子を他の立体的形状で構成する場合
に比べ、形成を容易に行うことができると共に、個々の
外部接続用端子の大きさの制御を容易に行うことができ
るという効果を奏する。
【０１３８】請求項３の発明に係る半導体装置は、以上
のように、請求項１または２の構成において、上記第１
放熱部材には凹部または開口部が形成されており、集積
回路チップが上記凹部または開口部内に位置するよう
に、上記絶縁性テープが折り曲げて形成されている構成
である。
【０１３９】それゆえ、絶縁性テープ表面のインナーリ
ード部と接合される集積回路チップの第１放熱部材から
の突出量が低減される。これにより、請求項１または２
の構成による効果に加えて、パッケージ厚の薄型化をさ
らに図ることができるという効果を奏する。
【０１４０】また、外部接続用端子を例えば半田ボール
のようなボール状端子で構成した場合には、当該ボール
状端子のボール径は、集積回路チップの第１放熱部材か
らの突出度合いによって制約を受けるが、上記構成で
は、上記突出を低減することができるので、その分、ボ
ール径も小さくすることができる。これにより、薄型
化、多端子化がさらに容易になると共に、細かいパター
ンにも容易に対応することができるという効果を併せて
奏する。
【０１４１】請求項４の発明に係る半導体装置は、以上
のように、請求項３の構成において、上記第１放熱部材
の凹部は、厚さ方向に段差がつくように、一定厚さの第
１放熱部材を折り曲げることにより形成されている構成
である。
【０１４２】それゆえ、第１放熱部材における絶縁性テ
ープ側とは反対側の面の表面積が、第１放熱部材を平板
状で構成した場合に比べて確実に増加する。これによ
り、請求項３の構成による効果に加えて、さらに高い放
熱効果を得ることができるという効果を奏する。
【０１４３】また、上記構成では、単に平板状の第１放
熱部材を折り曲げることで凹部を形成できるため、例え
ばエッチング加工において用いられる薬品等が不要であ
り、エッチング加工よりも容易に上記凹部を形成するこ
とができるという効果を併せて奏する。
【０１４４】請求項５の発明に係る半導体装置は、以上
のように、請求項３の構成において、上記第１放熱部材
の開口部を塞ぐように形成され、放熱性を有する第２放
熱部材をさらに備えている構成である。
【０１４５】それゆえ、集積回路チップと対向して第２
放熱部材が存在するので、請求項３の構成による効果に
加えて、特に、デバイス動作時に発生する熱に関しては
第２放熱部材を介して外部に放散することができるとい
う効果を奏する。
【０１４６】また、第１放熱部材の開口部が第２放熱部
材によって塞がれるので、開口部に位置する集積回路チ
ップに外部からの衝撃等が直接加わることがない。これ
により、集積回路チップを確実に保護することができ
る。また、結果的には、第１および第２放熱部材によっ
て、凹状の集積回路チップ搭載領域が形成されるが、１
つの放熱部材に凹部を形成する場合に比べ、容易に凹状
構造を得ることができ、製造工程の簡略化により、製造
コストの低減を図ることができるという効果を併せて奏
する。
【０１４７】請求項６の発明に係る半導体装置は、以上
のように、請求項４または５の構成において、上記絶縁
性テープの集積回路チップ搭載領域が、上記第１放熱部
材または上記第２放熱部材と固着されている構成であ
る。
【０１４８】それゆえ、請求項４または５の構成による
効果に加えて、絶縁性テープおよび絶縁性テープ表面の
インナーリード部の変形を確実に防止でき、これによっ
て、上記インナーリード部と接合された集積回路チップ
を安定して備えることができるという効果を奏する。ま
た、絶縁性テープから第１放熱部材または第２放熱部材
へ熱が確実に伝達することになるので、放熱効果をさら
に向上させることができるという効果を併せて奏する。
【０１４９】請求項７の発明に係る半導体装置は、以上
のように、請求項１ないし６のいずれかの構成におい
て、上記集積回路チップは、異方性導電材料を介してイ
ンナーリード部と接合されており、上記異方性導電材料
は、少なくとも上記集積回路チップの素子形成面を保護
する保護部材を兼ねている構成である。
【０１５０】それゆえ、インナーリード部と集積回路チ
ップとを共晶状態で接合する場合に比べ、比較的低温で
接合することができる。これにより、請求項１ないし６
のいずれかの構成による効果に加えて、絶縁性テープの
破損を防止することができると共に、接合時の集積回路
チップへのダメージを低減することができ、結果とし
て、装置としての信頼性を向上させることができるとい
う効果を奏する。
【０１５１】また、インナーリード部と集積回路チップ
との接合と、上記素子形成面の保護とを同一材料でかつ
同一工程で行うことができるので、装置を効率良く製造
することができ、製造コストを低減することができると
いう効果を併せて奏する。
【０１５２】請求項８の発明に係る半導体装置は、以上
のように、請求項１ないし７のいずれかの構成におい
て、上記集積回路チップの素子形成面と反対側の面に、
放熱性を有する第３放熱部材が固着されている構成であ
る。
【０１５３】それゆえ、請求項１ないし７のいずれかの
構成による効果に加えて、装置動作時に発生する熱を第
３放熱部材にて外部に逃がすことができるので、デバイ
スの高集積化、高機能化にも容易に対応することができ
るという効果を奏する。
【０１５４】請求項９の発明に係る半導体装置の製造方
法は、以上のように、絶縁性テープ上のみに形成された
インナーリード部とアウターリード部とからなる導電パ
ターンの上記アウターリード部と、上記導電パターンの
少なくともアウターリード部を覆うように形成された保
護膜に設けた開口部において接続される複数の突起形状
の外部接続用端子の形成領域全体を少なくとも覆う放熱
部材に、上記絶縁性テープにおける導電パターン形成面
とは反対側の面を貼り付け、その後、集積回路チップの
素子形成面と絶縁性テープとが対向するように、インナ
ーリード部と集積回路チップとを接合する構成である。
【０１５５】それゆえ、従来では、インナーリード部が
絶縁性テープからはみ出して形成されていたために、絶
縁性テープに比較的応力のかかりやすい絶縁性テープと
放熱部材との接合工程を、集積回路チップとインナーリ
ード部との接合工程よりも前に行うことができなかった
が、上記構成では、インナーリード部が絶縁性テープ上
のみに形成されており、インナーリード部の変形を極力
防止できるので、そのような製造過程を実現することが
できるという効果を奏する。
【０１５６】また、ＴＡＢ方式の半導体装置のように、
絶縁性テープに集積回路チップ搭載用のデバイスホール
を設ける工程がないので、装置の製造工程を簡略化する
ことができるという効果を併せて奏する。
【０１５７】請求項１０の発明に係る半導体装置の製造
方法は、以上のように、絶縁性テープ上のみに形成され
たインナーリード部とアウターリード部とからなる導電
パターンの上記インナーリード部を、集積回路チップの
素子形成面と絶縁性テープとが対向するように集積回路
チップと接合し、その後、上記導電パターンの少なくと
もアウターリード部を覆うように形成された保護膜に設
けた開口部において上記アウターリード部と接続される
複数の突起形状の外部接続用端子の形成領域全体を少な
くとも覆う放熱部材に、上記絶縁性テープにおける導電
パターン形成面とは反対側の面を貼り付ける構成であ
る。
【０１５８】それゆえ、絶縁性テープと放熱部材とを接
合する前に、集積回路チップとインナーリード部とを接
合するので、複数チップ分の絶縁性テープを連続して形
成したテープを用いて、集積回路チップとインナーリー
ド部との接合を複数チップ分同時に行うことが可能とな
る。これにより、半導体装置のスループットを向上させ
ることができるという効果を奏する。
【０１５９】また、ＴＡＢ方式の半導体装置のように、
絶縁性テープに集積回路チップ搭載用のデバイスホール
を設ける工程がないので、装置の製造工程を簡略化する
ことができるという効果を併せて奏する。
【０１６０】請求項１１の発明に係る半導体装置の製造
方法は、以上のように、複数の突起形状の外部接続用端
子の形成領域を少なくとも覆っている放熱領域を複数有
したリードフレームを形成する工程と、上記各放熱領域
に、インナーリード部とアウターリード部とからなる導
電パターンが表面に形成され、かつ、少なくとも上記ア
ウターリード部を覆っている保護膜を有する絶縁性テー
プを、導電パターン形成面とは反対側の面で放熱領域に
貼り付ける工程と、集積回路チップの素子形成面が上記
絶縁性テープと対向するように、上記インナーリード部
と集積回路チップとを接合する工程と、上記保護膜の開
口部において上記突起形状からなる外部接続用端子をア
ウターリード部と接続する工程と、上記リードフレーム
の放熱領域を個々に切断する工程とを備えている構成で
ある。
【０１６１】それゆえ、従来では、インナーリード部が
絶縁性テープからはみ出して形成されていたために、絶
縁性テープに比較的応力のかかりやすい絶縁性テープと
放熱部材との接合工程を、集積回路チップとインナーリ
ード部との接合工程よりも前に行うことができなかった
が、上記構成では、インナーリード部が絶縁性テープ上
のみに形成されており、インナーリード部の変形を極力
防止することができるので、そのような製造過程を実現
することができるという効果を奏する。
【０１６２】また、上記構成では、放熱領域を複数有す
るリードフレームを用い、複数チップ分同時に製造する
ので、半導体装置のスループットを、請求項９の構成の
場合に比べて向上させることができるという効果を奏す
る。
【０１６３】また、ＴＡＢ方式の半導体装置のように、
絶縁性テープに集積回路チップ搭載用のデバイスホール
を設ける工程がないので、装置の製造工程を簡略化する
ことができるという効果を併せて奏する。
【０１６４】請求項１２の発明に係る半導体装置の製造
方法は、以上のように、請求項９ないし１１のいずれか
の構成において、上記インナーリード部を異方性導電材
料を介して集積回路チップと接合する構成である。
【０１６５】それゆえ、インナーリード部と集積回路チ
ップとを共晶状態で接合する場合に比べ、比較的低温で
接合することができるため、絶縁性テープの破損を防止
することができると共に、接合時の集積回路チップへの
ダメージを低減することができる。その結果、請求項９
ないし１１のいずれかの構成による効果に加えて、装置
としての信頼性を向上させることができるという効果を
奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る半導体装置の概略
の構成を示す断面図である。
【図２】（ａ）は、半導体チップとインナーリードとを
互いに異方性導電材料を介して押圧する前の状態を示す
断面図であり、（ｂ）は、押圧後の状態を示す断面図で
ある。
【図３】均一厚さで平板状の放熱板を折り曲げて凹部を
形成した半導体装置の構成を示す断面図である。
【図４】絶縁性テープの半導体チップ搭載領域に対応す
る部位に貫通孔を形成し、上記貫通孔を介して絶縁性テ
ープの裏面にまで回り込むようにアンダーフィル材を塗
布した半導体装置の構成を示す断面図である。
【図５】スリットおよび切り込みが形成された絶縁性テ
ープの外部基板側から見たときの平面図である。
【図６】各対角線にほぼ沿うように切り込みを形成した
絶縁性テープの外部基板側から見たときの平面図であ
る。
【図７】均一厚さで平板状の放熱板に凹部を形成せずに
絶縁性テープを接着した半導体装置の構成を示す断面図
である。
【図８】本発明の他の実施の形態に係る半導体装置の概
略の構成を示す断面図である。
【図９】（ａ）は、上記半導体装置の外部基板側から見
たときの平面図であり、（ｂ）は、上記半導体装置の放
熱板側から見たときの平面図である。
【図１０】（ａ）ないし（ｅ）は、上記半導体装置の第
１の製造方法による製造工程を示す断面図である。
【図１１】（ａ）ないし（ｅ）は、上記半導体装置の第
２の製造方法による製造工程を示す断面図である。
【図１２】上記半導体装置の第３の製造方法において用
いられ、放熱板となる領域を複数有するリードフレーム
の平面図である。
【図１３】（ａ）は、絶縁性テープを各放熱板にそれぞ
れ貼り付けたときのリードフレームの平面図であり、
（ｂ）は、さらにその後、絶縁性テープのインナーリー
ドと半導体チップとを接合したときのリードフレームの
平面図である。
【図１４】（ａ）は、保護膜の各開口部に半田ボールを
形成したときのリードフレームの平面図であり、（ｂ）
は、上記リードフレームから切り離して得られる１個の
半導体装置を示す平面図である。
【図１５】本発明のさらに他の実施の形態に係る半導体
装置の概略の構成を示す断面図である。
【図１６】本発明のさらに他の実施の形態に係る半導体
装置の概略の構成を示す断面図である。
【図１７】従来のＴＡＢ方式の半導体装置の概略の構成
を示す断面図である。
【図１８】絶縁性テープの導電パターン形成面とは反対
側に枠形の金属補強板を備えた従来のＴＡＢ方式の半導
体装置の概略の構成を示す断面図である。
【図１９】（ａ）ないし（ｅ）は、上記半導体装置の製
造工程を示す断面図である。
【図２０】上記半導体装置の製造時に用いられ、絶縁性
テープが連続して形成されたテープを巻き付けたリール
を示す側面図である。
【図２１】（ａ）は、上記半導体装置を外部基板側から
見たときの平面図であり、（ｂ）は、上記半導体装置を
金属補強板側から見たときの平面図である。
【図２２】従来のワイヤーボンディング方式の半導体装
置の概略の構成を示す断面図である。
【符号の説明】
１ リード（導電パターン） １ａ インナーリード １ｂ アウターリード ２ 絶縁性テープ ３ 半導体チップ（集積回路チップ） ５ 異方性導電材料 ６ アンダーフィル材（保護部材） ７ 放熱板（放熱部材、第１放熱部材） ７ａ 凹部 ９ 半田ボール（外部接続用端子） １７ 放熱板（放熱部材、第１放熱部材） ２７ 放熱板（放熱部材、第１放熱部材） ３７ 放熱板（放熱部材、第１放熱部材） ３７ａ 開口部 ４７ 放熱板（放熱部材、第２放熱部材） ４９ ヒートシンク（第３放熱部材）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 豊沢 健司 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 4M105 AA03 BB09 CC03 CC16 CC25 CC31 CC50 DD05 GG10 GG16

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】突起形状からなる外部接続用端子を有する
    フィルムキャリア型の半導体装置において、 絶縁性テープ上のみに形成されたインナーリード部とア
    ウターリード部とからなる導電パターンと、 上記導電パターンの少なくともアウターリード部を覆う
    ように形成された保護膜に設けた開口部において上記ア
    ウターリード部と接続される複数の突起形状の外部接続
    用端子と、 素子形成面が上記絶縁性テープと対向するようにインナ
    ーリード部と接合された集積回路チップとを備え、 少なくとも全ての外部接続用端子形成領域を覆うよう
    に、絶縁性テープにおける導電パターン形成面とは反対
    側の面に形成され、放熱性を有する第１放熱部材をさら
    に備えていることを特徴とする半導体装置。
  2. 【請求項２】上記外部接続用端子の形状が球状であるこ
    とを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】上記第１放熱部材には凹部または開口部が
    形成されており、 集積回路チップが上記凹部または開口部内に位置するよ
    うに、上記絶縁性テープが折り曲げて形成されているこ
    とを特徴とする請求項１または２に記載の半導体装置。
  4. 【請求項４】上記第１放熱部材の凹部は、厚さ方向に段
    差がつくように、一定厚さの第１放熱部材を折り曲げる
    ことにより形成されていることを特徴とする請求項３に
    記載の半導体装置。
  5. 【請求項５】上記第１放熱部材の開口部を塞ぐように形
    成され、放熱性を有する第２放熱部材をさらに備えてい
    ることを特徴とする請求項３に記載の半導体装置。
  6. 【請求項６】上記絶縁性テープの集積回路チップ搭載領
    域が、上記第１放熱部材または上記第２放熱部材と固着
    されていることを特徴とする請求項４または５に記載の
    半導体装置。
  7. 【請求項７】上記集積回路チップは、異方性導電材料を
    介してインナーリード部と接合されており、 上記異方性導電材料は、少なくとも上記集積回路チップ
    の素子形成面を保護する保護部材を兼ねていることを特
    徴とする請求項１ないし６のいずれかに記載の半導体装
    置。
  8. 【請求項８】上記集積回路チップの素子形成面と反対側
    の面に、放熱性を有する第３放熱部材が固着されている
    ことを特徴とする請求項１ないし７のいずれかに記載の
    半導体装置。
  9. 【請求項９】突起形状からなる外部接続用端子を有する
    フィルムキャリア型の半導体装置の製造方法において、 絶縁性テープ上のみに形成されたインナーリード部とア
    ウターリード部とからなる導電パターンの上記アウター
    リード部と、上記導電パターンの少なくともアウターリ
    ード部を覆うように形成された保護膜に設けた開口部に
    おいて接続される複数の突起形状の外部接続用端子の形
    成領域全体を少なくとも覆う放熱部材に、上記絶縁性テ
    ープにおける導電パターン形成面とは反対側の面を貼り
    付け、 その後、集積回路チップの素子形成面と絶縁性テープと
    が対向するように、インナーリード部と集積回路チップ
    とを接合することを特徴とする半導体装置の製造方法。
  10. 【請求項１０】突起形状からなる外部接続用端子を有す
    るフィルムキャリア型の半導体装置の製造方法におい
    て、 絶縁性テープ上のみに形成されたインナーリード部とア
    ウターリード部とからなる導電パターンの上記インナー
    リード部を、集積回路チップの素子形成面と絶縁性テー
    プとが対向するように集積回路チップと接合し、 その後、上記導電パターンの少なくともアウターリード
    部を覆うように形成された保護膜に設けた開口部におい
    て上記アウターリード部と接続される複数の突起形状の
    外部接続用端子の形成領域全体を少なくとも覆う放熱部
    材に、上記絶縁性テープにおける導電パターン形成面と
    は反対側の面を貼り付けることを特徴とする半導体装置
    の製造方法。
  11. 【請求項１１】突起形状からなる外部接続用端子を有す
    るフィルムキャリア型の半導体装置の製造方法におい
    て、 複数の突起形状の外部接続用端子の形成領域を少なくと
    も覆っている放熱領域を複数有したリードフレームを形
    成する工程と、 上記各放熱領域に、インナーリード部とアウターリード
    部とからなる導電パターンが表面に形成され、かつ、少
    なくとも上記アウターリード部を覆っている保護膜を有
    する絶縁性テープを、導電パターン形成面とは反対側の
    面で放熱領域に貼り付ける工程と、 集積回路チップの素子形成面が上記絶縁性テープと対向
    するように、上記インナーリード部と集積回路チップと
    を接合する工程と、 上記保護膜の開口部において上記突起形状からなる外部
    接続用端子をアウターリード部と接続する工程と、 上記リードフレームの放熱領域を個々に切断する工程と
    を備えていることを特徴とする半導体装置の製造方法。
  12. 【請求項１２】上記インナーリード部を異方性導電材料
    を介して集積回路チップと接合することを特徴とする請
    求項９ないし１１のいずれかに記載の半導体装置の製造
    方法。
JP10246215A 1998-08-31 1998-08-31 半導体装置およびその製造方法 Pending JP2000077563A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10246215A JP2000077563A (ja) 1998-08-31 1998-08-31 半導体装置およびその製造方法
US09/373,535 US6380620B1 (en) 1998-08-31 1999-08-13 Tape ball grid array semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10246215A JP2000077563A (ja) 1998-08-31 1998-08-31 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000077563A true JP2000077563A (ja) 2000-03-14

Family

ID=17145236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10246215A Pending JP2000077563A (ja) 1998-08-31 1998-08-31 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US6380620B1 (ja)
JP (1) JP2000077563A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243565A (ja) * 2002-02-07 2003-08-29 Motorola Inc パッケージ化半導体装置およびその製作方法
JP2006030260A (ja) * 2004-07-12 2006-02-02 Seiko Epson Corp 半導体素子実装基板、半導体素子実装基板の製造方法、実装装置、実装方法、電気光学装置、電子機器
KR100694669B1 (ko) 2006-01-23 2007-03-13 엠텍비젼 주식회사 광 검출용 반도체 패키지 및 그 제작방법
JP2007507879A (ja) * 2003-10-01 2007-03-29 オプトパック、インコーポレイテッド 光検出用半導体装置の電子パッケージおよびそのパッケージング方法
US7393718B2 (en) 2001-02-01 2008-07-01 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
JP2008527697A (ja) * 2004-12-30 2008-07-24 インテル・コーポレーション 埋め込みヒートスプレッダ
JP2010010693A (ja) * 2009-07-31 2010-01-14 Seiko Epson Corp 実装装置、及び半導体素子実装基板の製造方法
JP2016207990A (ja) * 2015-04-28 2016-12-08 住友電気工業株式会社 プリント配線板及び回路基板

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574278B1 (ko) * 1998-11-27 2006-09-22 삼성전자주식회사 테이프 캐리어 패키지 및 이를 이용한 액정표시기모듈
US6583513B1 (en) * 1999-10-12 2003-06-24 Agilent Technologies, Inc. Integrated circuit package with an IC chip and pads that dissipate heat away from the chip
US6740962B1 (en) * 2000-02-24 2004-05-25 Micron Technology, Inc. Tape stiffener, semiconductor device component assemblies including same, and stereolithographic methods for fabricating same
EP1198003B1 (en) * 2000-03-23 2013-08-28 Seiko Epson Corporation Method of manufacturing a semiconductor device and electronic device
US6391683B1 (en) * 2000-06-21 2002-05-21 Siliconware Precision Industries Co., Ltd. Flip-chip semiconductor package structure and process for fabricating the same
JP3793413B2 (ja) * 2000-11-21 2006-07-05 シャープ株式会社 半導体レーザ装置の製造方法
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US6624921B1 (en) * 2001-03-12 2003-09-23 Amkor Technology, Inc. Micromirror device package fabrication method
JP3476442B2 (ja) * 2001-05-15 2003-12-10 沖電気工業株式会社 半導体装置及びその製造方法
US6903278B2 (en) * 2001-06-29 2005-06-07 Intel Corporation Arrangements to provide mechanical stiffening elements to a thin-core or coreless substrate
US6762505B2 (en) * 2001-11-29 2004-07-13 Sun Microsystems 150 degree bump placement layout for an integrated circuit power grid
JP3801121B2 (ja) * 2002-08-30 2006-07-26 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US20040217471A1 (en) * 2003-02-27 2004-11-04 Tessera, Inc. Component and assemblies with ends offset downwardly
JP2004327920A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置の製造方法、フレキシブル基板及び半導体装置
US6815813B1 (en) * 2003-07-01 2004-11-09 International Business Machines Corporation Self-contained heat sink and a method for fabricating same
JP3957694B2 (ja) * 2004-03-16 2007-08-15 エルピーダメモリ株式会社 半導体パッケージ及びシステムモジュール
JP4291209B2 (ja) * 2004-05-20 2009-07-08 エルピーダメモリ株式会社 半導体装置の製造方法
US7411289B1 (en) * 2004-06-14 2008-08-12 Asat Ltd. Integrated circuit package with partially exposed contact pads and process for fabricating the same
US20070020908A1 (en) * 2005-07-18 2007-01-25 Tessera, Inc. Multilayer structure having a warpage-compensating layer
JP2007067272A (ja) * 2005-09-01 2007-03-15 Nitto Denko Corp Ｔａｂ用テープキャリアおよびその製造方法
JP4009872B2 (ja) * 2006-03-07 2007-11-21 セイコーエプソン株式会社 半導体装置の製造方法
JP5028968B2 (ja) * 2006-11-17 2012-09-19 日立電線株式会社 半導体装置、積層型半導体装置およびインターポーザ基板
US7851904B2 (en) * 2006-12-06 2010-12-14 Panasonic Corporation Semiconductor device, method for manufacturing the same, and semiconductor device mounting structure
US8314438B2 (en) * 2008-03-25 2012-11-20 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and cavity in bump
US8324723B2 (en) * 2008-03-25 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump
US8435837B2 (en) 2009-12-15 2013-05-07 Silicon Storage Technology, Inc. Panel based lead frame packaging method and device
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置
US9385110B2 (en) * 2014-06-18 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN107073619A (zh) * 2014-07-28 2017-08-18 通用汽车环球科技运作有限责任公司 用于增强的粘合剂结合的系统和方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0373559A (ja) * 1989-08-15 1991-03-28 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5420460A (en) 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
JPH088245A (ja) 1994-06-23 1996-01-12 Ricoh Co Ltd 半導体装置の製造方法
JP2768315B2 (ja) 1994-09-22 1998-06-25 日本電気株式会社 半導体装置
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
JPH09312374A (ja) 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
JPH09330994A (ja) 1996-06-12 1997-12-22 Texas Instr Japan Ltd 半導体装置
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2828053B2 (ja) * 1996-08-15 1998-11-25 日本電気株式会社 半導体装置
US6249046B1 (en) * 1997-02-13 2001-06-19 Seiko Epson Corporation Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device
US5900675A (en) * 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7393718B2 (en) 2001-02-01 2008-07-01 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
JP2009124176A (ja) * 2001-02-01 2009-06-04 Fairchild Semiconductor Corp 半導体デバイス用非モールドパッケージ
JP2003243565A (ja) * 2002-02-07 2003-08-29 Motorola Inc パッケージ化半導体装置およびその製作方法
JP4653383B2 (ja) * 2002-02-07 2011-03-16 フリースケール セミコンダクター インコーポレイテッド パッケージ化半導体装置およびその製作方法
JP2007507879A (ja) * 2003-10-01 2007-03-29 オプトパック、インコーポレイテッド 光検出用半導体装置の電子パッケージおよびそのパッケージング方法
JP2006030260A (ja) * 2004-07-12 2006-02-02 Seiko Epson Corp 半導体素子実装基板、半導体素子実装基板の製造方法、実装装置、実装方法、電気光学装置、電子機器
JP4613536B2 (ja) * 2004-07-12 2011-01-19 セイコーエプソン株式会社 半導体素子実装基板、電気光学装置、電子機器
JP2008527697A (ja) * 2004-12-30 2008-07-24 インテル・コーポレーション 埋め込みヒートスプレッダ
KR100694669B1 (ko) 2006-01-23 2007-03-13 엠텍비젼 주식회사 광 검출용 반도체 패키지 및 그 제작방법
WO2007083976A1 (en) * 2006-01-23 2007-07-26 Mtekvision Co., Ltd. Semiconductor package for photo-sensing and fabricating method therefore
JP2010010693A (ja) * 2009-07-31 2010-01-14 Seiko Epson Corp 実装装置、及び半導体素子実装基板の製造方法
JP2016207990A (ja) * 2015-04-28 2016-12-08 住友電気工業株式会社 プリント配線板及び回路基板

Also Published As

Publication number Publication date
US6380620B1 (en) 2002-04-30

Similar Documents

Publication Publication Date Title
JP2000077563A (ja) 半導体装置およびその製造方法
US5866949A (en) Chip scale ball grid array for integrated circuit packaging
JP3526788B2 (ja) 半導体装置の製造方法
US5990545A (en) Chip scale ball grid array for integrated circuit package
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
JP4454181B2 (ja) 半導体装置
US20080211079A1 (en) Heat dissipation methods and structures for semiconductor device
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
JPH0964099A (ja) 半導体装置及びその実装構造
KR20020078931A (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
JP3314757B2 (ja) 半導体回路装置の製造方法
KR20100069589A (ko) 반도체 디바이스
US5757068A (en) Carrier film with peripheral slits
JP3150253B2 (ja) 半導体装置およびその製造方法並びに実装方法
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
US8102046B2 (en) Semiconductor device and method of manufacturing the same
JPH0883865A (ja) 樹脂封止型半導体装置
JP2000232186A (ja) 半導体装置およびその製造方法
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
KR20020065705A (ko) 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
JPH09326450A (ja) 半導体装置およびその製造方法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP3827978B2 (ja) 半導体装置の製造方法