JP3793413B2 - 半導体レーザ装置の製造方法 - Google Patents
半導体レーザ装置の製造方法 Download PDFInfo
- Publication number
- JP3793413B2 JP3793413B2 JP2000354191A JP2000354191A JP3793413B2 JP 3793413 B2 JP3793413 B2 JP 3793413B2 JP 2000354191 A JP2000354191 A JP 2000354191A JP 2000354191 A JP2000354191 A JP 2000354191A JP 3793413 B2 JP3793413 B2 JP 3793413B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- laser device
- silver paste
- manufacturing
- laser chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/02208—Mountings; Housings characterised by the shape of the housings
- H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/024—Arrangements for thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Die Bonding (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、量産性に優れたダイボンドペーストを用いて組立てられた半導体レーザ装置の製造方法および半導体レーザ装置に関する。
【０００２】
【従来の技術】
従来、半導体レーザ装置としては、図７に示すように、ステム２１に設けられたサブマウント２３に半導体レーザチップ２４をダイボンドし、キャップ２５で蓋をしたものがある。上記半導体レーザチップ２４から出射されたレーザ光は、キャップ２５に設けられたガラス２６を通して出力される。そして、ステム２１上のモニター用フォトダイオード２２は、半導体レーザチップ２４のガラス２６側とは反対の側から出射された光を検出して、ガラス２６側に出射された光の強さを推測するのに用いる。
【０００３】
また、他の半導体レーザ装置としては、図８に示すように、ホログラムレーザと呼ばれる集積化半導体レーザ装置がある。この半導体レーザ装置は、図７に示す半導体レーザ装置と同様の構成の半導体レーザ装置にホログラム素子３４を一体化している。上記ホログラム素子３４を用いた半導体レーザ装置は、主に光ディスク用の光源として用いられ、半導体レーザチップ３２から出射された光は、ホログラム素子３４を介して光ディスクに照射される。そして、光ディスクからの反射光をホログラム素子３４の表面に形成したホログラム３４aでＯＰＩＣ受光チップ３３(複数の受光部および信号処理回路を集積化した受光素子)の方向に回折効果により偏向,集光して、光ディスクに記録された信号を検出する。上記半導体レーザチップ３２は、ステム３１にダイボンドされているが、図８では簡単のため、ダイボンド用のサブマウントを省略している。
【０００４】
図９(a)〜(c)は図７,図８の半導体レーザ装置の製造方法を説明する図であり、図９は半導体レーザチップがダイボンドされる部分のみを示している。なお、ダイボンド用のロー材としては、金とスズの合金,半田およびインジウム等の熱伝導,電気伝導のよい金属が良く用いられるが、金属ロー材は、一般に溶融温度が２００℃以上と高いために使用し難くいという問題がある。また、溶融温度が低いインジウムを用いたロー材では、使用中に軟化して半導体レーザチップが動いてしまう。一方、金属を用いた導電性ダイボンドペーストである銀ペーストは、室温でもペースト状で使いやすく、１５０℃程度の比較的低い温度で硬化し、高温にさらされた場合も、硬くなることがあっても軟化して半導体レーザチップが動くという問題がないので、近年、広く用いられている。
【０００５】
以下、図９(a)〜(c)を用いて半導体レーザ装置の製造方法を説明する。
まず、図９(a)に示すように、室温においてステム４１(またはサブマウント)上に銀ペースト４２を塗布する。
次に、図９(b)に示すように、半導体レーザチップ４３を銀ペースト４２を塗布した位置に置き、加圧して半導体レーザ装置の形態とする。このときの加圧は、一瞬で半導体レーザチップ４３とステム４１(またはサブマウント)との隙間に入った銀ペーストを追い出すために行う。
次に、図９(c)に示すように、図９(b)で作った半導体レーザ装置を恒温槽４５内に入れて加熱し、銀ペースト４２を硬化させることによりダイボンドが完了する。このときの銀ペーストの硬化条件としては１５０℃、１時間程度としている。
【０００６】
【発明が解決しようとする課題】
ところで、上記半導体レーザ装置のダイボンドに用いる銀ペーストは、銀の針状結晶やフレーク等の形にした粉末を樹脂に充填したものであるので、電気抵抗,熱抵抗が金属製のロー材に比べて大きいという欠点がある。特に熱抵抗は、ロー材にインジウムを用いた半導体レーザ装置の場合は６０℃／Ｗ程度であるが、銀ペーストを用いた半導体レーザ装置の場合は１００℃／Ｗ以上あって、実用上問題であることが分かった。このように熱抵抗が高いと、活性層で発生した熱がステムに伝わり難いため、活性層の温度がどんどん上昇して半導体レーザチップが故障する虞れがある。
【０００７】
また、恒温槽内で加熱して銀ペーストを硬化し、ステム上に半導体レーザチップを固定するとき、半導体レーザチップを押さえていないため、半導体レーザチップが銀ペーストに載っているだけの状態である。このため、半導体レーザチップとステムの間に介在する銀ペーストの厚さが一定にならないので、半導体レーザチップとステムとの接合状態が安定せず、電気抵抗が安定しないために動作電流がばらつくという問題がある。
【０００８】
さらに、上記銀ペーストが半導体レーザチップの側面を這い上がって半導体レーザチップの活性層に達し、銀ペーストにより半導体レーザチップが短絡するという問題がある。これは、恒温槽内で半導体レーザ装置全体を暖めると、銀ペーストが半導体レーザチップ側面を這い上がっていくが、その高さが制御できないためである。
【０００９】
そこで、この発明の目的は、熱抵抗を下げることができると共に、動作電流のばらつきを抑制でき、半導体レーザチップの短絡を防止できる半導体レーザ装置の製造方法および半導体レーザ装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、この発明の半導体レーザ装置の製造方法は、
銀ペーストを用いて半導体レーザチップを基部上に搭載した半導体レーザ装置の製造方法において、
上記基部上に上記銀ペーストを塗布する工程と、
上記銀ペーストがドーム状に塗布された上記基部上に上記半導体レーザチップを搭載する工程と、
上記基部上に搭載された上記半導体レーザチップを上記基部側に加圧しながら２００℃以上で加熱することにより、上記半導体レーザチップの発光点まで這い上がらないように上記銀ペーストの粘性を高くして上記銀ペーストを仮硬化させる工程と、
上記仮硬化の工程の後、上記仮硬化の工程の加熱温度および加熱時間よりも低い加熱温度でかつ長い加熱時間で加熱することにより、上記銀ペーストを本硬化させる工程と
を有することを特徴としている。
【００１１】
上記半導体レーザ装置の製造方法によれば、ステム,サブマウントまたは配線基板等の基部に、銀ペーストを塗布し、その銀ペーストが塗布された基部上に上記半導体レーザチップを搭載する。そして、上記半導体レーザチップを基部側に加圧しながら２００℃以上で加熱することにより、半導体レーザチップの発光点まで這い上がらないように銀ペーストの粘性を高くして銀ペーストを仮硬化させて、半導体レーザチップを動かないように上記基部に固定した後、上記仮硬化の工程の加熱温度および加熱時間よりも低い加熱温度でかつ長い加熱時間で加熱することにより、銀ペーストを本硬化させる。上記仮硬化時に半導体レーザチップを上方から基部側に向って加圧することによって、半導体レーザチップと基部との間に介在する銀ペーストの厚さを５μｍ以下に保てるため、接合状態を安定させることができる。したがって、熱抵抗を下げることができると共に、熱抵抗,電気抵抗を安定させて動作電流のばらつきを抑制できる。また、上記仮硬化により銀ペーストの粘度がすでに高くなっているため、仮硬化後の本硬化の工程で例えば恒温槽内で全体を暖めて銀ペーストを硬化させたときに、半導体レーザチップの側面においてダイボンド面からの銀ペーストの這い上がり高さを４０μｍ以下にできる。したがって、銀ペーストの這い上がりが半導体レーザチップの活性層の位置より高くならないので、半導体レーザチップの短絡を防止することができる。また、上記銀ペーストは、室温でもペースト状であり、比較的低い温度で硬化するため、取り扱いやすく、生産性が向上する。
【００１２】
また、この発明の半導体レーザ装置の製造方法は、半導体レーザ装置の製造方法において、上記半導体レーザ装置の熱抵抗が９０℃／Ｗ以下であって、上記半導体レーザ装置の製造方法を用いて製造されたことを特徴としている。
【００１３】
上記銀ペーストを用いて半導体レーザチップを基部上に搭載する場合、従来の例えば銀ペーストを用いたダイボンドでは熱抵抗が１００℃／Ｗ以上あり、実用上信頼性に問題がある。これに対して、上記構成の半導体レーザ装置では、銀ペーストを用いて半導体レーザチップを基部上に搭載した半導体レーザ装置の熱抵抗を９０℃／Ｗ以下にすることによって、半導体レーザチップの活性層で発生した熱を銀ペーストを介して上記基部に容易に逃がすことができ、信頼性の高い半導体レーザ装置が得られる。
【００１４】
また、一実施形態の半導体レーザ装置の製造方法は、上記半導体レーザチップの側面において上記半導体レーザチップのダイボンド面からの上記銀ペーストの這い上がり高さを４０μｍ以下としたことを特徴としている。
【００１５】
上記実施形態の半導体レーザ装置の製造方法によれば、上記半導体レーザチップの活性層は、一般にダイボンド面から少なくとも４０μｍよりも高い位置にあるので、上記半導体レーザチップの側面におけるダイボンド面からの銀ペーストの這い上がり高さを４０μｍ以下にすることによって、銀ペーストが活性層の位置より高くならないようにでき、半導体レーザチップの短絡を防止できる。
【００１６】
また、一実施形態の半導体レーザ装置の製造方法は、上記半導体レーザチップのダイボンド面と上記基部との間に介在する上記銀ペーストの厚さを５μｍ以下にしたことを特徴としている。
【００１７】
上記実施形態の半導体レーザ装置の製造方法によれば、上記半導体レーザチップのダイボンド面と上記基部との間に介在する上記銀ペーストの厚さを５μｍ以下にすることによって、半導体レーザチップのダイボンド面と基部との接合状態が安定し、安定した電気抵抗が得られ、動作ばらつきを少なくできる。
【００１８】
【００１９】
【００２０】
【発明の実施の形態】
以下、この発明の半導体レーザ装置の製造方法を図示の実施の形態により詳細に説明する。
【００２１】
図１はこの発明の実施の一形態の半導体レーザ装置の要部の側面図であり、１は基部としてのステム、２は上記ステム１上に塗布された金属を用いた導電性ダイボンドペーストとしての銀ペースト、３は上記ステム１上に銀ペースト２を介して搭載された半導体レーザチップ３である。
【００２２】
次に、上記半導体レーザ装置の製造方法を図２(a)〜(d)に従って説明する。
【００２３】
まず、図２(a)に示すように、ステム１上に銀ペースト２を塗布する。このときの銀ペースト２は、φ０.１５ｍｍのドーム状に塗布し、その体積を１.７７×１０-3ｍｍ3に設定している。ここで使用した銀ペーストは、住友金属鉱山(株)製Ｔ−３０４０(銀含有率８２〜８４％)である。
【００２４】
次に、図２(b)に示すように、半導体レーザチップ３を銀ペースト２を介してステム１上に搭載する。
【００２５】
次に、図２(c)に示すように、半導体レーザチップ３をコレット１０により矢印Ｒの方向に加圧した状態でステム１を加熱して仮硬化する。このときの加圧は、５０グラムの錘(図示せず)を直径０.２ｍｍ程度のコレット１０に加えることにより行う。また、加熱温度は、ステム１(ヒートシンク)の温度を熱電対１１で測定し、２００℃以上１０秒間行う。このときの昇温,降温はできるだけ早くする。
【００２６】
そして、図２(d)に示すように、仮硬化が完了した半導体レーザ装置(１,２,３)を恒温槽１２内で加熱して本硬化する。このときの加熱は、恒温槽１２内の温度を１５０℃とし、１時間放置する。また、仮硬化した半導体レーザ装置を大量にまとめて本硬化することによって、一個当りの硬化時間は実質的には短く保つことができる。
【００２７】
次の表１は、実施例、比較例１、比較例２、従来例の半導体レーザ装置における這い上がり量および熱抵抗の測定した実験結果を示している。この実験において、実施例の半導体レーザ装置は、上記半導体レーザ装置の製造方法により製作したものであり、比較例１は、仮硬化時に実施例と同じ条件で加圧したが、加熱せずに本硬化したものである。また、比較例２は、仮硬化時にコレットでチップを一旦整えた後、コレットを外して加圧無しの状態にし、加熱条件を実施例と同じにして加熱した後、本硬化したものであり、従来例は、仮硬化時にコレットでチップを一旦整えた後、そのまま本硬化させたものである。
【表１】
【００２８】
ここで、上記実験に用いた熱抵抗の測定方法を図１０(a)〜(c)を用いて説明する。
【００２９】
まず、恒温槽に半導体レーザ装置を入れ、これに順方向に一定の微小電流Ｉｍを流したときの順方向電圧ＶＦを測定する。図１０(a)に示すように、温度を変えて測定行い、ＶＦの温度係数Ｍ＝ΔＶＦ０／ΔＴを測定する。この温度係数Ｍの測定は、個々の半導体レーザ装置について行う必要はなく、同一の条件で作成された半導体レーザ装置に付いて１回だけ行う。
【００３０】
次に、図１０(b)に示すように、半導体レーザ装置の発熱が無視できる程度の微小電流Ｉｍ(５ｍＡ以下程度)を流し、引き続いて数１０ｍＡの順方向電流ＩＦ２を一定時間ＴＰ流す。このときの順方向電流ＩＦ２に対する順方向電圧をＶＦ２とする。
【００３１】
また、図１０(c)は順方向電圧ＶＦの変化を示しており、順方向電流ＩＦ２を流すと、順方向電圧も大きくなるが、半導体レーザチップの温度が上昇して、測定時間ＴＰの間に順電圧ＶＦの低下が指数関数的に減少してほぼ一定の値となる。この一定となった順方向電圧をＶＦ２とする。また、順方向電流をＩｍまで下げたとき、一旦、ＶＦ１より低い値になった後、指数関数的に増加して一定の値に戻る。このときの順方向電圧の変化量をΔＶＦとすると、熱抵抗Ｒthは、
Ｒth＝(ΔＶＦ／Ｍ)／(ＩＦ２×ＶＦ２) [℃／Ｗ]
により求められる。
【００３２】
こうして得られた表１の結果から、実施例が熱抵抗を最も低くでき、高くても熱抵抗を９０℃／Ｗ以下にできることがわかる。また、這い上がり量は、実施例、比較例２で小さくなっており、仮硬化時の加熱により改善できることが分かる。
【００３３】
また、図３〜図６に実施例、比較例１、比較例２、従来例の半導体レーザ装置をレーザ発振させながら長時間通電したときの動作電流を変化を測定した実験結果を示している。なお、図３〜図６において、横軸は通電時間を表し、縦軸は動作電流を表している。
【００３４】
図３〜図６から明らかなように、通電時間がゼロのときの動作電流を見ると、図３の実施例が最もばらつきが少なく、安定した接合が実現できていることが分かる。また、１５０時間通電後の動作電流の増加が最も小さく、熱抵抗を低くできた効果が現れている。
【００３５】
このように、上記半導体レーザ装置の製造方法によれば、仮硬化時に半導体レーザチップ３を上方からステム１側に向って加圧することによって、半導体レーザチップ３とステム１との間に介在する銀ペースト２の厚さを５μｍ以下に保てるため、接合状態を安定させて、熱抵抗を下げることができると共に、動作電流のばらつきを抑制することができる。
【００３６】
また、図２(c)の仮硬化の工程で２００℃以上で短時間(１０秒間)加熱することにより、銀ペースト２の這い上がりを少なくし、この仮硬化によって粘度が増した銀ペーストを図２(d)の本硬化の工程で恒温槽１２内で全体を暖めて硬化させるので、本硬化のみの場合よりも這い上がり量を大幅に低減することができる。上記半導体レーザ装置では、半導体レーザチップ３の側面におけるダイボンド面からの銀ペースト２の這い上がり高さＨ２(図１に示す)を４０μｍ以下にでき、銀ペースト２が半導体レーザチップ３のダイボンド面から活性層４までの高さＨ１より高くならないので、半導体レーザチップ３の短絡を防止することができる。
【００３７】
上記実施の形態では、基部としてのステム１上に半導体レーザチップ３を搭載したが、サブマウントや配線基板またはリードフレーム等の基部上に半導体レーザチップを搭載する半導体レーザ装置にこの発明を適用してもよい。
【００３８】
【００３９】
【発明の効果】
以上より明らかなように、この発明の半導体レーザ装置の製造方法によれば、熱抵抗を下げることができると共に、動作電流のばらつきを抑制することができ、さらに半導体レーザチップの短絡を防止できる高性能でかつ信頼性の高い半導体レーザ装置を実現することができる。また、上記銀ペーストに、室温でもペースト状で比較的低い温度で硬化する銀ペーストを用いることによって、取り扱いが容易で生産性を向上できる。
【００４０】
また、この発明の半導体レーザ装置の製造方法によれば、銀ペーストを用いて半導体レーザチップを基部上に搭載した半導体レーザ装置の熱抵抗を９０℃／Ｗ以下にすることによって、半導体レーザチップの活性層で発生した熱を銀ペーストを介して基部側に容易に逃がすことができ、信頼性を向上できる。
【００４１】
また、上記半導体レーザチップの側面におけるダイボンド面からの上記銀ペーストの這い上がり高さを４０μｍ以下にすることによって、銀ペーストが活性層の位置より高くならないようにでき、半導体レーザチップの短絡を防止することができる。
【００４２】
また、上記半導体レーザチップのダイボンド面と基部との間に介在する上記銀ペーストの厚さを５μｍ以下にすることによって、半導体レーザチップのダイボンド面と基部との接合状態が安定するので、安定した電気抵抗が得られ、動作ばらつきの少ない高性能な半導体レーザ装置を実現できる。
【００４３】
【図面の簡単な説明】
【図１】 図１はこの発明の実施の一形態の半導体レーザ装置の主要部の側面図である。
【図２】 図２は上記半導体レーザ装置の製造工程を示す図である。
【図３】 図３は上記半導体レーザ装置をレーザ発振させながら長時間通電したときの動作電流の変化を示す図である。
【図４】 図４は比較例１の半導体レーザ装置をレーザ発振させながら長時間通電したときの動作電流の変化を示す図である。
【図５】 図５は比較例２の半導体レーザ装置をレーザ発振させながら長時間通電したときの動作電流の変化を示す図である。
【図６】 図６は従来例の半導体レーザ装置をレーザ発振させながら長時間通電したときの動作電流の変化を示す図である。
【図７】 図７は従来の半導体レーザ装置の部分破断図である。
【図８】 図８は従来のホログラム素子を用いた半導体レーザ装置の部分破断図である。
【図９】 図９は従来の半導体レーザ装置の製造工程を示す図である。
【図１０】 図１０は熱抵抗の測定方法を説明する図である。
【符号の説明】
１…ステム、
２…銀ペースト、
３…半導体レーザチップ、
４…活性層、
５…発光点、
１０…コレット、
１１…熱電対、
１２…恒温槽。
【発明の属する技術分野】
この発明は、量産性に優れたダイボンドペーストを用いて組立てられた半導体レーザ装置の製造方法および半導体レーザ装置に関する。
【０００２】
【従来の技術】
従来、半導体レーザ装置としては、図７に示すように、ステム２１に設けられたサブマウント２３に半導体レーザチップ２４をダイボンドし、キャップ２５で蓋をしたものがある。上記半導体レーザチップ２４から出射されたレーザ光は、キャップ２５に設けられたガラス２６を通して出力される。そして、ステム２１上のモニター用フォトダイオード２２は、半導体レーザチップ２４のガラス２６側とは反対の側から出射された光を検出して、ガラス２６側に出射された光の強さを推測するのに用いる。
【０００３】
また、他の半導体レーザ装置としては、図８に示すように、ホログラムレーザと呼ばれる集積化半導体レーザ装置がある。この半導体レーザ装置は、図７に示す半導体レーザ装置と同様の構成の半導体レーザ装置にホログラム素子３４を一体化している。上記ホログラム素子３４を用いた半導体レーザ装置は、主に光ディスク用の光源として用いられ、半導体レーザチップ３２から出射された光は、ホログラム素子３４を介して光ディスクに照射される。そして、光ディスクからの反射光をホログラム素子３４の表面に形成したホログラム３４aでＯＰＩＣ受光チップ３３(複数の受光部および信号処理回路を集積化した受光素子)の方向に回折効果により偏向,集光して、光ディスクに記録された信号を検出する。上記半導体レーザチップ３２は、ステム３１にダイボンドされているが、図８では簡単のため、ダイボンド用のサブマウントを省略している。
【０００４】
図９(a)〜(c)は図７,図８の半導体レーザ装置の製造方法を説明する図であり、図９は半導体レーザチップがダイボンドされる部分のみを示している。なお、ダイボンド用のロー材としては、金とスズの合金,半田およびインジウム等の熱伝導,電気伝導のよい金属が良く用いられるが、金属ロー材は、一般に溶融温度が２００℃以上と高いために使用し難くいという問題がある。また、溶融温度が低いインジウムを用いたロー材では、使用中に軟化して半導体レーザチップが動いてしまう。一方、金属を用いた導電性ダイボンドペーストである銀ペーストは、室温でもペースト状で使いやすく、１５０℃程度の比較的低い温度で硬化し、高温にさらされた場合も、硬くなることがあっても軟化して半導体レーザチップが動くという問題がないので、近年、広く用いられている。
【０００５】
以下、図９(a)〜(c)を用いて半導体レーザ装置の製造方法を説明する。
まず、図９(a)に示すように、室温においてステム４１(またはサブマウント)上に銀ペースト４２を塗布する。
次に、図９(b)に示すように、半導体レーザチップ４３を銀ペースト４２を塗布した位置に置き、加圧して半導体レーザ装置の形態とする。このときの加圧は、一瞬で半導体レーザチップ４３とステム４１(またはサブマウント)との隙間に入った銀ペーストを追い出すために行う。
次に、図９(c)に示すように、図９(b)で作った半導体レーザ装置を恒温槽４５内に入れて加熱し、銀ペースト４２を硬化させることによりダイボンドが完了する。このときの銀ペーストの硬化条件としては１５０℃、１時間程度としている。
【０００６】
【発明が解決しようとする課題】
ところで、上記半導体レーザ装置のダイボンドに用いる銀ペーストは、銀の針状結晶やフレーク等の形にした粉末を樹脂に充填したものであるので、電気抵抗,熱抵抗が金属製のロー材に比べて大きいという欠点がある。特に熱抵抗は、ロー材にインジウムを用いた半導体レーザ装置の場合は６０℃／Ｗ程度であるが、銀ペーストを用いた半導体レーザ装置の場合は１００℃／Ｗ以上あって、実用上問題であることが分かった。このように熱抵抗が高いと、活性層で発生した熱がステムに伝わり難いため、活性層の温度がどんどん上昇して半導体レーザチップが故障する虞れがある。
【０００７】
また、恒温槽内で加熱して銀ペーストを硬化し、ステム上に半導体レーザチップを固定するとき、半導体レーザチップを押さえていないため、半導体レーザチップが銀ペーストに載っているだけの状態である。このため、半導体レーザチップとステムの間に介在する銀ペーストの厚さが一定にならないので、半導体レーザチップとステムとの接合状態が安定せず、電気抵抗が安定しないために動作電流がばらつくという問題がある。
【０００８】
さらに、上記銀ペーストが半導体レーザチップの側面を這い上がって半導体レーザチップの活性層に達し、銀ペーストにより半導体レーザチップが短絡するという問題がある。これは、恒温槽内で半導体レーザ装置全体を暖めると、銀ペーストが半導体レーザチップ側面を這い上がっていくが、その高さが制御できないためである。
【０００９】
そこで、この発明の目的は、熱抵抗を下げることができると共に、動作電流のばらつきを抑制でき、半導体レーザチップの短絡を防止できる半導体レーザ装置の製造方法および半導体レーザ装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、この発明の半導体レーザ装置の製造方法は、
銀ペーストを用いて半導体レーザチップを基部上に搭載した半導体レーザ装置の製造方法において、
上記基部上に上記銀ペーストを塗布する工程と、
上記銀ペーストがドーム状に塗布された上記基部上に上記半導体レーザチップを搭載する工程と、
上記基部上に搭載された上記半導体レーザチップを上記基部側に加圧しながら２００℃以上で加熱することにより、上記半導体レーザチップの発光点まで這い上がらないように上記銀ペーストの粘性を高くして上記銀ペーストを仮硬化させる工程と、
上記仮硬化の工程の後、上記仮硬化の工程の加熱温度および加熱時間よりも低い加熱温度でかつ長い加熱時間で加熱することにより、上記銀ペーストを本硬化させる工程と
を有することを特徴としている。
【００１１】
上記半導体レーザ装置の製造方法によれば、ステム,サブマウントまたは配線基板等の基部に、銀ペーストを塗布し、その銀ペーストが塗布された基部上に上記半導体レーザチップを搭載する。そして、上記半導体レーザチップを基部側に加圧しながら２００℃以上で加熱することにより、半導体レーザチップの発光点まで這い上がらないように銀ペーストの粘性を高くして銀ペーストを仮硬化させて、半導体レーザチップを動かないように上記基部に固定した後、上記仮硬化の工程の加熱温度および加熱時間よりも低い加熱温度でかつ長い加熱時間で加熱することにより、銀ペーストを本硬化させる。上記仮硬化時に半導体レーザチップを上方から基部側に向って加圧することによって、半導体レーザチップと基部との間に介在する銀ペーストの厚さを５μｍ以下に保てるため、接合状態を安定させることができる。したがって、熱抵抗を下げることができると共に、熱抵抗,電気抵抗を安定させて動作電流のばらつきを抑制できる。また、上記仮硬化により銀ペーストの粘度がすでに高くなっているため、仮硬化後の本硬化の工程で例えば恒温槽内で全体を暖めて銀ペーストを硬化させたときに、半導体レーザチップの側面においてダイボンド面からの銀ペーストの這い上がり高さを４０μｍ以下にできる。したがって、銀ペーストの這い上がりが半導体レーザチップの活性層の位置より高くならないので、半導体レーザチップの短絡を防止することができる。また、上記銀ペーストは、室温でもペースト状であり、比較的低い温度で硬化するため、取り扱いやすく、生産性が向上する。
【００１２】
また、この発明の半導体レーザ装置の製造方法は、半導体レーザ装置の製造方法において、上記半導体レーザ装置の熱抵抗が９０℃／Ｗ以下であって、上記半導体レーザ装置の製造方法を用いて製造されたことを特徴としている。
【００１３】
上記銀ペーストを用いて半導体レーザチップを基部上に搭載する場合、従来の例えば銀ペーストを用いたダイボンドでは熱抵抗が１００℃／Ｗ以上あり、実用上信頼性に問題がある。これに対して、上記構成の半導体レーザ装置では、銀ペーストを用いて半導体レーザチップを基部上に搭載した半導体レーザ装置の熱抵抗を９０℃／Ｗ以下にすることによって、半導体レーザチップの活性層で発生した熱を銀ペーストを介して上記基部に容易に逃がすことができ、信頼性の高い半導体レーザ装置が得られる。
【００１４】
また、一実施形態の半導体レーザ装置の製造方法は、上記半導体レーザチップの側面において上記半導体レーザチップのダイボンド面からの上記銀ペーストの這い上がり高さを４０μｍ以下としたことを特徴としている。
【００１５】
上記実施形態の半導体レーザ装置の製造方法によれば、上記半導体レーザチップの活性層は、一般にダイボンド面から少なくとも４０μｍよりも高い位置にあるので、上記半導体レーザチップの側面におけるダイボンド面からの銀ペーストの這い上がり高さを４０μｍ以下にすることによって、銀ペーストが活性層の位置より高くならないようにでき、半導体レーザチップの短絡を防止できる。
【００１６】
また、一実施形態の半導体レーザ装置の製造方法は、上記半導体レーザチップのダイボンド面と上記基部との間に介在する上記銀ペーストの厚さを５μｍ以下にしたことを特徴としている。
【００１７】
上記実施形態の半導体レーザ装置の製造方法によれば、上記半導体レーザチップのダイボンド面と上記基部との間に介在する上記銀ペーストの厚さを５μｍ以下にすることによって、半導体レーザチップのダイボンド面と基部との接合状態が安定し、安定した電気抵抗が得られ、動作ばらつきを少なくできる。
【００１８】
【００１９】
【００２０】
【発明の実施の形態】
以下、この発明の半導体レーザ装置の製造方法を図示の実施の形態により詳細に説明する。
【００２１】
図１はこの発明の実施の一形態の半導体レーザ装置の要部の側面図であり、１は基部としてのステム、２は上記ステム１上に塗布された金属を用いた導電性ダイボンドペーストとしての銀ペースト、３は上記ステム１上に銀ペースト２を介して搭載された半導体レーザチップ３である。
【００２２】
次に、上記半導体レーザ装置の製造方法を図２(a)〜(d)に従って説明する。
【００２３】
まず、図２(a)に示すように、ステム１上に銀ペースト２を塗布する。このときの銀ペースト２は、φ０.１５ｍｍのドーム状に塗布し、その体積を１.７７×１０-3ｍｍ3に設定している。ここで使用した銀ペーストは、住友金属鉱山(株)製Ｔ−３０４０(銀含有率８２〜８４％)である。
【００２４】
次に、図２(b)に示すように、半導体レーザチップ３を銀ペースト２を介してステム１上に搭載する。
【００２５】
次に、図２(c)に示すように、半導体レーザチップ３をコレット１０により矢印Ｒの方向に加圧した状態でステム１を加熱して仮硬化する。このときの加圧は、５０グラムの錘(図示せず)を直径０.２ｍｍ程度のコレット１０に加えることにより行う。また、加熱温度は、ステム１(ヒートシンク)の温度を熱電対１１で測定し、２００℃以上１０秒間行う。このときの昇温,降温はできるだけ早くする。
【００２６】
そして、図２(d)に示すように、仮硬化が完了した半導体レーザ装置(１,２,３)を恒温槽１２内で加熱して本硬化する。このときの加熱は、恒温槽１２内の温度を１５０℃とし、１時間放置する。また、仮硬化した半導体レーザ装置を大量にまとめて本硬化することによって、一個当りの硬化時間は実質的には短く保つことができる。
【００２７】
次の表１は、実施例、比較例１、比較例２、従来例の半導体レーザ装置における這い上がり量および熱抵抗の測定した実験結果を示している。この実験において、実施例の半導体レーザ装置は、上記半導体レーザ装置の製造方法により製作したものであり、比較例１は、仮硬化時に実施例と同じ条件で加圧したが、加熱せずに本硬化したものである。また、比較例２は、仮硬化時にコレットでチップを一旦整えた後、コレットを外して加圧無しの状態にし、加熱条件を実施例と同じにして加熱した後、本硬化したものであり、従来例は、仮硬化時にコレットでチップを一旦整えた後、そのまま本硬化させたものである。
【表１】
ここで、上記実験に用いた熱抵抗の測定方法を図１０(a)〜(c)を用いて説明する。
【００２９】
まず、恒温槽に半導体レーザ装置を入れ、これに順方向に一定の微小電流Ｉｍを流したときの順方向電圧ＶＦを測定する。図１０(a)に示すように、温度を変えて測定行い、ＶＦの温度係数Ｍ＝ΔＶＦ０／ΔＴを測定する。この温度係数Ｍの測定は、個々の半導体レーザ装置について行う必要はなく、同一の条件で作成された半導体レーザ装置に付いて１回だけ行う。
【００３０】
次に、図１０(b)に示すように、半導体レーザ装置の発熱が無視できる程度の微小電流Ｉｍ(５ｍＡ以下程度)を流し、引き続いて数１０ｍＡの順方向電流ＩＦ２を一定時間ＴＰ流す。このときの順方向電流ＩＦ２に対する順方向電圧をＶＦ２とする。
【００３１】
また、図１０(c)は順方向電圧ＶＦの変化を示しており、順方向電流ＩＦ２を流すと、順方向電圧も大きくなるが、半導体レーザチップの温度が上昇して、測定時間ＴＰの間に順電圧ＶＦの低下が指数関数的に減少してほぼ一定の値となる。この一定となった順方向電圧をＶＦ２とする。また、順方向電流をＩｍまで下げたとき、一旦、ＶＦ１より低い値になった後、指数関数的に増加して一定の値に戻る。このときの順方向電圧の変化量をΔＶＦとすると、熱抵抗Ｒthは、
Ｒth＝(ΔＶＦ／Ｍ)／(ＩＦ２×ＶＦ２) [℃／Ｗ]
により求められる。
【００３２】
こうして得られた表１の結果から、実施例が熱抵抗を最も低くでき、高くても熱抵抗を９０℃／Ｗ以下にできることがわかる。また、這い上がり量は、実施例、比較例２で小さくなっており、仮硬化時の加熱により改善できることが分かる。
【００３３】
また、図３〜図６に実施例、比較例１、比較例２、従来例の半導体レーザ装置をレーザ発振させながら長時間通電したときの動作電流を変化を測定した実験結果を示している。なお、図３〜図６において、横軸は通電時間を表し、縦軸は動作電流を表している。
【００３４】
図３〜図６から明らかなように、通電時間がゼロのときの動作電流を見ると、図３の実施例が最もばらつきが少なく、安定した接合が実現できていることが分かる。また、１５０時間通電後の動作電流の増加が最も小さく、熱抵抗を低くできた効果が現れている。
【００３５】
このように、上記半導体レーザ装置の製造方法によれば、仮硬化時に半導体レーザチップ３を上方からステム１側に向って加圧することによって、半導体レーザチップ３とステム１との間に介在する銀ペースト２の厚さを５μｍ以下に保てるため、接合状態を安定させて、熱抵抗を下げることができると共に、動作電流のばらつきを抑制することができる。
【００３６】
また、図２(c)の仮硬化の工程で２００℃以上で短時間(１０秒間)加熱することにより、銀ペースト２の這い上がりを少なくし、この仮硬化によって粘度が増した銀ペーストを図２(d)の本硬化の工程で恒温槽１２内で全体を暖めて硬化させるので、本硬化のみの場合よりも這い上がり量を大幅に低減することができる。上記半導体レーザ装置では、半導体レーザチップ３の側面におけるダイボンド面からの銀ペースト２の這い上がり高さＨ２(図１に示す)を４０μｍ以下にでき、銀ペースト２が半導体レーザチップ３のダイボンド面から活性層４までの高さＨ１より高くならないので、半導体レーザチップ３の短絡を防止することができる。
【００３７】
上記実施の形態では、基部としてのステム１上に半導体レーザチップ３を搭載したが、サブマウントや配線基板またはリードフレーム等の基部上に半導体レーザチップを搭載する半導体レーザ装置にこの発明を適用してもよい。
【００３８】
【００３９】
【発明の効果】
以上より明らかなように、この発明の半導体レーザ装置の製造方法によれば、熱抵抗を下げることができると共に、動作電流のばらつきを抑制することができ、さらに半導体レーザチップの短絡を防止できる高性能でかつ信頼性の高い半導体レーザ装置を実現することができる。また、上記銀ペーストに、室温でもペースト状で比較的低い温度で硬化する銀ペーストを用いることによって、取り扱いが容易で生産性を向上できる。
【００４０】
また、この発明の半導体レーザ装置の製造方法によれば、銀ペーストを用いて半導体レーザチップを基部上に搭載した半導体レーザ装置の熱抵抗を９０℃／Ｗ以下にすることによって、半導体レーザチップの活性層で発生した熱を銀ペーストを介して基部側に容易に逃がすことができ、信頼性を向上できる。
【００４１】
また、上記半導体レーザチップの側面におけるダイボンド面からの上記銀ペーストの這い上がり高さを４０μｍ以下にすることによって、銀ペーストが活性層の位置より高くならないようにでき、半導体レーザチップの短絡を防止することができる。
【００４２】
また、上記半導体レーザチップのダイボンド面と基部との間に介在する上記銀ペーストの厚さを５μｍ以下にすることによって、半導体レーザチップのダイボンド面と基部との接合状態が安定するので、安定した電気抵抗が得られ、動作ばらつきの少ない高性能な半導体レーザ装置を実現できる。
【００４３】
【図面の簡単な説明】
【図１】 図１はこの発明の実施の一形態の半導体レーザ装置の主要部の側面図である。
【図２】 図２は上記半導体レーザ装置の製造工程を示す図である。
【図３】 図３は上記半導体レーザ装置をレーザ発振させながら長時間通電したときの動作電流の変化を示す図である。
【図４】 図４は比較例１の半導体レーザ装置をレーザ発振させながら長時間通電したときの動作電流の変化を示す図である。
【図５】 図５は比較例２の半導体レーザ装置をレーザ発振させながら長時間通電したときの動作電流の変化を示す図である。
【図６】 図６は従来例の半導体レーザ装置をレーザ発振させながら長時間通電したときの動作電流の変化を示す図である。
【図７】 図７は従来の半導体レーザ装置の部分破断図である。
【図８】 図８は従来のホログラム素子を用いた半導体レーザ装置の部分破断図である。
【図９】 図９は従来の半導体レーザ装置の製造工程を示す図である。
【図１０】 図１０は熱抵抗の測定方法を説明する図である。
【符号の説明】
１…ステム、
２…銀ペースト、
３…半導体レーザチップ、
４…活性層、
５…発光点、
１０…コレット、
１１…熱電対、
１２…恒温槽。
Claims (4)
- 銀ペーストを用いて半導体レーザチップを基部上に搭載した半導体レーザ装置の製造方法において、
上記基部上に上記銀ペーストを塗布する工程と、
上記銀ペーストがドーム状に塗布された上記基部上に上記半導体レーザチップを搭載する工程と、
上記基部上に搭載された上記半導体レーザチップを上記基部側に加圧しながら２００℃以上で加熱することにより、上記半導体レーザチップの発光点まで這い上がらないように上記銀ペーストの粘性を高くして上記銀ペーストを仮硬化させる工程と、
上記仮硬化の工程の後、上記仮硬化の工程の加熱温度および加熱時間よりも低い加熱温度でかつ長い加熱時間で加熱することにより、上記銀ペーストを本硬化させる工程と
を有することを特徴とする半導体レーザ装置の製造方法。 - 半導体レーザ装置の製造方法において、
上記半導体レーザ装置の熱抵抗が９０℃／Ｗ以下であって、
請求項１に記載の半導体レーザ装置の製造方法を用いて製造されたことを特徴とする半導体レーザ装置の製造方法。 - 請求項２に記載の半導体レーザ装置の製造方法において、
上記半導体レーザチップの側面において上記半導体レーザチップのダイボンド面からの上記銀ペーストの這い上がり高さを４０μｍ以下としたことを特徴とする半導体レーザ装置の製造方法。 - 請求項２または３に記載の半導体レーザ装置の製造方法において、
上記半導体レーザチップのダイボンド面と上記基部との間に介在する上記銀ペーストの厚さを５μｍ以下にしたことを特徴とする半導体レーザ装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000354191A JP3793413B2 (ja) | 2000-11-21 | 2000-11-21 | 半導体レーザ装置の製造方法 |
| US09/987,010 US6989596B2 (en) | 2000-11-21 | 2001-11-13 | Semiconductor laser manufacturing method and semiconductor laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000354191A JP3793413B2 (ja) | 2000-11-21 | 2000-11-21 | 半導体レーザ装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002158390A JP2002158390A (ja) | 2002-05-31 |
| JP3793413B2 true JP3793413B2 (ja) | 2006-07-05 |
Family
ID=18826831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000354191A Expired - Fee Related JP3793413B2 (ja) | 2000-11-21 | 2000-11-21 | 半導体レーザ装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6989596B2 (ja) |
| JP (1) | JP3793413B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006004961A (ja) * | 2004-06-15 | 2006-01-05 | Hitachi Ltd | 半導体モジュール |
| JP2008251936A (ja) * | 2007-03-30 | 2008-10-16 | Rohm Co Ltd | 半導体発光装置 |
| JP4831587B1 (ja) * | 2010-08-23 | 2011-12-07 | パナソニック株式会社 | レーザ光源装置 |
| JP2013206765A (ja) * | 2012-03-29 | 2013-10-07 | Tanaka Kikinzoku Kogyo Kk | ダイボンド用導電性ペースト及び該導電性ペーストによるダイボンド方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052079A (ja) * | 1983-09-01 | 1985-03-23 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ装置 |
| EP0400177A1 (de) * | 1989-05-31 | 1990-12-05 | Siemens Aktiengesellschaft | Verbindung eines Halbleiterbauelements mit einem Metallträger |
| JPH03106089A (ja) * | 1989-09-20 | 1991-05-02 | Fuji Electric Co Ltd | 半導体レーザ素子 |
| US5886408A (en) * | 1994-09-08 | 1999-03-23 | Fujitsu Limited | Multi-chip semiconductor device |
| JPH0895504A (ja) | 1994-09-21 | 1996-04-12 | Sanyo Electric Co Ltd | 表示装置 |
| JP3648277B2 (ja) * | 1995-01-12 | 2005-05-18 | 株式会社東芝 | 半導体装置 |
| US6099678A (en) * | 1995-12-26 | 2000-08-08 | Hitachi Chemical Company Ltd. | Laminating method of film-shaped organic die-bonding material, die-bonding method, laminating machine and die-bonding apparatus, semiconductor device, and fabrication process of semiconductor device |
| US6064111A (en) * | 1996-07-31 | 2000-05-16 | Hitachi Company, Ltd. | Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package |
| JP3339369B2 (ja) * | 1997-05-30 | 2002-10-28 | 株式会社デンソー | レーザダイオード |
| JPH11168263A (ja) | 1997-09-30 | 1999-06-22 | Canon Inc | 光デバイス装置及びその製造方法 |
| JP3123482B2 (ja) * | 1997-10-08 | 2001-01-09 | 日本電気株式会社 | 低熱抵抗型半導体パッケージ、および低熱抵抗型半導体パッケージの製造方法 |
| JP3147053B2 (ja) * | 1997-10-27 | 2001-03-19 | 日本電気株式会社 | 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法 |
| US6140696A (en) * | 1998-01-27 | 2000-10-31 | Micron Technology, Inc. | Vertically mountable semiconductor device and methods |
| JPH11251335A (ja) * | 1998-03-04 | 1999-09-17 | Oki Electric Ind Co Ltd | 半導体素子の実装装置及びその実装方法 |
| JP2000077563A (ja) * | 1998-08-31 | 2000-03-14 | Sharp Corp | 半導体装置およびその製造方法 |
| US6187611B1 (en) * | 1998-10-23 | 2001-02-13 | Microsemi Microwave Products, Inc. | Monolithic surface mount semiconductor device and method for fabricating same |
| US6426552B1 (en) * | 2000-05-19 | 2002-07-30 | Micron Technology, Inc. | Methods employing hybrid adhesive materials to secure components of semiconductor device assemblies and packages to one another and assemblies and packages including components secured to one another with such hybrid adhesive materials |
-
2000
- 2000-11-21 JP JP2000354191A patent/JP3793413B2/ja not_active Expired - Fee Related
-
2001
- 2001-11-13 US US09/987,010 patent/US6989596B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6989596B2 (en) | 2006-01-24 |
| JP2002158390A (ja) | 2002-05-31 |
| US20020105985A1 (en) | 2002-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4360965A (en) | Method of mounting a semiconductor laser device | |
| US20100123162A1 (en) | Optical semiconductor apparatus and method for producing the same | |
| KR20090052300A (ko) | 전자 부품 실장용 접착제 및 전자 부품 실장 구조체 | |
| JP6206494B2 (ja) | 半導体装置 | |
| JP2005526402A (ja) | 半導体チップをプラスチックケーシング体に固定する方法及びオプトエレクトロニック半導体構成素子及びオプトエレクトロニック半導体構成素子を製造する方法 | |
| JP3793413B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPS60154537A (ja) | 半導体デバイスの製作方法 | |
| US5023697A (en) | Semiconductor device with copper wire ball bonding | |
| WO2010134230A1 (ja) | 半導体装置及びその製造方法 | |
| KR100638824B1 (ko) | 발광 다이오드 칩의 접합 방법 | |
| JPH02504572A (ja) | 装置取付け方法 | |
| JP3825948B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2011077307A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2874819B2 (ja) | 半導体装置 | |
| JP3200280B2 (ja) | 半導体装置の製造方法 | |
| JP2007251142A (ja) | 半田層及びそれを用いた電子デバイス接合用基板並びにその製造方法 | |
| JPH03106089A (ja) | 半導体レーザ素子 | |
| JPH05243690A (ja) | 半導体レーザ装置 | |
| JPH08172114A (ja) | 基板接続方法 | |
| JP2003133599A (ja) | 熱電モジュールおよび物品の製造方法 | |
| US20230003956A1 (en) | Semiconductor package structure and method of manufacturing the same | |
| JP3636128B2 (ja) | 半導体モジュールの製造方法 | |
| JPH07176546A (ja) | 半導体装置 | |
| Hilleringmann | Packaging of Integrated Circuits | |
| KR100351836B1 (ko) | 서브-마운트 및 그를 이용한 레이저 다이오드 조립 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060126 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |