JP2874819B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2874819B2
JP2874819B2 JP4296043A JP29604392A JP2874819B2 JP 2874819 B2 JP2874819 B2 JP 2874819B2 JP 4296043 A JP4296043 A JP 4296043A JP 29604392 A JP29604392 A JP 29604392A JP 2874819 B2 JP2874819 B2 JP 2874819B2
Authority
JP
Japan
Prior art keywords
bonding material
bonding
semiconductor device
heating temperature
fluidity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4296043A
Other languages
English (en)
Other versions
JPH0629627A (ja
Inventor
裕晃 宅間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP4296043A priority Critical patent/JP2874819B2/ja
Priority to US07/983,956 priority patent/US5285463A/en
Publication of JPH0629627A publication Critical patent/JPH0629627A/ja
Application granted granted Critical
Publication of JP2874819B2 publication Critical patent/JP2874819B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】この発明は半導体装置に関し、特にその半
導体チップのボンディングに関するものである。
【０００２】
【従来の技術】図４に、Ｎ型のＧａＡｓを用いて形成し
たレーザチップの構造を示す。Ｎ型基板８１の上には、
Ｎクラッド層６、Ｎ活性層８、Ｐ第１クラッド１０、Ｎ
電流制限層１２、Ｐ第２クラッド層１４、Ｐキャップ層
１６が積層されている。また、最外層には、チップ正電
極３２、チップ負電極３４が形成されている。このレー
ザチップ３０は、Ｐ活性層１０からレーザ光２２を発光
する。
【０００３】このレーザチップ３０は、図１４に示すよ
うに、サブマウント６２に固定された後、ヒートシンク
（図示せず）に固定されて使用される。サブマウント６
２は、導電性のシリコン基板３６の上面に酸化シリコン
による絶縁層３８を設け、裏面に接続電極４０、上面に
正電極４２と負電極（図示せず）を設けたものである。
サブマウント６２は、接続電極４０によってヒートシン
ク（図示せず）と接続される。レーザチップ３０は、チ
ップ正電極３２を下にしてサブマウント６２の正電極４
２に接続される。レーザチップ３０のチップ負電極３４
は、金ワイヤ４６によってサブマウント６２のシリコン
基板３６に接続される。
【０００４】これにより、サブマウント６２の正電極４
２、ボンディング材７０、チップ正電極３２、チップ負
電極３４、金ワイヤ４６、シリコン基板３６、接続電極
４０の順に電流が流れ、レーザチップ３０が発光する。
【０００５】図１４を用いて、レーザチップ３０を正電
極４２に固定する工程を説明する。まず、正電極４２の
上にボンディング材７０を介してレーザチップ３０を載
置する。その後、炉によって加熱してボンディング材７
０を溶かし、再び硬化させて、レーザチップ３０を固定
している。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の半導体装置には、次のような問題点があっ
た。
【０００７】レーザチップ３０を固定するためのボンデ
ィング材７０が、レーザチップ３０の底面積に対して少
ないと、接続の機械的強度を保つことができない。つま
り、振動などによって、レーザチップ３０がサブマウン
ト６２から脱落してしまうおそれがある。
【０００８】一方、ボンディング材７０が多すぎると、
加熱によって溶かした際に流れ出し、図１４のαやβに
示すような状態になって硬化してしまうおそれがある。
αのようになってしまうと、レーザ光２２がボンディン
グ材７０によって遮られてしまい、所望の強さの光を得
られなくなってしまう。また、おびただしい場合には、
レーザチップ３０のＰＮジャンクションが短絡して、レ
ーザ光２２が発光しなくなる場合もある。βのようにな
ると、サブマウント６２の正電極４２とシリコン基板３
６とが短絡してしまい、レーザチップ３０が発光しない
こととなる。
【０００９】この発明は、上記のような問題点を解決し
て、レーザチップ等の半導体チップを、短絡不良なく、
強固に固定した半導体装置を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】請求項１、３の半導体装
置は、ボンディング時の加熱温度において高い流動性を
示す第１ボンディング材と、前記第１ボンディング材を
被覆するように設けられ、ボンディング時の加熱温度に
おいて小さな流動性を示す第２ボンディング材とを備え
たボンディング材を用いたことを特徴としている。
【００１１】請求項２、４の半導体装置は、第２ボンデ
ィング材として多孔性のものを用いたことを特徴として
いる。
【００１２】請求項５の半導体装置は、マウント部材の
半導体チップをボンディングする位置に、凹部を設ける
とともに、ボンディング時の加熱温度において高い流動
性を示す第１ボンディング材と、前記第１ボンディング
材を被覆するように設けられ、ボンディング時の加熱温
度において小さな流動性を示す第２ボンディング材とを
備えたボンディング材を用いたことを特徴としている。
【００１３】請求項６の半導体装置は、マウント導電層
の半導体チップをボンディングする位置に、凹部を設け
るとともに、ボンディング時の加熱温度において高い流
動性を示す第１ボンディング材と、前記第１ボンディン
グ材を被覆するように設けられ、ボンディング時の加熱
温度において小さな流動性を示す第２ボンディング材と
を備えたボンディング材を用いたことを特徴としてい
る。
【００１４】
【作用】請求項１、３の半導体装置は、ボンディング時
の加熱温度において高い流動性を示す第１ボンディング
材と、前記第１ボンディング材を被覆するように設けら
れ、ボンディング時の加熱温度において小さな流動性を
示す第２ボンディング材とを備えたボンディング材を用
いたことを特徴としている。
【００１５】したがって、ボンディング材が溶解したと
きに、第２ボンディング材が第１ボンディング材の流れ
出しを防ぐ。
【００１６】請求項２、４の半導体装置は、第２ボンデ
ィング材として多孔性のものを用いたことを特徴として
いる。
【００１７】したがって、第１ボンディング材の流れ出
しが、さらに防止される。
【００１８】請求項５、６の半導体装置は、半導体チッ
プをボンディングする位置に、凹部を設けるとともに、
ボンディング時の加熱温度において高い流動性を示す第
１ボンディング材と、前記第１ボンディング材を被覆す
るように設けられ、ボンディング時の加熱温度において
小さな流動性を示す第２ボンディング材とを備えたボン
ディング材を用いたことを特徴としている。
【００１９】したがって、より確実に第１ボンディング
材の流れ出しを防止することができる。
【００２０】
【実施例】図３に、この発明の一実施例によるレーザ半
導体装置の外観図を示す。この図においては、内部を示
すためにキャップを省略して描いている。ベース６０か
らは、ヒートシンク４が突出するように設けられてい
る。このヒートシンク４の上面には、半導体チップであ
るレーザチップ３０が載置されたサブマウント６２が固
定されている。ベース６０に固定されたリード６５は、
ヒートシンク４と電気的に接続されている。ヒートシン
ク４は、サブマウント６２、金ワイヤ４６を介して、レ
ーザチップ３０のチップ負電極と接続されている。した
がって、リード６５を０Ｖとし、リード６４に正電圧を
印加すれば、レーザチップ３０が発光を行う。
【００２１】図３において用いたサブマウント６２の詳
細を、図５に示す。導電性基板であるシリコン基板３６
の上に、絶縁層である酸化シリコン膜３８が形成されて
いる。酸化シリコン膜３８の上には、マウント導電層で
あるアルミ正電極４２が設けられている。また、シリコ
ン基板３６の酸化シリコン膜３８が形成されていない部
分に、アルミ負電極４４が設けられている。図４に示す
構造を有するレーザチップ３０は、チップ正電極３２を
下にして、アルミ正電極４２にボンディング材７０を介
して固定されている。シリコン基板３６の裏面には、金
電極４０が形成され、ヒートシンク４と接するように固
定されている。
【００２２】図５の線Ｉ−Ｉにおける断面図を、図１に
示す。ただし、図１はボンディング材７０を溶かす前の
状態を示している。アルミ正電極４２のボンディングを
行う位置には凹部４３が設けられ、この中にボンディン
グ材７０が置かれ、その上にレーザチップ３０が置かれ
ている。この状態で、加熱してボンディング材７０を溶
解させ、再び硬化させる。この際、凹部７０が設けられ
ているので、溶解したボンディング材７０が流れ出すお
それが少ない。つまり、図１４に示すような短絡不良
α、βを生じるおそれが少ない。
【００２３】図６、図７に、図１の構造を得るための製
造方法を示す。まず、導電性基板であるシリコン基板３
６を用意する（図６Ａ）。次に、図６Ｂに示すように、
シリコン基板３６の表面を酸化して、絶縁層である酸化
シリコン層３８を形成する。さらにその上に、マウント
導電層であるアルミ正電極４２（厚さ２．６μｍ）を蒸
着し、裏面に金電極４０を蒸着する（図６Ｃ）。その
後、凹部４３を形成するために、レジスト４５を形成す
る（図６Ｄ）。そして、このレジスト４５をマスクにし
てアルミ正電極４２をエッチングした後、レジスト４５
を取り除く。これにより、図６Ｅに示すように、凹部４
３を形成する。凹部４３の深さは、エッチング時間等に
より制御可能である。なお、この実施例においては、凹
部４３の深さを０．５μｍとした。
【００２４】次に、図７Ａに示すようにレジスト４７を
形成する。この状態でボンディング材７０を蒸着する
（図７Ｂ）。この実施例においては、ボンディング材７
０として、金１０％、錫９０％（重量％）の合金を用
い、厚さを１μｍとした。次に、レジスト４７およびそ
の上のボンディング材７０を除去し、図７Ｃのように、
凹部４３内にのみボンディング材７０を残す。この上に
レーザチップ３０を載置して、図１の構造を得る。
【００２５】図２に、他の実施例による半導体装置の構
造を示す。この実施例においては、酸化シリコン膜３８
に凹部４９を設けることにより、その上に形成されるア
ルミ正電極４２に凹部４３を形成するようにしている。
【００２６】図８に、図２の構造を得るための製造方法
を示す。まず、導電性基板であるシリコン基板３６を用
意する（図８Ａ）。次に、図８Ｂに示すように、シリコ
ン基板３６の表面を酸化して、絶縁層である酸化シリコ
ン層３８を形成する。さらに、凹部４９を設ける部分を
除いてレジスト５１で覆う（図８Ｃ）。このレジスト５
１をマスクにして酸化シリコン層３８をエッチングした
後、レジスト４５を取り除く。これにより、図８Ｄに示
すように、凹部４９を形成する。次に、その上にアルミ
正電極４２を蒸着し、凹部４３を有する構造を得る。こ
の実施例によれば、アルミ正電極４２が薄い場合であっ
ても、確実に凹部４３を得ることができる。
【００２７】図９に、他の実施例による半導体装置の構
造を示す。上記実施例では、半導体チップがボンディン
グされるマウント部材が、サブマウント６２のアルミ正
電極４２であった。この実施例に示すように、マウント
部材がヒートシンク４である場合、つまりレーザチップ
３１をヒートシンク４に直接ボンディングする場合に
は、ヒートシンク４に凹部５５を設けるとよい。
【００２８】図１０に、他の実施例による半導体装置の
構造を示す。この実施例においては、第１ボンディング
材７０とこれを覆うように第２ボンディング材７１が設
けられ、その上にレーザチップ３０が載置されている。
第１ボンディング材７０は図１の実施例において使用し
たものと同様で加熱時の流動性が大きいものである。こ
れに対し、第２ボンディング材７１は加熱時の流動性が
小さく多孔性のものである。したがって、加熱を行った
際に、第２ボンディング材７１によって第１ボンディン
グ材７０の流動性が抑えられるとともに、第１ボンディ
ング材７０が第２ボンディング材７１の孔７２に流入し
て確実な接着が得られる（図１１参照）。
【００２９】図１０の構造を得るための製造方法を、図
１２に示す。シリコン基板３６の上に、酸化シリコン膜
３８、アルミ正電極４２を形成する（図１２Ａ）。次
に、レジスト８１を図１２Ｂのように形成して、第１ボ
ンディング材７０を蒸着する。この実施例においては、
第１ボンディング材７０として、金１０％、錫９０％
（重量％）の合金を用い、厚さを０．５μｍとした。そ
の後、レジスト８１を取り除き、図１２Ｃのように第１
ボンディング材７０を残す。
【００３０】次に、図１２Ｄのようにレジスト８３を形
成する。この際、ボンディング材７０の端部とレジスト
８３の端部に、数μ程度の間ｔが空くようにする。次
に、第２ボンディング材７１を蒸着した後、レジスト８
３を除去し、図１２Ｅの構造を得る。なお、この実施例
においては、第２のボンディング材７１として、金１
％、錫９９％（重量％）の合金を用い、加熱温度を２２
０度付近とすることにより流動性を小さくしている。ま
た、厚さは０．５μｍとした。これを、１０〜２０オン
グストローム／毎秒の速度で蒸着させることにより、多
孔性を実現している。
【００３１】図１３に、他の実施例による半導体装置の
構造を示す。この実施例においては、アルミ正電極４２
に凹部を設け、さらに第１ボンディング材７０と第２ボ
ンディング材を用いるようにしている。したがって、確
実にボンディング材の流出による短絡不良を防止するこ
とができる。
【００３２】なお、図１０から図１３のように第１ボン
ディング材７０と第２ボンディング材７１を用いる方法
は、ヒートシンク４に直接レーザチップ３１をボンディ
ングする場合にも適用することができる。
【００３３】なお、上記各実施例においては、レーザ半
導体装置に適用したが、その他の半導体装置にも適用す
ることができる。
【００３４】
【発明の効果】請求項１、３の半導体装置は、ボンディ
ング時の加熱温度において高い流動性を示す第１ボンデ
ィング材と、前記第１ボンディング材を被覆するように
設けられ、ボンディング時の加熱温度において小さな流
動性を示す第２ボンディング材とを備えたボンディング
材を用いたことを特徴としている。
【００３５】したがって、ボンディング材が溶解したと
きに、第２ボンディング材が第１ボンディング材の流れ
出しを防ぎ、短絡不良を防止することができる。
【００３６】請求項４、６の半導体装置は、第２ボンデ
ィング材として多孔性のものを用いたことを特徴として
いる。したがって、第１ボンディング材の流れ出しが、
さらに防止される。
【００３７】請求項７、８の半導体装置は、半導体チッ
プをボンディングする位置に、凹部を設けるとともに、
ボンディング時の加熱温度において高い流動性を示す第
１ボンディング材と、前記第１ボンディング材を被覆す
るように設けられ、ボンディング時の加熱温度において
小さな流動性を示す第２ボンディング材とを備えたボン
ディング材を用いたことを特徴としている。したがっ
て、より確実に第１ボンディング材の流れ出しを防止す
ることができ、短絡不良を防ぐことができる。
【図面の簡単な説明】
【図１】この発明の一実施例による半導体装置の断面を
示す図である。
【図２】他の実施例による半導体装置の断面を示す図で
ある。
【図３】半導体装置の全体構成を示す斜視図である。
【図４】レーザチップを示す図である。
【図５】サブマウントの詳細を示す図である。
【図６】図１の半導体装置の製造工程を示す図である。
【図７】図１の半導体装置の製造工程を示す図である。
【図８】図２の半導体装置の製造工程を示す図である。
【図９】他の実施例による半導体装置の断面を示す図で
ある。
【図１０】第１ボンディング材７０と第２ボンディング
材７１を用いた実施例を示す断面図である。
【図１１】図１０の部分詳細を示す図である。
【図１２】図１０の半導体装置の製造工程を示す図であ
る。
【図１３】他の実施例による半導体装置の構造を示す図
である。
【図１４】従来の半導体装置の構造を示す図である。
【符号の説明】 ３０・・・レーザチップ ３６・・・シリコン基板 ３８・・・酸化シリコン層 ４２・・・アルミ正電極 ４３・・・凹部 ７０・・・第１ボンディング材 ７１・・・第２ボンディング材

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】マウント部材、 マウント部材の上にボンディング材によってボンディン
    グされた半導体チップ、 を備えた半導体装置において、 前記ボンディング材が、 ボンディング時の加熱温度において高い流動性を示す第
    １ボンディング材と、 前記第１ボンディング材を被覆するように設けられ、ボ
    ンディング時の加熱温度において小さな流動性を示す第
    ２ボンディング材と、 を備えていることを特徴とする半導体装置。
  2. 【請求項２】請求項１の半導体装置において、 前記第２ボンディング材は、さらに多孔性であることを
    特徴とするもの。
  3. 【請求項３】導電性基板、 導電性基板上に設けられた絶縁層、 絶縁層上に設けられたマウント導電層、 マウント導電層上にボンディング材によってボンディン
    グされた半導体チップ、 を備えた半導体装置において、 前記ボンディング材が、 ボンディング時の加熱温度において高い流動性を示す第
    １ボンディング材と、 前記第１ボンディング材を被覆するように設けられ、ボ
    ンディング時の加熱温度において小さな流動性を示す第
    ２ボンディング材と、 を備えていることを特徴とする半導体装置。
  4. 【請求項４】請求項３の半導体装置において、 前記第２ボンディング材は、さらに多孔性であることを
    特徴とするもの。
  5. 【請求項５】マウント部材、 マウント部材の上にボンディング材によってボンディン
    グされた半導体チップ、 を備えた半導体装置において、 マウント部材の半導体チップをボンディングする位置
    に、凹部を設けるとともに、 前記ボンディング材が、 ボンディング時の加熱温度において高い流動性を示す第
    １ボンディング材と、 前記第１ボンディング材を被覆するように設けられ、ボ
    ンディング時の加熱温度において小さな流動性を示す第
    ２ボンディング材と、 を備えていること、 を特徴とする半導体装置。
  6. 【請求項６】導電性基板、 導電性基板上に設けられた絶縁層、 絶縁層上に設けられたマウント導電層、 マウント導電層上にボンディング材によってボンディン
    グされた半導体チップ、 を備えた半導体装置において、 前記マウント導電層の半導体チップをボンディングする
    位置に、凹部を設けるとともに、 前記ボンディング材が、 ボンディング時の加熱温度において高い流動性を示す第
    １ボンディング材と、 前記第１ボンディング材を被覆するように設けられ、ボ
    ンディング時の加熱温度において小さな流動性を示す第
    ２ボンディング材と、 を備えていること、 を特徴とする半導体装置。
JP4296043A 1991-12-03 1992-11-05 半導体装置 Expired - Fee Related JP2874819B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4296043A JP2874819B2 (ja) 1991-12-03 1992-11-05 半導体装置
US07/983,956 US5285463A (en) 1991-12-03 1992-12-01 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-348166 1991-12-03
JP34816691 1991-12-03
JP4296043A JP2874819B2 (ja) 1991-12-03 1992-11-05 半導体装置

Publications (2)

Publication Number Publication Date
JPH0629627A JPH0629627A (ja) 1994-02-04
JP2874819B2 true JP2874819B2 (ja) 1999-03-24

Family

ID=26560517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4296043A Expired - Fee Related JP2874819B2 (ja) 1991-12-03 1992-11-05 半導体装置

Country Status (2)

Country Link
US (1) US5285463A (ja)
JP (1) JP2874819B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3779218B2 (ja) * 2002-02-18 2006-05-24 住友電気工業株式会社 サブマウントおよび半導体装置
FR2849533A1 (fr) * 2002-12-27 2004-07-02 St Microelectronics Sa Assemblage d'un composant semiconducteur
US8811445B2 (en) * 2010-03-29 2014-08-19 Lawrence Livermore National Security, Llc Enhanced vbasis laser diode package
JP6305127B2 (ja) * 2014-03-12 2018-04-04 三菱電機株式会社 半導体レーザ光源
US10044171B2 (en) * 2015-01-27 2018-08-07 TeraDiode, Inc. Solder-creep management in high-power laser devices
US9843164B2 (en) 2015-01-27 2017-12-12 TeraDiode, Inc. Solder sealing in high-power laser devices
JPWO2020230874A1 (ja) * 2019-05-16 2020-11-19

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577989A (en) * 1980-06-17 1982-01-16 Matsushita Electric Ind Co Ltd Mount for semiconductor laser
JPS57193084A (en) * 1981-05-22 1982-11-27 Toshiba Corp Light emitting device
JPS6052079A (ja) * 1983-09-01 1985-03-23 Matsushita Electric Ind Co Ltd 半導体レ−ザ装置
DE3332398A1 (de) * 1983-09-08 1985-03-28 Standard Elektrik Lorenz Ag, 7000 Stuttgart Multimodenlaser

Also Published As

Publication number Publication date
JPH0629627A (ja) 1994-02-04
US5285463A (en) 1994-02-08

Similar Documents

Publication Publication Date Title
JP3230348B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2874819B2 (ja) 半導体装置
US5247203A (en) Semiconductor device mounted on a heat sink with an intervening amorphous semiconductor material
JP3377553B2 (ja) 半導体レーザ装置
JPH08330672A (ja) 半導体レーザ装置
JPH063815B2 (ja) 光半導体素子用サブマウント
JPH06188516A (ja) 光半導体装置およびその製造方法
JPH0470793B2 (ja)
JPH04186688A (ja) 半導体レーザ装置
JP2622029B2 (ja) 半導体発光装置
JP2503920B2 (ja) 光半導体装置およびその製造方法。
JPH0567847A (ja) 半導体装置の製造方法
JP2001298199A (ja) 光半導体装置の接続構造
JP2529397B2 (ja) チップ部品載置用電極
JPH04329681A (ja) 光半導体装置の製造方法
JPH0129067B2 (ja)
JP2536626Y2 (ja) 混成集積回路
JPS60110185A (ja) 光集積回路パッケ−ジ
JPH0351992Y2 (ja)
JPS6344991Y2 (ja)
JP2544761Y2 (ja) 半導体レーザ用ヒートシンク
JPH0543565U (ja) マルチビーム半導体レーザ装置
JPS5858785A (ja) 半導体レ−ザ−装置
KR940006786B1 (ko) 반도체 방열장치의 제조방법
JP2002359333A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees