JPH06188516A - 光半導体装置およびその製造方法 - Google Patents

光半導体装置およびその製造方法

Info

Publication number
JPH06188516A
JPH06188516A JP4335747A JP33574792A JPH06188516A JP H06188516 A JPH06188516 A JP H06188516A JP 4335747 A JP4335747 A JP 4335747A JP 33574792 A JP33574792 A JP 33574792A JP H06188516 A JPH06188516 A JP H06188516A
Authority
JP
Japan
Prior art keywords
region
light emitting
thin film
insulating material
metal thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4335747A
Other languages
English (en)
Inventor
Hideyuki Sugiura
秀幸 杉浦
Masahiro Kume
雅博 粂
Kunio Ito
国雄 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP4335747A priority Critical patent/JPH06188516A/ja
Publication of JPH06188516A publication Critical patent/JPH06188516A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【目的】 半導体発光素子の接着電極を反転することな
く、量産性と信頼性を損なわずに極性の反転を可能にす
る光半導体装置、およびその製造方法を提供する。 【構成】 絶縁性材料の上面に電気的に分離絶縁された
２つの金属薄膜の領域Ａと領域Ｂを有し、また、前記上
面に対面する下面にも金属薄膜の領域Ｃを有し、前記上
面と前記下面に接する一側面上に前記領域Ｂと前記領域
Ｃに接する金属薄膜の領域Ｄを有する構成を備え、前記
領域Ａ上の一部分に導電性融着材料により半導体発光素
子の一電極面を固定し、また、一電極端子とは絶縁され
た別の電極端子と領域Ｃを導電性融着材料により固定
し、前記一電極端子と領域Ａ、および、前記半導体発光
素子の上面と領域Ｂを導電性ワイヤーにより接続した構
成を有する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体発光素子を有する
光半導体装置に関するものである。
【０００２】
【従来の技術】通常、半導体発光素子チップをステムへ
マウントする方法は、半導体発光素子のチップを導電性
融着材料（以下、融着材料）を用いて、直にステム上に
マウントするか、または、サブマウントとして、導電性
のヒートシンク上にチップを融着材料でマウントし、そ
のヒートシンクをステム上に融着材料でマウントするの
が一般的である。しかしながら、半導体発光素子を使用
するシステムによって、要望される極性は異なり、その
ため極性によっては、上記の通常マウント方法と逆の極
性になってしまう問題がある。つまり、同じ半導体発光
素子チップを用いて、ステム組み込み後の極性を反転さ
せることが要求される。この対策として、従来は次の３
通りの方法が用いられていた。以下に従来例１〜３とし
て説明する。
【０００３】まず、極性反転前の基本構成は図４（ａ）
に示すように、半導体発光素子２１のｐｎ接合部分２２
をヒートシンクとなる導電性サブマウント２３側に近接
させて接着したジャンクションダウン構造で、チップ下
面電極２４と一般的な導電性Ｓｉのサブマウントを融着
材料で接着した構成である。
【０００４】この基本構成の極性を反転させるには、ま
ず、従来例１として図４（ｂ）に示すように、半導体発
光素子２１のチップを、通常マウントされている極性電
極面とは反対の極性電極面を、ステム２５、または導電
性のサブマウント２３に融着材料２６で接着する方法で
ある。即ち、チップを裏返して接着する方法であり、ｐ
ｎ接合部分２２を導電性サブマウント２３とは反対側に
なるようマウントし、極性反転する方法である。
【０００５】次に、従来例２は、図５に示すように、ヒ
ートシンクとしてチップをマウントするサブマウント
を、導電性のものではなく、絶縁性のサブマウント２７
を用い、絶縁性サブマウント２７上に融着材料２６で半
導体発光素子２１を接着し、また絶縁性サブマウント２
７上に融着材料２６と導通している金属薄膜２８を形成
している。導電性ワイヤー２９を一電極端子３０からサ
ブマウント上融着材料２６へ、および、チップ上面電極
３１からステム２５、すなわち前記一電極端子３０とは
別の電極端子へとボンディングすることにより極性を反
転する方法である。
【０００６】最後に、従来例３は、図６に示すように、
ヒートシンクとして導電性サブマウント２３を使用し、
導電性サブマウント２３上面の半導体発光素子２１のチ
ップをマウントする部分に、選択的に絶縁性の誘電体膜
３２を形成しており、また導電性サブマウント２３上面
の絶縁性の誘電体膜３２を形成していない部分３３と導
電性サブマウント２３の裏面には、導電性サブマウント
２３のオーミック電極となる金属薄膜３４を形成した構
造である。半導体発光素子２１のチップを導電性サブマ
ウント２３の絶縁性誘電体膜３２上に形成した金属薄膜
２８上に融着材料２６でマウントし、この導電性サブマ
ウント２３をステム２５上に融着材料２６でマウントす
る。導電性ワイヤー３５は、一電極端子３０から半導体
発光素子２１のチップを接着した融着材料２６、または
融着材料２６と導通している金属薄膜２８へ、および、
半導体発光素子２１のチップ上面電極３１から導電性サ
ブマウント２３上面の金属薄膜３４へとボンディングす
ることにより極性を反転する方法である。
【０００７】
【発明が解決しようとする課題】上記の従来の方法では
次の問題があった。まず従来例１では、通常、半導体発
光素子をマウントする場合、ｐｎ接合の発光部を接着側
に近づけてマウントする場合が多い。なぜなら、熱源と
なる発光部をステムまたはヒートシンクとなるサブマウ
ントに近づけ、放熱性を上げ、信頼性を向上させるため
である。このため、従来例１では、極性を反転させるた
め、半導体発光素子チップの接着電極面を反対にして接
着してしまうと、発光部をステム、もしくはヒートシン
クとなるサブマウントから遠ざけてしまうことから、信
頼性を大幅に低下させてしまい、素子の劣化を急速に早
めてしまう欠点がある。
【０００８】次に従来例２では、チップをマウントした
サブマウントをステムに接着すると、従来例２では直径
９φの大型パッケージの場合、ステム上にワイヤーを打
つことができるが、直径５．６φの小型パッケージの場
合では、ステム上にはワイヤーボンダーのキャピラリを
挿入するスペースがほとんどなく、特にボンディング位
置の段差が大きい場合には、自動認識によるワイヤーボ
ンディング方法でステム上に直接、ワイヤーを打つこと
は非常に困難であり量産性が低下してしまうという問題
があった。
【０００９】そして、従来例３では、ジャンクションダ
ウン構造でありながら、チップとヒートシンク間に熱伝
導性の低い絶縁性の誘電体膜を形成しているため、放熱
性の悪化から、信頼性の低下を引き起こしてしまう問題
と、前記２つの従来例と比べて、サブマウントの構造が
複雑で製作工程数が多いため、量産には不向きである問
題があった。
【００１０】本発明は、上記問題を解決するもので、半
導体発光素子の接着電極を反転することなく、量産性と
信頼性を損なわずに極性の反転を可能にする光半導体装
置、およびその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】この目的を達成するため
に本発明の光半導体装置は、絶縁性材料の上面に、領域
Ａと領域Ｂの２つに分離された金属薄膜を有し、また、
前記上面に対面する下面にも金属薄膜の領域Ｃを有し、
前記上面と前記下面に接する一側面上に、前記領域Ｂと
前記領域Ｃに接する金属薄膜の領域Ｄを有する構成を備
え、前記領域Ａ上の一部分に導電性融着材料により半導
体発光素子の一電極面を固定し、また、一電極端子とは
絶縁された別の電極端子と領域Ｃを、導電性融着材料に
より固定し、前記一電極端子と領域Ａ、および、前記半
導体発光素子の上面と領域Ｂを導電性ワイヤーにより接
続した構成を有している。
【００１２】
【作用】この構成によって、半導体発光素子の下面電極
と領域Ａの金属薄膜は融着材料で導通され、一電極端子
と領域Ａを導電性ワイヤーで導通し、一方、半導体発光
素子上面電極と領域Ｂを導電性ワイヤーで導通させ、ま
た、領域Ｂの金属薄膜は側面の領域Ｄおよび下面の領域
Ｃの金属薄膜と導通し、領域Ｃは融着材料によって、前
記一電極端子とは別の一電極端子と導通しているため、
半導体発光素子の接着電極面をかえることなく、容易に
極性を反転させることができる。
【００１３】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
【００１４】図１は本発明の一実施例における半導体レ
ーザ装置の構成図である。ヒートシンクおよびサブマウ
ントとして絶縁性材料ＳｉＣ１の上面にＡｕの金属薄膜
の領域Ａと領域Ｂがパターンニングにより分離して形成
され、領域Ａ、Ｂを電気的に絶縁させている。また下面
にもＡｕの金属薄膜の領域Ｃが下面全面に形成され、領
域Ｂと領域Ｃの両領域が接する一側面にやはりＡｕの金
属薄膜の領域Ｄが電気的に領域Ｂと領域Ｃに導通するよ
うに形成させている。半導体発光素子として７８０ｎｍ
帯の半導体レーザチップ２の発光領域および発熱領域と
なる活性層３側の電極４を領域Ａ上に融着材料ＡｕＳｎ
５により接着、導通させ、またＳｉＣ１の下面の領域Ｃ
をパッケージからの一電極端子であるＣｕステム６上に
融着材料ＡｕＳｎ７により接着、導通させている。この
様にパッケージのＣｕステム６上に絶縁性材料ＳｉＣ１
と半導体レーザチップ２を固定している。パッケージか
らのＣｕステム６とは電気的に絶縁されている別の一電
極端子８と、絶縁性材料ＳｉＣ１上の領域ＡとはＡｕワ
イヤー９で接続、導通され、また絶縁性材料ＳｉＣ１と
に接着される側と反対側の半導体レーザチップ２の電極
１０と、絶縁性材料ＳｉＣ１上の領域ＢとはＡｕワイヤ
ー１１で接続、導通されている。本実施例の半導体レー
ザチップは絶縁性材料ＳｉＣ１側がｐ側電極であるの
で、この構造により一電極端子８にプラス、Ｃｕステム
６にマイナスの電圧を印加すれば半導体レーザチップ２
のｐｎ接合に順方向電流が流れ、発光、発振する。した
がってこの構造により、発光領域をヒートシンク側に近
づけた状態、すなわち放熱性が良く高信頼性を保ったま
ま、半導体レーザチップ２の接着電極を反転させること
なく、極性を反転することができる。また、ステム上に
ワイヤーを打つ必要が無いため、５．６φの小型パッケ
ージにも容易に組立可能となる。そして、絶縁性の誘電
体膜を形成する必要がないため、ヒートシンクとなるサ
ブマウントの製造工程数が減り、量産性に優れている。
【００１５】本実施例では半導体発光素子として半導体
レーザを用いているが、ＬＥＤやスーパールミネッセン
トダイオード等でも構わない。また、一電極端子として
Ｃｕステムを用いているが、Ｆｅ等のステムでも構わ
ず、パッケージはコム等でも構わない。そして金属薄膜
としてＡｕを使用しているが、絶縁性材料との接着性を
高めるために、Ｔｉ／Ｐｔ／Ａｕ等の多層金属薄膜とし
ても構わない。
【００１６】本実施例では領域ＡとＢはファトリソグラ
フィーによって、選択的にＡｕを蒸着し分離形成してい
るが、図２に示すようにサブマウントとなる絶縁性材料
上面全面にＡｕを蒸着した後、選択的に切削し、溝１２
を形成し、領域Ａと領域Ｂを分離した構造の方が、製造
工程上パターンニングの必要がなく、工程数がより減
り、量産性もより向上する。
【００１７】半導体発光素子を接着する融着材料を領域
Ａ上に形成する場合、一般的な融着材料のＰｂＳｎやＡ
ｕＳｎ等は、導電性ワイヤーとして一般的なＡｕワイヤ
ーでのボンディングによる接着性が悪い材料であり、領
域Ａ全面に形成すると領域Ａ上に導電性ワイヤーをボン
ディングする部分が無くなってしまう。したがって、図
３に示すように、領域Ａ上にパターンニングによって半
導体発光素子を接着するのに必要な部分のみ選択的に融
着材料を形成することによって、領域Ａ上の融着材料の
形成されていない部分の金属薄膜上に導電性ワイヤーを
ボンディングすることが可能となる。
【００１８】半導体発光素子とサブマウントとなる絶縁
性材料との接着に用いる導電性材料は、本実施例ではＡ
ｕＳｎを用いているがＰｂＳｎ等の別の材料でも構わな
い。しかしながら、ＡｕＳｎを使用する場合、Ａｕの重
量組成比がＳｎより小さいと、半導体発光素子を熱圧着
固定後、接着強度が強すぎ、半導体発光素子に強い応力
が加わり、信頼性の悪化を引き起こしてしまう。また、
Ｓｎのウイスカが半導体発光素子の側面にマイグレーシ
ョンにより成長し、ｐｎ接合部分に接触してしまい、短
絡させてしまう可能性がある。したがって、Ａｕの重量
組成比がＳｎより大きいＡｕＳｎを使用することによっ
て、上記の問題を防ぐことが出来る。
【００１９】半導体発光素子のｐｎ接合部分を絶縁性材
料側に接着したいわゆるジャンクションダウン構造とし
た場合、半導体発光素子とサブマウントとなる絶縁性材
料との接着に用いる融着材料の膜厚が厚すぎると、熱圧
着後に半導体発光素子側面に融着材料が盛り上がり、ｐ
ｎ接合部分に接触し、短絡させてしまう問題が発生す
る。通常、ｐｎ接合部分から接着電極面までの厚みは３
μm以上であるので、融着材料の厚みを少なくとも３μm
以下にすることにより、この問題を解決することが出来
る。
【００２０】サブマウントとなる絶縁性材料は電気的に
絶縁性であれば構わないが、ヒートシンクとして高い熱
伝導性をもつ材料であることが望ましい、特に本実施例
のＳｉＣや、またはＡｌＮの高熱伝導性材料を使用すれ
ばより高い信頼性を得ることが出来る。また、一般的に
サブマウントとして従来から使用されている材料として
Ｓｉを用いる場合、領域Ａと領域Ｂ間に高い絶縁性を必
要とするため、１０００Ω・ｃｍ以上の高抵抗のＳｉを
用い、前記領域Ａと前記領域Ｂの間を５０μｍ以上設け
ることにより、領域Ａと領域Ｂ間に高い絶縁性を保つこ
とが可能となる。
【００２１】
【発明の効果】以上のように本発明は、絶縁性材料の上
面に電気的に分離絶縁された２つの金属薄膜の領域Ａと
領域Ｂを有し、また、前記上面に対面する下面にも金属
薄膜の領域Ｃを有し、前記上面と前記下面に接する一側
面上に前記領域Ｂと前記領域Ｃに接する金属薄膜の領域
Ｄを有する構成を備え、前記領域Ａ上の一部分に導電性
融着材料により半導体発光素子の一電極面を固定し、ま
た、一電極端子とは絶縁された別の電極端子と領域Ｃを
導電性融着材料により固定し、前記一電極端子と領域
Ａ、および、前記半導体発光素子の上面と領域Ｂを導電
性ワイヤーにより接続した構成により、半導体発光素子
の接着電極面をかえることなく、容易に極性を反転させ
ることができ、量産性、信頼性を損なうことのない光半
導体装置を実現できるものである。
【００２２】すなわち、発光領域をヒートシンクとなる
サブマウント側に近づけたまま、接着電極を反転させず
に半導体発光素子の極性を本発明の構成により容易に反
転でき、信頼性の低下を防ぎ、また一電極端子となるス
テム上にワイヤーボンディングする必要がないので、小
型のステム上にも容易に組立、搭載が可能な量産性に優
れている。したがって、発熱量の高い高出力半導体レー
ザ等でシステム上その極性を反転させなければならない
場合、その信頼性を保ったまま容易に極性反転が可能と
なる。
【図面の簡単な説明】
【図１】特許請求の範囲第一項の構成を有する一実施例
における光半導体装置の構成図
【図２】特許請求の範囲第二項の構成を有する一実施例
における光半導体装置の構成図
【図３】特許請求の範囲第四項の構成を有する一実施例
における光半導体装置の構成図
【図４】従来例１の光半導体装置の構成図
【図５】従来例２の光半導体装置の構成図
【図６】従来例３の光半導体装置の構成図
【符号の説明】
Ａ 金属薄膜の領域Ａ Ｂ 金属薄膜の領域Ｂ Ｃ 金属薄膜の領域Ｃ Ｄ 金属薄膜の領域Ｄ １ 絶縁性材料 ２ 半導体発光素子（半導体レーザチップ） ３ 活性層 ４ 活性層側の電極 ５ 半導体発光素子２と絶縁性材料１を接着する導電性
融着材料 ６ 一電極端子を有するステム ７ 絶縁性材料１と一電極端子を有するステムを接着す
る導電性融着材料 ８ 一電極端子を有するステム６とは電気的に絶縁され
ている別の一電極端子 ９ 一電極端子８と、絶縁性材料１上の領域Ａとを接続
する導電性ワイヤー １０ 絶縁性材料１とは反対側の半導体発光素子２の電
極 １１ 絶縁性材料１とは反対側の半導体発光素子２の電
極１０と絶縁性材料１上の領域Ｂとを接続する導電性ワ
イヤー １２ 溝 ２１ 半導体発光素子 ２２ ｐｎ接合部分 ２３ 導電性サブマウント ２４ チップ下面電極 ２５ ステム ２６ 融着材料 ２７ 絶縁性のヒートシンク ２８ 融着材料２５と導通している金属薄膜 ２９ 導電性ワイヤー ３０ 一電極端子 ３１ チップ上面電極 ３２ 絶縁性の誘電体膜 ３３ ヒートシンク上面の絶縁性の誘電体膜３２を形成
していない部分 ３４ 導電性サブマウント３１のオーミック電極となる
金属薄膜 ３５ 導電性ワイヤー

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性材料の上面に電気的に分離絶縁さ
    れた金属薄膜でなる領域Ａと領域Ｂとを有し、前記絶縁
    性材料の下面に金属薄膜でなる領域Ｃを有し、前記絶縁
    性材料の一側面上に前記領域Ｂと前記領域Ｃとに接する
    金属薄膜でなる領域Ｄを有する構成を備え、前記領域Ａ
    上に導電性融着材料により半導体発光素子の一電極面を
    固定し、前記半導体発光素子の他電極面と前記領域Ｂと
    を導電線により接続したことを特徴とする光半導体装
    置。
  2. 【請求項２】 絶縁性材料の上面に金属薄膜でなる領域
    Ａと領域Ｂとを溝によって電気的に分離したことを特徴
    とする請求項１記載の光半導体装置。
  3. 【請求項３】 絶縁性材料の上面の全面に金属薄膜を形
    成した後、切削により前記金属薄膜の一部を除去した溝
    を形成して、領域Ａと領域Ｂとの２つに前記金属薄膜を
    分離する工程と、前記絶縁性材料の下面に金属薄膜の領
    域Ｃおよび前記絶縁性材料の一側面上に前記領域Ｂと前
    記領域Ｃに接する金属薄膜の領域Ｄを形成する工程と、
    前記領域Ａ上の一部分に導電性融着材料により半導体発
    光素子の一電極面を固定し、また、前記半導体発光素子
    の他電極面と前記領域Ｂを導電線により接続することを
    特徴とする光半導体装置の製造方法。
  4. 【請求項４】 絶縁性材料の上面に電気的に分離絶縁さ
    れた金属薄膜でなる領域Ａと領域Ｂとを有し、前記領域
    Ａの上面に選択的に導電性融着材料を有し、前記絶縁性
    材料の下面に金属薄膜の領域Ｃを有し、前記絶縁性材料
    の一側面上に前記領域Ｂと前記領域Ｃとに接する金属薄
    膜の領域Ｄを有する構成を備え、前記領域Ａ上の導電性
    融着材料により半導体発光素子の一電極面を固定し、前
    記領域Ｃを導電性融着材料により一方の入力電極端子と
    なる基台上に固定し、他方の入力電極端子と前記領域
    Ａ、前記半導体発光素子の他電極面と前記領域Ｂを、お
    のおの、導電線により接続したことを特徴とする光半導
    体装置。
  5. 【請求項５】 領域Ａ上に導電性融着材料として、金−
    錫合金（ＡｕＳｎ）を有し、前記金−錫合金により半導
    体発光素子の一電極面を入力電極端子となる基台上に熱
    圧着固定したことを特徴とする請求項１記載の光半導体
    装置。
  6. 【請求項６】 領域Ａ上の導電性融着材料の膜厚を最大
    ３μｍの厚み内になしたことを特徴とする請求項１また
    は請求項４記載の光半導体装置。
  7. 【請求項７】 絶縁性材料を炭化シリコン（ＳｉＣ）に
    したことを特徴とする請求項１または請求項４記載の光
    半導体装置。
  8. 【請求項８】 絶縁性材料を窒化アルミニウム（Ａｌ
    Ｎ）にしたことを特徴とする請求項１または請求項４記
    載の光半導体装置。
  9. 【請求項９】 絶縁性材料を抵抗率が１０００Ω・ｃｍ
    以上の高抵抗シリコンとしたことを特徴とする請求項１
    または請求項４記載の光半導体装置。
JP4335747A 1992-12-16 1992-12-16 光半導体装置およびその製造方法 Pending JPH06188516A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4335747A JPH06188516A (ja) 1992-12-16 1992-12-16 光半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4335747A JPH06188516A (ja) 1992-12-16 1992-12-16 光半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH06188516A true JPH06188516A (ja) 1994-07-08

Family

ID=18292018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4335747A Pending JPH06188516A (ja) 1992-12-16 1992-12-16 光半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH06188516A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001011616A1 (fr) * 1999-08-04 2001-02-15 Hitachi, Ltd. Module laser, tete optique comprenant ledit module, et dispositif d'enregistrement/reproduction d'informations optiques
US6301278B2 (en) * 1997-09-25 2001-10-09 Rohm Co., Ltd. Semiconductor laser devices
JP2006040987A (ja) * 2004-07-23 2006-02-09 Nichia Chem Ind Ltd 半導体レーザパッケージ
JP2006237141A (ja) * 2005-02-23 2006-09-07 Stanley Electric Co Ltd サブマウント型ｌｅｄ
WO2016160547A1 (en) * 2015-03-27 2016-10-06 Jabil Circuit, Inc. Chip on submount module
JPWO2017183300A1 (ja) * 2016-04-19 2019-02-28 パナソニックＩｐマネジメント株式会社 半導体レーザ装置及びその製造方法
JP6491784B1 (ja) * 2018-08-03 2019-03-27 株式会社日立パワーソリューションズ 単結晶炭化ケイ素基板、単結晶炭化ケイ素基板の製造方法、および半導体レーザ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6301278B2 (en) * 1997-09-25 2001-10-09 Rohm Co., Ltd. Semiconductor laser devices
WO2001011616A1 (fr) * 1999-08-04 2001-02-15 Hitachi, Ltd. Module laser, tete optique comprenant ledit module, et dispositif d'enregistrement/reproduction d'informations optiques
JP2006040987A (ja) * 2004-07-23 2006-02-09 Nichia Chem Ind Ltd 半導体レーザパッケージ
JP4635501B2 (ja) * 2004-07-23 2011-02-23 パナソニック株式会社 半導体レーザパッケージ
JP2006237141A (ja) * 2005-02-23 2006-09-07 Stanley Electric Co Ltd サブマウント型ｌｅｄ
WO2016160547A1 (en) * 2015-03-27 2016-10-06 Jabil Circuit, Inc. Chip on submount module
US11431146B2 (en) 2015-03-27 2022-08-30 Jabil Inc. Chip on submount module
JPWO2017183300A1 (ja) * 2016-04-19 2019-02-28 パナソニックＩｐマネジメント株式会社 半導体レーザ装置及びその製造方法
JP6491784B1 (ja) * 2018-08-03 2019-03-27 株式会社日立パワーソリューションズ 単結晶炭化ケイ素基板、単結晶炭化ケイ素基板の製造方法、および半導体レーザ
JP2020021894A (ja) * 2018-08-03 2020-02-06 株式会社日立パワーソリューションズ 単結晶炭化ケイ素基板、単結晶炭化ケイ素基板の製造方法、および半導体レーザ
CN110797746A (zh) * 2018-08-03 2020-02-14 株式会社日立电力解决方案 单晶碳化硅基板、其制造方法以及半导体激光器
CN110797746B (zh) * 2018-08-03 2021-09-24 株式会社日立电力解决方案 单晶碳化硅基板、其制造方法以及半导体激光器

Similar Documents

Publication Publication Date Title
JPH08181392A (ja) 電気素子の接合材料および接合方法
US10833474B2 (en) CTE-matched silicon-carbide submount with high thermal conductivity contacts
JPH0750813B2 (ja) 半導体レーザ素子用サブマウント
JPH09172224A (ja) 光半導体素子用サブマウントおよびそのマウント方法
JPH06188516A (ja) 光半導体装置およびその製造方法
US6621839B1 (en) Method for contacting a high-power diode laser bar and a high-power diode laser bar-contact arrangement of electrical contacts with minor thermal function
US6920164B2 (en) Semiconductor laser device
JP3377553B2 (ja) 半導体レーザ装置
JP2006191052A (ja) 金属カラムを利用した発光素子のフリップチップボンディング構造体
JPH04315486A (ja) 光電子装置およびその製造方法
JPH0637403A (ja) 半導体レーザ装置
JP2874819B2 (ja) 半導体装置
JPH09232690A (ja) 半導体装置
JPH04186688A (ja) 半導体レーザ装置
JPS63132495A (ja) 光半導体素子用サブマウント
JPH0451073B2 (ja)
JP2503920B2 (ja) 光半導体装置およびその製造方法。
JPH01150379A (ja) 発光装置
JPH06188328A (ja) 半導体装置及び半導体装置の組立方法
JPH09181394A (ja) 窒化物半導体レーザダイオード
JP2529397B2 (ja) チップ部品載置用電極
JP2001217498A (ja) 半導体レーザー
JPS61234588A (ja) 光半導体素子用サブマウント
JPH04329681A (ja) 光半導体装置の製造方法
JPH04186689A (ja) 半導体レーザ装置