CN110797746B - 单晶碳化硅基板、其制造方法以及半导体激光器 - Google Patents

单晶碳化硅基板、其制造方法以及半导体激光器 Download PDF

Info

Publication number
CN110797746B
CN110797746B CN201910697709.4A CN201910697709A CN110797746B CN 110797746 B CN110797746 B CN 110797746B CN 201910697709 A CN201910697709 A CN 201910697709A CN 110797746 B CN110797746 B CN 110797746B
Authority
CN
China
Prior art keywords
silicon carbide
crystal silicon
substrate
wiring film
carbide substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910697709.4A
Other languages
English (en)
Other versions
CN110797746A (zh
Inventor
竹盛英昭
青木久
板垣彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Solutions Co Ltd
Original Assignee
Hitachi Power Solutions Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Solutions Co Ltd filed Critical Hitachi Power Solutions Co Ltd
Publication of CN110797746A publication Critical patent/CN110797746A/zh
Application granted granted Critical
Publication of CN110797746B publication Critical patent/CN110797746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及单晶碳化硅基板、其制造方法以及半导体激光器。在单晶碳化硅基板的制造工序中，确保使用干蚀刻的情况下的基板的绝缘特性。单晶碳化硅的基板(15a)在单晶碳化硅基板1的表面具备布线膜(2a)以及布线膜(2b)，在该表面上的布线膜(2a、2b)之间，形成有在表面的上端至下端不间断而连续的间隙，在该间隙内具备使在表面的上端至下端不间断而连续的单晶碳化硅基板(1)的表面的表面污染层被去除后的基层露出而成的绝缘部(12)，该表面污染层是在使用干蚀刻的情况下附着铁、铝、铬、镍中的至少任意一个而被污染而成的。

Description

单晶碳化硅基板、其制造方法以及半导体激光器
技术领域
本发明涉及单晶碳化硅基板、单晶碳化硅基板的制造方法以及半导体激光器。
背景技术
近年来，针对电子设备的高速化、小型且轻量(高密度)化、高输出化、高可靠性化的要求极为强烈。半导体元件急速朝高集成化、大尺寸化、多芯片化、高输出化的方向发展。另外，电路朝微细化、布线长度的缩短化、低电阻化的方向发展。在这样的趋势中，如何高效地去除元件的发热(散热)成为重要的问题。
在电路中，除了发热以外，还被指出了布线密度的增大、高电力化所引起的基板的绝缘破坏等问题。作为基板用的材料，要求导热性好、电绝缘性优、高频特性好、热膨胀系数接近Si、GaAs、化学上稳定、机械强度大、易于形成电路、能够气密密封。另外，从制造方面来看，要求廉价、技术完成度高、原料易于获得、可应用简单且廉价的制造工艺、不包含公害物质等有毒物质。
作为陶瓷制的基板材料，一般使用多晶氧化铝(导热率：约23W/m·K)、多晶氮化铝(导热率：约170W/m·K)、多晶碳化硅(导热率：约300W/m·K)等。
但是，近年来，即使在将导热率300W/m·K的多晶碳化硅用作基板材料的情况下散热特性也不充分的半导体激光器增加。因此，导热率约为490W/m·K的单晶碳化硅作为基板材料而得到瞩目。
在专利文献1中，记载了与如下碳化硅的表面处理方法有关的发明：当在碳化硅的表面通过反应性离子蚀刻实施微细加工时，能够对碳化硅的表面以任意形状高精细地进行微细加工，特别是能够进行基于纳米级的尺寸公差的微细加工。
现有技术文献
专利文献1：日本特开2008-290888号公报
发明内容
但是，在半导体激光器的高输出化、半导体元件的高集成化以及电路的微细化等进展的过程中，在使用单晶碳化硅基板时，产生了在多晶的基板中未出现的课题。这是在基板的制造工序中基板的绝缘特性降低。在专利文献1中未记载任何这样的课题、其解决手段。
本发明人们研究上述课题，首先通过俄歇电子分光法(AES：Auger ElectronSpectroscopy)、飞行时间型二次离子质量分析法(TOF-SIMS：Time-of-Flight SecondaryIon Mass Spectrometry)这2个方法调查了在基板制造工序中使用了干蚀刻的多晶以及单晶碳化硅基板的表面。此外，与俄歇电子分光法相比，飞行时间型二次离子质量分析法能够更高精度地详细地调查基板表面。
《检验结果1》
调查的结果是，在单晶碳化硅基板的表面，附着作为对基板的绝缘特性造成不良影响的元素的铁、铬、镍、铝而形成了表面污染层。这些元素被认为是构成基板制造装置的元素。此外，铁、铬、镍是腔室的成分，铝是夹具的成分。在多晶碳化硅基板的表面，未被确认有在单晶碳化硅基板中被确认的附着。该表面污染层在俄歇电子分光法中未被确认，通过能够更详细地进行分析的飞行时间型二次离子质量分析法而被确认。
《检验结果2》
接下来，发明人们从制造工序方面进行了研究。通过飞行时间型二次离子质量分析法，调查了使用金属掩模形成了布线膜的单晶碳化硅基板和使用干蚀刻形成了布线膜的单晶碳化硅基板的表面。
在使用金属掩模的制造方法中，在基板表面未被确认有对绝缘特性造成不良影响的元素的附着。但是，在使用金属掩模的制造方法中，布线膜的尺寸精度和位置精度恶化，所以无法用作半导体激光器的基板。使用干蚀刻的制造方法虽然布线膜的尺寸精度和位置精度良好，但在基板表面被确认有对绝缘特性造成不良影响的元素的附着，被确认有表面污染层的形成。
根据上述检验结果1、2可知，在单晶碳化硅基板的制造工序中，在使用干蚀刻的情况下，在基板的表面，附着对基板的绝缘特性造成不良影响的元素而形成了表面污染层。
因此，本发明的课题在于，在单晶碳化硅基板的制造工序中在使用干蚀刻的情况下确保基板的绝缘特性。
为了解决上述课题，本发明的单晶碳化硅基板的特征在于，在单晶碳化硅基板的一个面，具备第一布线膜以及第二布线膜，在所述一个面上的所述第一布线膜与所述第二布线膜之间，形成有在该一个面的第一端部至第二端部不间断而连续的第一间隙，在所述第一间隙内，在所述一个面上的所述第一布线膜与所述第二布线膜之间具备第一绝缘部，该第一绝缘部是从该一个面的第一端部至第二端部不间断而连续地使所述单晶碳化硅基板的所述一个面的表面污染层被去除后的基层露出而成的，该表面污染层是在使用干蚀刻的情况下附着铁、铝、铬、镍中的至少任意一个而被污染而成的。
在具体实施方式中说明其他方式。
根据本发明，能够在单晶碳化硅基板的制造工序中在使用干蚀刻的情况下确保基板的绝缘特性。
附图说明
图1是第一加工前的单晶碳化硅基板的侧视图。
图2是形成了布线膜后的基板的侧视图。
图3是进行光致抗蚀剂的构图后的基板的侧视图。
图4是通过干蚀刻去除无光致抗蚀剂层的部位的布线膜后的基板的侧视图。
图5是将光致抗蚀剂层剥离(去除)后的基板的侧视图。
图6是示出形成有对单晶碳化硅基板的表面实施槽加工而使基板的表面基层露出而成的绝缘部的基板的侧视图。
图7是第二加工前的单晶碳化硅基板的侧视图。
图8是形成了布线膜后的基板的侧视图。
图9是进行光致抗蚀剂的构图后的基板的侧视图。
图10是通过干蚀刻去除无光致抗蚀剂层的部位的布线膜后的基板的侧视图。
图11是将光致抗蚀剂层剥离(去除)后的基板的侧视图。
图12是示出形成有对单晶碳化硅基板的表面实施槽加工而使基板的表面基层露出而成的绝缘部的状态的侧视图。
图13是示出在第一布线膜与第二布线膜之间实施了利用切割刀片(dicingblade)的狭缝加工的例子的图。
图14是示出在第一布线膜与第二布线膜之间实施了激光加工或者喷射(blast)加工的例子的图。
图15是示出在布线之间以及布线膜的周边实施了利用切割刀片的狭缝加工的例子的图。
图16是示出在布线之间以及布线膜的周边实施了利用切割刀片的狭缝加工的例子的图。
图17是示出在布线膜的周边实施了利用切割刀片的狭缝加工的例子的图。
图18是示出在布线膜的周边实施了利用切割刀片的狭缝加工的例子的图。
图19是示出切割刀片的形状例的图。
图20是示出在正面的第一布线膜与第二布线膜之间实施槽加工并在背面的布线膜的四边实施了槽加工的情况下的基板的图。
图21是示出在正面中具备布线膜并在背面的布线膜的四边实施了槽加工的情况的基板的图。
图22是示出槽加工(施工前)的半导体激光器的立体图。
图23是示出槽加工(施工后)的半导体激光器的侧视图。
图24是示出第一半导体激光器的加工例的立体图。
图25是示出第二半导体激光器的加工例的立体图。
图26是示出将第一半导体激光器、第二半导体激光器封装化为1个的例子的图。
(符号说明)
1：单晶碳化硅基板；10：间隙(第一间隙)；11：基板表面；12：绝缘部(第一绝缘部)；12L1、12R1、12L2、12R2、12L3、12R3、12L4、12R4：绝缘部(第二绝缘部)；121：槽加工位置；13a～13f、14a～14f：基板；15a～15c：基板；16a、16b：基板；17a～17d：基板；18、18a、18b：半导体激光器；2、2c～2e：布线膜；2a：布线膜(第一布线膜)；2b：布线膜(第二布线膜)；3：光致抗蚀剂层；3a：光致抗蚀剂层(第一光致抗蚀剂层)；3b：光致抗蚀剂层(第二光致抗蚀剂层)；4：切割刀片；5：薄膜焊料；6a、6b：半导体激光器元件；7：金属导线；8：其他部件；9：封装。
具体实施方式
以下，参照各附图详细说明用于实施本发明的方式。
图1至图6是示出单晶碳化硅的基板13f的制造方法的图。
图1是第一加工前的单晶碳化硅的基板13a的侧视图。
基板13a最初由平板状的单晶碳化硅基板1构成。碳化硅(SiC)是自然中不存在的人工化合物，由硅砂和碳合成而得。碳化硅除了强度保持至高温(1500℃)以外，轻量且耐腐蚀性也高，作为耐热材料而优良。通过对该单晶碳化硅基板1实施第一加工，能够得到图6所示的基板13f。以下，说明该第一加工。
图2是形成了布线膜2后的基板13b的侧视图。
基板13b在单晶碳化硅基板1的一个面的整个表面通过溅射、蒸镀等而形成有布线膜2。
图3是进行光致抗蚀剂层3的构图后的基板13c的侧视图。
光刻技术是通过以图案状对涂敷有感光性物质的物质的表面进行曝光(还称为图案曝光、模样曝光等)而生成由曝光的部分和未被曝光的部分构成的图案的技术。光刻技术主要使用于半导体元件、印刷基板、液晶显示器、等离子体显示面板等的制造。光致抗蚀剂层3是在光刻中使用的、溶解性等物性根据光、电子射线等而变化的组合物。将选择性地溶解光致抗蚀剂的现象称为显影。由于被涂敷到物质的表面以保护物质表面免受后续的蚀刻等处理，所以被赋予抗蚀剂的名称。
在图2所示的基板13b的正面侧，在涂敷了作为感光性物质的光致抗蚀剂之后(图示省略)，当在想要裸露出该布线膜2的部位进行曝光时，光致抗蚀剂反应，通过之后的显影，如图3所示那样电路图案被烧接为光致抗蚀剂层3。
图4是通过干蚀刻去除无光致抗蚀剂层3的部位的布线膜2后的基板13d的侧视图。
干蚀刻是通过反应性的气体(氩等蚀刻气体)、离子、自由基对材料进行蚀刻的方法。在半导体产业中，干蚀刻成为主力。作为蚀刻的种类，另外还有利用液体的蚀刻(湿蚀刻)、不伴随化学反应的物理蚀刻等。图3所示的无光致抗蚀剂层的部位的布线膜2裸露的部位被蚀刻。因此，基板13d在布线膜2裸露的部位露出基板表面11。
在该例子中，基板表面11是在布线膜2的周围单晶碳化硅基板1的表面不间断而连续地露出的部位。在基板表面11，由于干蚀刻工序，附着铁、铝、铬、镍等而被污染。
图5是将光致抗蚀剂层3剥离(去除)后的基板13e的侧视图。
通过对图4所示的基板13d用药物等将光致抗蚀剂层3全部剥离(去除)，能够得到图5所示的基板13e。基板13e在单晶碳化硅基板1的一个面形成有布线膜2，且该布线膜2通过光刻技术微米级地形成为期望的图案。
图6是示出形成有对单晶碳化硅基板1的表面实施槽加工而使基板的表面基层露出而成的绝缘部12的基板13f的侧视图。
图6所示的基板13f被分别切割。在布线膜2的周围，单晶碳化硅基板1的基板表面11不间断而连续地露出。在露出的基板表面11的周围，形成有不间断而连续地使单晶碳化硅基板的表面的基层露出而成的绝缘部12。即，图5的基板表面11的一部分通过槽加工而被深挖。由于这样形成了绝缘部12，所以确保了基板13f的布线膜2和外部的地电位等的绝缘特性。
根据Dynamic-SIMS(Dynamic Secondary Ion Mass Spectrometry，动态二次离子质谱)的分析结果，由于干蚀刻工序而附着到单晶碳化硅基板1的铁、铝、铬、镍的深度方向渗透量为0.1μm以下。因此，单晶碳化硅的槽加工的加工量在深度方向上最大为1μm就足够，但实际上考虑到加工性而被加工约30μm左右。表面污染层的去除方法只要是激光加工或者机械加工，则可以是任意加工方法。在加工方法和加工形状中有自由度。加工方法例如有利用刀片的槽加工、利用激光的加工、喷射加工等。加工形状例如有直线、折弯、曲线等任意形状下的加工等。
图7至图12是示出单晶碳化硅的基板14f的制造方法的图。
图7是第二加工前的单晶碳化硅的基板14a的侧视图。
基板14a最初由平板状的单晶碳化硅基板1构成。通过对该单晶碳化硅基板1实施第二加工，能够得到图12所示的基板14f。以下，说明该第二加工。
图8是形成了布线膜2后的基板14b的侧视图。
基板14b在单晶碳化硅基板1的一个面形成有布线膜2。
图9是进行光致抗蚀剂层3的构图后的基板14c的侧视图。
在图8所示的基板14b的正面侧，在涂敷了作为感光性物质的光致抗蚀剂之后，当在想要裸露出布线膜2的部位进行曝光时，光致抗蚀剂反应，通过之后的显影，由光致抗蚀剂层3a、3b构成的电路图案被烧接。
图10是通过干蚀刻去除无光致抗蚀剂层3a、3b的部位的布线膜2后的基板14d的侧视图。
图9所示的无光致抗蚀剂层的部位的布线膜2裸露的部位被蚀刻。因此，基板14d在布线膜2裸露的部位露出基板表面11。基板表面11露出，从而被分离为布线膜2a、2b。
基板表面11是在布线膜2a、2b的周围单晶碳化硅基板1的表面不间断而连续地露出的部位。在基板表面11，由于干蚀刻工序，附着铁、铝、铬、镍等而被污染。
图11是将光致抗蚀剂层3a、3b剥离(去除)后的基板14e的侧视图。
通过对图10所示的基板14d用药物等将光致抗蚀剂层3a、3b全部剥离(去除)，能够得到图11所示的基板14e。基板14e在单晶碳化硅基板1的一个面形成有布线膜2a、2b，且该布线膜2a、2b通过光刻技术被形成为期望的图案。
图12是示出形成有对单晶碳化硅基板1的表面实施槽加工而使基板的表面基层露出而成的绝缘部12的基板14f的侧视图。
图12所示的基板14f被分别切割。在布线膜2a、2b之间，在该基板14f的第一端部至第二端部单晶碳化硅基板1的表面不间断而连续地露出。另外，在露出的表面，具备从第一端部至第二端部不间断而连续地使单晶碳化硅的表面基层露出而成的绝缘部12。该绝缘部12是通过机械加工或者激光加工而相对基板表面11在深度方向上形成了约30μm左右的槽的部位。
第一端部是指存在于基板的四边中的任意一边的端部。另外，第二端部是指存在于基板的四边中的不包括第一端部的其他边的端部。
此外，如果将基板的四边定义为第一边～第四边，则第一边能够选择基板的上边、右边、下边、左边这4条的某一个。能够成为包括第一端部以及第二端部的边的组合是第一边以及第二边、第一边以及第三边、第一边以及第四边这3种，能够选择合计12种组合中的任意组合。
该绝缘部12以切断布线部2a、2b的方式连续。在绝缘部12的部位，由于表面污染层被去除，所以确保了基板14f的布线膜2a、2b之间的绝缘特性。
在布线膜2a、2b的周围，单晶碳化硅基板1的基板表面11不间断而连续地露出。
具体而言，发明人们在实施干蚀刻之后，在分别由Ti(0.1μm)/Pt(0.2μm)/Au(5μm)形成的布线膜2中形成了150μm的布线间缝隙。进而，对基板的布线间缝隙进行利用宽度30μm、深度30μm的刀片的槽加工。于是，表面加工前的布线间电阻值是109～1010Ω，相对于此，表面加工后的布线间电阻值改善为1011Ω。这样，通过绝缘部12的形成而确保布线膜2a、2b之间的绝缘特性。
对以下的图13至图18和图20、图21所示的基板实施干蚀刻而进行布线膜的构图。由此，能够高精度地在基板上配置布线膜。
图13是示出在第一布线膜2a与第二布线膜2b之间实施了利用切割刀片4(参照图19)的狭缝加工的例子的图。图13至图17同时示出了俯视图和侧视图。
基板15a在单晶碳化硅基板1的正面侧形成有矩形的布线膜2a(第一布线膜)和矩形的布线膜2b(第二布线膜)。在这些布线膜2a、2b之间，在长边方向上以包括这些布线膜2a、2b之间的相向部的方式形成间隙10，基板表面11露出。间隙10(第一间隙)在布线膜2a、2b之间在基板15a的表面的上端(第一端部)至下端(第二端部)不间断而连续地形成。在除了布线膜2a、2b之间的相向部以外的各边，基板表面11也以预定宽度露出。
在该间隙10内，使单晶碳化硅基板1的表面基层露出而成的绝缘部12以包括这些布线膜2a、2b的相向部的方式形成为直线状。该绝缘部12(第1绝缘部)是在基板表面11中在基板15a的表面的上端(第一端部)至下端(第二端部)不间断而连续地使单晶碳化硅基板1的表面的基层露出的部位。
该绝缘部12通过利用后述切割刀片4(参照图19)的加工而机械性地形成。绝缘部12形成有相对基板表面11宽度约30μm、深度约30μm左右的槽。由此，形成于基板表面11的表面污染层被去除，能够确保布线膜2a、2b之间的绝缘特性。
图14是示出在第一布线膜2a与第二布线膜2b之间实施了激光加工或者喷射加工的例子的图。
基板15b在单晶碳化硅基板1的正面侧形成有矩形的布线膜2a(第一布线膜)和L字型的布线膜2b(第二布线膜)。在这些布线膜2a、2b之间，以包括这些布线膜2a、2b的相向部的方式形成曲柄(crank)状的间隙10，基板表面11露出。间隙10(第一间隙)在布线膜2a、2b之间在基板15b的表面的上端(第一端部)至下端(第二端部)不间断而连续地形成。在除了布线膜2a、2b之间的相向部以外的各边，基板表面11也以预定宽度露出。
在该间隙10内，使单晶碳化硅基板1的表面基层露出而成的绝缘部12包括这些布线膜2a、2b的相向部，且以比该相向部长的方式形成为曲柄状。该绝缘部12(第1绝缘部)是在基板表面11中在基板15a的表面的上端(第一端部)至下端(第二端部)不间断而连续地使单晶碳化硅基板1的表面的基层露出的部位。该绝缘部12通过激光加工或者喷射加工而机械性地形成。绝缘部12相对基板表面11在深度方向上形成了约30μm左右的槽。
由此，形成于基板表面11的表面污染层被去除，能够确保布线膜2a、2b之间的绝缘特性。
图15是示出在布线之间以及布线膜2a、2b的周边实施了利用切割刀片4(参照图19)的狭缝加工的例子的图。
基板16a在单晶碳化硅基板1的正面侧形成有矩形的布线膜2a(第一布线膜)和矩形的布线膜2b(第二布线膜)。在这些布线膜2a、2b之间，在长边方向上以包括这些布线膜2a、2b之间的相向部的方式形成间隙10，基板表面11露出。间隙10(第一间隙)在布线膜2a、2b之间在基板16a的表面的上端(第一端部)至下端(第二端部)不间断而连续地形成。在除了布线膜2a、2b之间的相向部以外的各边，基板表面11也以预定宽度露出。
在该间隙10内，使单晶碳化硅基板1的表面基层露出而成的绝缘部12以包括这些布线膜2a、2b的相向部的方式形成为直线状。该绝缘部12(第1绝缘部)是在基板表面11中在基板15a的表面的上端(第一端部)至下端(第二端部)不间断而连续地使单晶碳化硅基板1的表面的基层露出的部位。由此，形成于基板表面11的表面污染层被去除，能够确保布线膜2a、2b之间的绝缘特性。
进而，在布线膜2a左侧的基板表面11的更左侧，使单晶碳化硅基板1的表面基层露出而成的绝缘部12L1(第2绝缘部)形成为直线状。在布线膜2b右侧的基板表面11的更右侧，使单晶碳化硅基板1的表面基层露出而成的绝缘部12R1(第2绝缘部)形成为直线状。该绝缘部12L1、12R1通过利用后述切割刀片4(参照图19)的加工而机械性地形成，在基板16a的上端(第一端部)至下端(第二端部)不间断而连续。绝缘部12L1、12R1相对基板表面11在深度方向上形成了约30μm左右的槽。
通过绝缘部12L1，即使在使该基板16a的左侧接触地电位等的情况下，也能够确保布线膜2a和地电位等的绝缘特性。另外，通过绝缘部12R1，即使在使该基板16a的右侧接触地电位等的情况下，也能够确保布线膜2b和地电位等的绝缘特性。
图16是示出在布线之间以及布线膜2a、2b的周边实施了利用切割刀片的狭缝加工的例子的图。
基板16b在单晶碳化硅基板1的正面侧形成有矩形的布线膜2a(第一布线膜)和矩形的布线膜2b(第二布线膜)。在这些布线膜2a、2b之间，在长边方向上以包括这些布线膜2a、2b之间的相向部的方式形成间隙10，基板表面11露出。间隙10(第一间隙)在布线膜2a、2b之间在基板16a的表面的上端(第一端部)至下端(第二端部)不间断而连续地形成。在除了布线膜2a、2b之间的相向部以外的各边，基板表面11也以预定宽度露出。
在该间隙10内，使单晶碳化硅基板1的表面基层露出而成的绝缘部12以包括这些布线膜2a、2b的相向部的方式形成为直线状。该绝缘部12(第1绝缘部)是在基板表面11中在基板16b的表面的上端(第一端部)至下端(第二端部)使单晶碳化硅基板1的表面的基层不间断而连续地露出的部位。由此，形成于基板表面11的表面污染层被去除，能够确保布线膜2a、2b之间的绝缘特性。
进而，在包围布线膜2a的基板表面11的上下的边和左边，分别形成有使单晶碳化硅基板1的表面基层露出而成的绝缘部12L2(第2绝缘部)。在包围布线膜2b的基板表面11的上下的边和右边，分别形成有使单晶碳化硅基板1的表面基层露出而成的绝缘部12R2(第2绝缘部)。
这些绝缘部12、12L2、12R2通过利用切割刀片的狭缝加工而机械性地形成。绝缘部12、12L2、12R2相对基板表面11在深度方向上形成了约30μm左右的槽。
由此，形成于基板表面11的表面污染层被去除，能够确保布线膜2a、2b之间的绝缘特性。进而，即使在使该基板16b的上下左右的边接触地电位等的情况下，也能够确保布线膜2a、2b和地电位等的绝缘特性。
图17是示出在布线膜2的周边实施了利用切割刀片4(参照图19)的狭缝加工的例子的图。
基板17a在单晶碳化硅基板1的正面侧形成有矩形的布线膜2。在布线膜2的四边，基板表面11分别露出。在包围布线膜2的基板表面11的左边，使单晶碳化硅基板1的表面基层露出而成的绝缘部12L3(第2绝缘部)形成为直线状。在包围布线膜2的基板表面11的右边，使单晶碳化硅基板1的表面基层露出而成的绝缘部12R3(第2绝缘部)形成为直线状。这些绝缘部12L3、12R3通过利用切割刀片4(参照图19)的加工而机械性地形成。绝缘部12L3、12R3相对基板表面11在深度方向上形成了约30μm左右的槽。
由此，即使在使该基板17a的左右接触地电位等的情况下，也能够确保布线膜2和地电位等的绝缘特性。
图18是示出在布线膜2的周边实施了利用切割刀片的狭缝加工的例子的图。
基板17b在单晶碳化硅基板1的正面侧形成有矩形的布线膜2。在布线膜2的四边，基板表面11分别露出。在包围布线膜2的基板表面11的四边，分别形成有使单晶碳化硅基板1的表面基层露出而成的绝缘部12。该绝缘部12通过利用切割刀片的狭缝加工而机械性地形成。绝缘部12相对基板表面11在深度方向上形成了约30μm左右的槽。
由此，即使在使该基板17b的上下左右接触地电位等的情况下，也能够确保布线膜2和地电位等的绝缘特性。
图19是示出切割刀片4的形状例的图。
切割刀片4是圆盘状，厚度是30μm～200μm，端部逐渐变细。将该切割刀片4安装于未图示的切割锯，例如一边在顺时针的方向上旋转一边接触单晶碳化硅基板1，由此能够使约30μm左右的深度的槽形成于单晶碳化硅基板1。
图20是示出在正面的第一布线膜2a与第二布线膜2b之间实施槽加工并在背面的布线膜2c的两边实施了槽加工的情况下的基板17c的图。该图20同时示出了俯视图、侧视图以及仰视图。
基板17c在单晶碳化硅基板1的正面侧形成有矩形的布线膜2a(第一布线膜)和矩形的布线膜2b(第二布线膜)。在这些布线膜2a、2b之间，在长边方向上以包括这些布线膜2a、2b之间的相向部的方式形成间隙10，基板表面11露出。间隙10(第一间隙)在布线膜2a、2b之间在基板17c的表面的上端(第一端部)至下端(第二端部)不间断而连续地形成。在除了布线膜2a、2b之间的相向部以外的各边，基板表面11也以预定宽度露出。
在该间隙10内，使单晶碳化硅基板1的表面基层露出而成的绝缘部12以包括这些布线膜2a、2b的相向部的方式形成为直线状。该绝缘部12(第1绝缘部)是在基板表面11中在基板17c的表面的上端(第一端部)至下端(第二端部)不间断而连续地使单晶碳化硅基板1的表面的基层露出的部位。
该绝缘部12通过利用切割刀片4(参照图19)的加工而机械性地形成。绝缘部12相对基板表面11在深度方向上形成了约30μm左右的槽。由此，形成于基板表面11的表面污染层被去除，能够确保布线膜2a、2b之间的绝缘特性。
基板17c在单晶碳化硅基板1的背面侧形成有矩形的布线膜2c。在布线膜2c的四边，基板表面11以预定宽度露出。在包围布线膜2c的基板表面11的左边和右边，以预定宽度使单晶碳化硅基板1的表面基层露出而成的绝缘部12形成为直线状。
基板17c的背面为了应对切断时的毛刺而被切下布线膜2c的外周的四边。之后，在基板17c的背面实施利用切割刀片4(参照图19)的槽加工。此时，以不切断布线膜2c的方式被拉回。由此，形成于基板背面的表面污染层被去除，不论在使基板17c的左右哪一个与地电位邻接的情况下，都能够确保布线膜2c与地电位之间的绝缘特性。
图21是示出在正面中在布线膜2a的左右实施槽加工并在背面的布线膜2c的四边实施了槽加工的情况下的基板17d的图。该图21同时示出了俯视图、侧视图以及仰视图。
基板17d在单晶碳化硅基板1的正面侧形成有矩形的布线膜2a。在布线膜2a的周围的四边，基板表面11以预定宽度露出，进而在该基板表面11的左边，使单晶碳化硅基板1的表面基层露出而成的绝缘部12L4(第2绝缘部)形成为直线状。该绝缘部12L4是在基板表面11中在基板17d的表面的上端(第一端部)至下端(第二端部)不间断而连续地使单晶碳化硅基板1的表面的基层露出的部位。
在基板表面11的右边，使单晶碳化硅基板1的表面基层露出而成的绝缘部12R4(第2绝缘部)形成为直线状。该绝缘部12R4是在基板表面11中在基板17d的表面的上端(第一端部)至下端(第二端部)不间断而连续地使单晶碳化硅基板1的表面的基层露出的部位。
该绝缘部12L4、12R4通过利用切割刀片4(参照图19)的加工而机械性地形成。绝缘部12L4、12R4相对基板表面11在深度方向上形成了约30μm左右的槽。
由此，形成于基板表面11的表面污染层被去除，即使在使基板17d的左右与地电位邻接的情况下，也能够确保布线膜2a与地电位之间的绝缘特性。
基板17d在单晶碳化硅基板1的背面侧形成有矩形的布线膜2c。在布线膜2c的四边，形成有以预定宽度使单晶碳化硅基板1的表面基层露出而成的绝缘部12。
基板17d的背面为了应对切断时的毛刺而最初被切下布线膜2c的外周的四边。之后，在基板17d的背面实施槽加工。此时，以布线膜2d不被切断的方式被拉回。由此，形成于基板背面的表面污染层被去除，不论在使基板17d的上下左右哪一个与地电位邻接的情况下，都能够确保布线膜2c与地电位之间的绝缘特性。
以下，在图22至图26中，说明将导热率约为490W/m·K的单晶碳化硅基板用作半导体激光器的基板的情况。
《第1实施方式的半导体激光器》
图22是示出槽加工前的半导体激光器18的立体图。
半导体激光器18构成为包括单晶碳化硅基板1、形成于背面的布线膜2c、形成于正面的布线膜2a、2b、布线膜2b上的薄膜焊料5以及薄膜焊料5上的半导体激光器元件6a。在这些布线膜2a、2b之间，以包括这些布线膜2a、2b的相向部的方式形成间隙，基板表面11露出。基板表面11(第一间隙)在布线膜2a、2b之间在表面的上端(第一端部)至下端(第二端部)不间断而连续地形成。
在半导体激光器元件6a与布线膜2a之间布置有金属导线7。在导热率约为490W/m·K的单晶碳化硅基板1上配置有半导体激光器元件6a，所以散热性优良，适合于高频度动作、连续动作。
单晶碳化硅基板1的基板表面11由于干蚀刻而形成有表面污染层。由此，布线膜2a、2b之间的绝缘特性受到损失。因此，沿着槽加工位置121通过机械加工或者激光加工去除该表面污染层。
图23是示出槽加工后的半导体激光器18的侧视图。
半导体激光器18在布线膜2a、2b之间形成有在表面的上边(第一端部)至下边(第二端部)不间断而连续的间隙10(第一间隙)。进而，半导体激光器18在该间隙10内形成有使单晶碳化硅基板1的表面基层露出而成的绝缘部12。该绝缘部12(第1绝缘部)是在基板表面11中在基板15a的表面的上端(第一端部)至下端(第二端部)不间断而连续地使单晶碳化硅基板1的表面的基层露出的部位。该绝缘部12通过激光加工、利用切割刀片4(参照图19)的加工或者喷射加工而机械性地形成。绝缘部12相对基板表面11在深度方向上形成了约30μm左右的槽。由此，形成于基板表面11的表面污染层被去除，能够确保布线膜2a、2b之间的绝缘特性。
《第2实施方式的半导体激光器》
在第2实施方式中，示出将波长不同的第1半导体激光器、第2半导体激光器封装为1个的例子。
图24是示出第一半导体激光器18a的加工例的立体图。
半导体激光器18a(第一半导体激光器)例如用于紧凑盘、数字多功能盘的光拾取，构成为包括单晶碳化硅基板1、形成于背面的布线膜2c、形成于正面的布线膜2d、布线膜2d上的薄膜焊料5以及薄膜焊料5上的半导体激光器元件6a。在导热率约为490W/m·K的单晶碳化硅基板1上配置有半导体激光器元件6a，所以散热性优良，适合于高频度动作、连续动作。
单晶碳化硅基板1的基板表面11由于干蚀刻而形成有表面污染层。由此，基板表面11的绝缘特性损失。因此，沿着槽加工位置121通过机械加工或者激光加工对槽进行加工来去除该表面污染层。
图25是示出第二半导体激光器18b的加工例的立体图。
半导体激光器18b(第二半导体激光器)例如用于蓝光光盘(日本注册商标)的光拾取，构成为包括单晶碳化硅基板1、形成于背面的布线膜2c、形成于正面的布线膜2e、布线膜2e上的薄膜焊料5以及薄膜焊料5上的半导体激光器元件6b。半导体激光器元件6b以与半导体激光器元件6a不同的波长振荡。在导热率约为490W/m·K的单晶碳化硅基板1上配置有半导体激光器元件6b，所以散热性优良，适合于高频度动作、连续动作。
单晶碳化硅基板1的基板表面11由于干蚀刻而形成有表面污染层。由此，基板表面11的绝缘特性受到损失。因此，沿着槽加工位置121通过机械加工或者激光加工对槽进行加工来去除该表面污染层。
图26是示出将第一半导体激光器、第二半导体激光器封装化为1个的例子的图。
在该封装9的内部，上述半导体激光器18a和半导体激光器18b被设置于其他部件8上。半导体激光器18a设置于封装9的左侧。半导体激光器18b设置于封装9的右侧。
封装9是金属制，与未图示的地电位连接。此时，在半导体激光器18a的基板表面11中的与封装9相接的部分，使单晶碳化硅基板1的表面基层露出而成的绝缘部12形成为直线状。由此，能够确保封装9和布线膜2d的绝缘特性。
同样地，在半导体激光器18b的基板表面11中的与封装9相接的部分，使单晶碳化硅基板1的表面基层露出而成的绝缘部12形成为直线状。由此，能够确保封装9和布线膜2e的绝缘特性。
(变形例)
本发明不限于上述实施方式，包括各种变形例。例如上述实施方式是为了易于理解地说明本发明而详细说明的例子，不限定于一定具备说明的所有结构。能够将某个实施方式的结构的一部分置换为其他实施方式的结构，还能够对某个实施方式的结构加上其他实施方式的结构。另外，还能够对各实施方式的结构的一部分进行其他结构的追加、删除、置换。
作为本发明的变形例，例如有如下(a)～(c)的例子。
(a)形成绝缘部的方法可以是利用切割刀片的机械加工、喷射加工、激光加工中的任意加工方法。
(b)在基板中，在布线膜2a、2b之间形成从第一端部至第二端部不间断而连续的间隙，且在间隙内具备从第一端部至第二端部不间断而连续地使单晶碳化硅基板的表面基层露出的绝缘部，在上述基板中，也可以在布线膜2a、2b的周围还具备不间断而连续地使单晶碳化硅基板的表面基层露出而成的绝缘部。
(c)间隙、绝缘部不限定于遍及上端和下端地不间断而连续的方式。代替上端和下端，使左端和右端、左端和上端、左端和下端、右端和上端、右端和下端中的任意组合不间断而连续即可。

Claims (6)

1.一种单晶碳化硅基板，其特征在于，
在单晶碳化硅基板的一个面，具备第一布线膜以及第二布线膜，
在所述一个面上的所述第一布线膜与所述第二布线膜之间，形成有在该一个面的第一端部至第二端部不间断而连续的第一间隙，
在所述第一间隙内，在所述一个面上的所述第一布线膜与所述第二布线膜之间具备第一绝缘部，该第一绝缘部是使所述单晶碳化硅基板的所述一个面的表面污染层被去除后的基层露出而成的，该表面污染层是在使用干蚀刻形成所述第一布线膜以及所述第二布线膜的情况下附着铁、铝、铬、镍中的至少任意一个而被污染而成的。
2.一种单晶碳化硅基板，其特征在于，
在单晶碳化硅基板的一个面具备布线膜，
在所述布线膜的周围，所述单晶碳化硅基板的表面不间断而连续地露出，
在露出的所述表面内或者露出的所述表面的周围具备绝缘部，该绝缘部是使所述单晶碳化硅基板的所述一个面的表面污染层被去除后的基层露出而成的，该表面污染层是在使用干蚀刻形成所述布线膜的情况下附着铁、铝、铬、镍中的至少任意一个而被污染而成的。
3.一种半导体激光器，构成为包括：
权利要求1或者2所述的单晶碳化硅基板；以及
半导体激光器元件，构成于所述单晶碳化硅基板上。
4.一种单晶碳化硅基板的制造方法，其特征在于，具备如下步骤：
在所述单晶碳化硅基板的一个面的整个表面形成布线膜；
在所述布线膜的上层部的一部分，通过构图，形成第一光致抗蚀剂层以及与该第一光致抗蚀剂层具有预定的间隙的第二光致抗蚀剂层；
通过干蚀刻，去除除了所述第一光致抗蚀剂层及所述第二光致抗蚀剂层以外的未被构图的区域的所述布线膜；
将所述第一光致抗蚀剂层及所述第二光致抗蚀剂层剥离而使第一布线膜和第二布线膜露出；以及
将所述间隙内的所述单晶碳化硅基板的一部分或者全部的表面削掉，在所述一个面上的所述第一布线膜与所述第二布线膜之间，形成在该一个面的第一端部至第二端部以预定宽度不间断而连续地使所述单晶碳化硅基板的所述一个面的基层露出而成的第一绝缘部。
5.根据权利要求4所述的单晶碳化硅基板的制造方法，其特征在于，具备如下步骤：
在所述一个面上，在除了与所述间隙相接的边以外的所述第一布线膜以及所述第二布线膜各自的周边，将所述单晶碳化硅基板的表面的一部分或者全部削掉，形成与所述第一绝缘部连接且不间断而连续地使所述单晶碳化硅基板的所述一个面的基层露出而成的第二绝缘部。
6.一种单晶碳化硅基板的制造方法，其特征在于，具备如下步骤：
在所述单晶碳化硅基板的一个面的整个表面形成布线膜；
在所述布线膜的上层部的一部分，通过构图而形成光致抗蚀剂层；
通过干蚀刻，去除除了所述光致抗蚀剂层以外的未被构图的所述布线膜；
剥离所述光致抗蚀剂层；以及
在所述布线膜的周围露出的、不间断而连续的所述单晶碳化硅基板的表面的周围，将所述单晶碳化硅基板的一部分或者全部的表面削掉，形成使所述单晶碳化硅基板的所述一个面的基层露出而成的绝缘部。
CN201910697709.4A 2018-08-03 2019-07-31 单晶碳化硅基板、其制造方法以及半导体激光器 Active CN110797746B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018146437A JP6491784B1 (ja) 2018-08-03 2018-08-03 単結晶炭化ケイ素基板、単結晶炭化ケイ素基板の製造方法、および半導体レーザ
JP2018-146437 2018-08-03

Publications (2)

Publication Number Publication Date
CN110797746A CN110797746A (zh) 2020-02-14
CN110797746B true CN110797746B (zh) 2021-09-24

Family

ID=65895294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910697709.4A Active CN110797746B (zh) 2018-08-03 2019-07-31 单晶碳化硅基板、其制造方法以及半导体激光器

Country Status (4)

Country Link
US (1) US11011465B2 (zh)
JP (1) JP6491784B1 (zh)
CN (1) CN110797746B (zh)
TW (1) TWI714193B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759044B (zh) * 2020-12-30 2022-03-21 環球晶圓股份有限公司 碳化矽晶片的雷射雕刻方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188516A (ja) * 1992-12-16 1994-07-08 Matsushita Electron Corp 光半導体装置およびその製造方法
CN1163014A (zh) * 1994-10-07 1997-10-22 克里研究公司 高效率发光二极管的制造方法和由此得到的二极管结构
JPH11220218A (ja) * 1997-11-07 1999-08-10 Sharp Corp 半導体発光装置、その製造方法およびマウント部材
JP2002043676A (ja) * 2000-07-25 2002-02-08 Ricoh Co Ltd サブマウント及びその製造方法並びに半導体レーザ装置
CN102165563A (zh) * 2008-09-30 2011-08-24 昭和电工株式会社 碳化硅单晶基板
JP2013161944A (ja) * 2012-02-06 2013-08-19 Mitsubishi Electric Corp ダイシング方法
CN103718298A (zh) * 2011-09-14 2014-04-09 住友电气工业株式会社 碳化硅半导体器件及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2663824B2 (ja) * 1993-02-16 1997-10-15 株式会社島津製作所 ＳｉＣのパターンエッチング方法
JP2001135885A (ja) * 1999-11-04 2001-05-18 Matsushita Electric Ind Co Ltd 半導体レーザ装置及びその組立方法
JP2003078084A (ja) * 2001-08-30 2003-03-14 Sony Corp ヒートシンクおよびサブマウント
JP2005005681A (ja) * 2003-05-20 2005-01-06 Sharp Corp 半導体発光装置およびその製造方法
US7223617B2 (en) * 2003-07-30 2007-05-29 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and a method of mounting a semiconductor laser component on a submount
JP2007019087A (ja) * 2005-07-05 2007-01-25 Sharp Corp 半導体レーザ装置、その製造方法
JP2008290888A (ja) * 2007-05-22 2008-12-04 Sumitomo Osaka Cement Co Ltd 炭化ケイ素の表面処理方法
EP2731498A4 (en) * 2011-07-14 2015-04-22 Univ South Florida IMPLANTABLE NEURONAL INTERFACE DEVICE OF LONG-TERM SILICON CARBIDE USING THE ELECTRIC FIELD EFFECT
JP6500342B2 (ja) 2013-04-27 2019-04-17 日亜化学工業株式会社 半導体レーザ装置の製造方法並びにサブマウントの製造方法
JP6311384B2 (ja) * 2014-03-24 2018-04-18 三菱電機株式会社 炭化珪素半導体装置の製造方法
WO2017098689A1 (ja) * 2015-12-09 2017-06-15 パナソニック株式会社 半導体発光装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188516A (ja) * 1992-12-16 1994-07-08 Matsushita Electron Corp 光半導体装置およびその製造方法
CN1163014A (zh) * 1994-10-07 1997-10-22 克里研究公司 高效率发光二极管的制造方法和由此得到的二极管结构
JPH11220218A (ja) * 1997-11-07 1999-08-10 Sharp Corp 半導体発光装置、その製造方法およびマウント部材
JP2002043676A (ja) * 2000-07-25 2002-02-08 Ricoh Co Ltd サブマウント及びその製造方法並びに半導体レーザ装置
CN102165563A (zh) * 2008-09-30 2011-08-24 昭和电工株式会社 碳化硅单晶基板
CN103718298A (zh) * 2011-09-14 2014-04-09 住友电气工业株式会社 碳化硅半导体器件及其制造方法
JP2013161944A (ja) * 2012-02-06 2013-08-19 Mitsubishi Electric Corp ダイシング方法

Also Published As

Publication number Publication date
JP2020021894A (ja) 2020-02-06
US11011465B2 (en) 2021-05-18
US20200043844A1 (en) 2020-02-06
JP6491784B1 (ja) 2019-03-27
TWI714193B (zh) 2020-12-21
CN110797746A (zh) 2020-02-14
TW202011483A (zh) 2020-03-16

Similar Documents

Publication Publication Date Title
JP7091801B2 (ja) 貫通電極基板及びその製造方法、並びに実装基板
JP2009246401A (ja) 高信頼性多層回路基板およびその形成方法
JPH1027971A (ja) 有機薄膜多層配線基板の切断方法
CN110797746B (zh) 单晶碳化硅基板、其制造方法以及半导体激光器
JP2007514328A (ja) レーザーダイシングの方法及び装置
US6184476B1 (en) Thin multi-layer circuit board having a remodeling pad layer and a metallic barrier layer with an exclusion zone
JP2010050164A (ja) パワーモジュール用基板の製造方法
JP4703060B2 (ja) サファイア基板とその製造方法およびこれを用いた電子装置とその製造方法
US8456023B2 (en) Semiconductor wafer processing
JP2008153340A (ja) 半導体装置およびその製造方法
JP6315470B2 (ja) 分割方法
CN112260055B (zh) 两面安装基板、两面安装基板的制造方法及半导体激光器
JP2004152967A (ja) 反応性イオンエッチングによる貫通孔の形成方法及び反応性イオンエッチングにより形成された貫通孔を有する基板
JP2010258062A (ja) インターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法
JP2016058578A (ja) 分割方法
US20080003819A1 (en) Laser isolation of metal over alumina underlayer and structures formed thereby
JP4362350B2 (ja) ステンシルマスクの製造方法
JP2016039279A (ja) 加工方法
US20050085091A1 (en) Wafer etching techniques
JP2006186847A (ja) 水晶片集合体とその製造方法、フォトマスク、及び水晶振動子
CN107516648B (zh) 线路板结构的制造方法
JP2003347706A (ja) 導電膜の形成方法
US20220173049A1 (en) Reducing stress cracks in substrates
JP6007754B2 (ja) 配線構造の製造方法
JP2000031638A (ja) ダイヤモンドプレートに導電性貫通孔を形成する方法およびダイヤモンドプレート

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant