JP2016058578A - 分割方法 - Google Patents
分割方法 Download PDFInfo
- Publication number
- JP2016058578A JP2016058578A JP2014184309A JP2014184309A JP2016058578A JP 2016058578 A JP2016058578 A JP 2016058578A JP 2014184309 A JP2014184309 A JP 2014184309A JP 2014184309 A JP2014184309 A JP 2014184309A JP 2016058578 A JP2016058578 A JP 2016058578A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- resist film
- protective member
- teg
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 230000001681 protective effect Effects 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 28
- 239000007888 film coating Substances 0.000 claims abstract description 23
- 238000009501 film coating Methods 0.000 claims abstract description 23
- 239000002390 adhesive tape Substances 0.000 claims abstract description 15
- 239000011248 coating agent Substances 0.000 claims abstract description 5
- 238000000576 coating method Methods 0.000 claims abstract description 5
- 238000001020 plasma etching Methods 0.000 claims description 25
- 238000000227 grinding Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000003672 processing method Methods 0.000 description 4
- 238000004380 ashing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Dicing (AREA)
Abstract
【課題】ストリートに沿ってTEGが形成されたウェーハを適切に分割できる分割方法を提供する。
【解決手段】ウェーハ(11)の表面側に第1のレジスト膜(23)を被覆する第1のレジスト膜被覆工程と、ウェーハの表面側からプラズマエッチングを施しデバイス(17a)とTEG(17b)との間の低誘電率絶縁膜(19)を除去する第1のエッチング工程と、第1のレジスト膜除去工程と、ウェーハの表面に保護部材(25)を貼着する保護部材貼着工程と、ウェーハの裏面側に第2のレジスト膜(27)を被覆する第2のレジスト膜被覆工程と、ウェーハの裏面側からプラズマエッチングを施し半導体基板(13)のストリート(15)に対応する部分を除去する第2のエッチング工程と、第2のレジスト膜除去工程と、ウェーハの裏面側に粘着テープ(29)を貼着するウェーハ保持工程と、ウェーハの表面から保護部材を剥離する保護部材除去工程と、を含む。
【選択図】図5
【解決手段】ウェーハ(11)の表面側に第1のレジスト膜(23)を被覆する第1のレジスト膜被覆工程と、ウェーハの表面側からプラズマエッチングを施しデバイス(17a)とTEG(17b)との間の低誘電率絶縁膜(19)を除去する第1のエッチング工程と、第1のレジスト膜除去工程と、ウェーハの表面に保護部材(25)を貼着する保護部材貼着工程と、ウェーハの裏面側に第2のレジスト膜(27)を被覆する第2のレジスト膜被覆工程と、ウェーハの裏面側からプラズマエッチングを施し半導体基板(13)のストリート(15)に対応する部分を除去する第2のエッチング工程と、第2のレジスト膜除去工程と、ウェーハの裏面側に粘着テープ(29)を貼着するウェーハ保持工程と、ウェーハの表面から保護部材を剥離する保護部材除去工程と、を含む。
【選択図】図5
Description
本発明は、ストリートに沿ってTEG(Test Elements Group)が形成されたウェーハを分割する分割方法に関する。
携帯電話に代表される小型軽量な電子機器では、IC等の電子回路(デバイス)を備えるデバイスチップが必須の構成となっている。デバイスチップは、例えば、シリコン等の材料でなる半導体基板の表面をストリートと呼ばれる複数の分割予定ラインで区画し、各領域にデバイスを形成した後、このストリートに沿って半導体基板を分割することで製造できる。
近年、デバイスの配線間をLow−k膜と呼ばれる低誘電率絶縁膜で絶縁する技術が実用化されている。配線間の絶縁にLow−k膜を用いることで、プロセスの微細化により配線の間隔が狭くなっても、配線間に生じる静電容量を小さく抑え、信号の遅延を抑制できる。これにより、デバイスの処理能力は高く維持される。
上述したLow−k膜は、複数の層を重ねて形成されており、その機械的強度は低い。そのため、例えば、半導体基板を切削ブレードで切削して分割すると、Low−k膜は半導体基板から剥離してしまう。この問題に対し、レーザー光線を照射してLow−k膜の一部を除去した後に半導体基板を切削する加工方法が提案されている(例えば、特許文献1参照)。
この加工方法では、まず、半導体基板の表面側からストリートに沿ってレーザー光線を照射し、Low−k膜の一部をアブレーションで除去する。その後、Low−k膜が除去された領域を切削ブレードで切削すれば、Low−k膜の剥離の可能性を低く抑えながら半導体基板を分割できる。
ところで、半導体基板のストリートには、TEG(Test Elements Group)と呼ばれるテスト用の素子が配置されることがある。この半導体基板の分割に上述の加工方法を適用すると、TEGに含まれる金属パターンでレーザー光線が遮られ、Low−k膜を適切に除去できない。レーザー光線の出力を高めればLow−k膜を除去できるが、その場合、デブリが飛散し易くなってデバイスチップの品質も低下してしまう。
この半導体基板を分割するために、プラズマエッチングを利用した加工方法を採用することも考えられる(例えば、特許文献2参照)。しかしながら、シリコン等の材料でなる半導体基板を加工するプラズマエッチングでは、TEGに含まれる金属パターンを適切に除去できない。
本発明はかかる問題点に鑑みてなされたものであり、その目的とするところは、ストリートに沿ってTEGが形成されたウェーハを適切に分割できる分割方法を提供することである。
本発明によれば、半導体基板の表面側を格子状のストリートで区画した複数の領域にデバイスが形成され、該ストリートと重なる領域にTEGが形成され、該デバイスと該TEGとの間に低誘電率絶縁膜が形成されたウェーハを該ストリートに沿って分割する分割方法であって、該ウェーハの表面側の該デバイスに対応する部分に第1のレジスト膜を被覆する第1のレジスト膜被覆工程と、該ウェーハの表面側から該低誘電率絶縁膜を除去するためのプラズマエッチングを施し、該デバイスと該TEGとの間に形成された該低誘電率絶縁膜を除去する第1のエッチング工程と、該第1のレジスト膜を除去する第1のレジスト膜除去工程と、該ウェーハの表面に保護部材を貼着する保護部材貼着工程と、該ウェーハの裏面側の該デバイスに対応する部分に第2のレジスト膜を被覆する第2のレジスト膜被覆工程と、該ウェーハの裏面側から該半導体基板を除去するためのプラズマエッチングを施し、該半導体基板の該ストリートに対応する部分を除去する第2のエッチング工程と、該第2のレジスト膜を除去する第2のレジスト膜除去工程と、該ウェーハの裏面側を粘着テープに貼着し、該粘着テープを介して環状のフレームに該ウェーハを保持させるウェーハ保持工程と、該環状のフレームに保持された該ウェーハの表面から該保護部材を剥離することで、該TEGに対応する残存部を除去する保護部材除去工程と、を含むことを特徴とする分割方法が提供される。
本発明において、該第2のレジスト膜被覆工程の前に、該ウェーハの裏面を研削して該ウェーハを所望の厚さにする裏面研削工程をさらに含むことが好ましい。
本発明に係る分割方法では、ウェーハを表面側からプラズマエッチングしてストリートと重なる低誘電率絶縁膜を除去し、ウェーハを裏面側からプラズマエッチングしてストリートと重なる半導体基板を除去した後に、ウェーハの表面に貼着された保護部材を剥離する。
このように、ストリートと重なる半導体基板及び低誘電率絶縁膜をプラズマエッチングによって除去することで、ストリートのTEGに対応して残存する残存部は、保護部材で支持された状態になる。よって、保護部材をウェーハから剥離すれば、TEGに対応する残存部を除去してウェーハを適切に分割できる。
添付図面を参照して、本発明の実施形態について説明する。本実施形態に係る分割方法は、第1のレジスト膜被覆工程(図2(A)参照)、第1のエッチング工程(図2(B)及び図2(C)参照)、第1のレジスト膜除去工程(図3(A)参照)、保護部材貼着工程(図3(B)参照)、第2のレジスト膜被覆工程(図3(C)参照)、第2のエッチング工程(図4(A)及び図4(B)参照)、第2のレジスト膜除去工程(図5(A)参照)、ウェーハ保持工程(図5(B)参照)、及び保護部材除去工程(図5(C)参照)を含む。
第1のレジスト膜被覆工程では、ウェーハの第1面(表面)側のデバイスに対応する部分に第1のレジスト膜を被覆する。第1のエッチング工程では、ウェーハを第1面側からプラズマエッチングして、デバイスとTEGとの間の低誘電率絶縁膜を除去する。
第1のレジスト膜除去工程では、ウェーハの第1面側を被覆する第1のレジスト膜を除去する。保護部材貼着工程では、ウェーハの第1面に保護部材を貼着する。第2のレジスト膜被覆工程では、ウェーハの第2面(裏面)側のデバイスに対応する部分に第2のレジスト膜を被覆する。
第2のエッチング工程では、ウェーハを第2面側からプラズマエッチングして、半導体基板のストリートに対応する部分を除去する。第2のレジスト膜除去工程では、ウェーハの第2面側を被覆する第2のレジスト膜を除去する。
ウェーハ保持工程では、ウェーハの第2面側に粘着テープを貼着し、この粘着テープを介してウェーハを環状のフレームに保持させる。保護部材除去工程では、ウェーハの第1面に貼着された保護部材を剥離して、TEGに対応してストリートに残存する残存部を除去する。以下、本実施形態に係る分割方法について詳述する。
まず、本実施形態の分割方法で分割されるウェーハについて説明する。図1(A)は、ウェーハの構成例を模式的に示す斜視図であり、図1(B)は、ウェーハの構成例を模式的に示す断面図である。
図1(A)及び図1(B)に示すように、本実施形態のウェーハ11は、シリコン等の半導体材料でなる円盤状の半導体基板13を含む。半導体基板13の第1面(表面)13a側は、中央のデバイス領域と、デバイス領域を囲む外周余剰領域とに分けられている。
デバイス領域は、格子状に配列されたストリート(分割予定ライン)15でさらに複数の領域に区画されており、各領域にはIC等のデバイス17aが形成されている。一方、ストリート15と重なる領域には、図1(B)に示すように、テスト用の素子であるTEG(Test Elements Group)17bが配置されている。
半導体基板13の第1面13aには、Low−k膜と呼ばれる複数の低誘電率絶縁膜19と、配線等を構成する複数の金属パターン21とが積層形成されている。この低誘電率絶縁膜19及び金属パターン21によって、上述したデバイス17a及びTEG17bの配線層が構成されている。なお、低誘電率絶縁膜19は、デバイス17aとTEG17bとの間の領域にも配置されている。
本実施形態の分割方法では、まず、ウェーハ11の第1面側(半導体基板13の第1面13a側)のデバイス17aに対応する部分を第1のレジスト膜で被覆する第1のレジスト膜被覆工程を実施する。図2(A)は、第1のレジスト膜被覆工程を模式的に示す断面図である。
第1のレジスト膜被覆工程では、まず、ウェーハ11の第1面側を、後のプラズマエッチングに耐性のあるネガ型又はポジ型のフォトレジストで被覆する。次に、デバイス17aに対応して光を透過する透過パターン、又はデバイス17aに対応して光を遮蔽する遮蔽パターンを備えたフォトマスクを用い、ウェーハ11の第1面側を被覆するフォトレジストを露光、現像して第1のレジスト膜23を形成する。
これにより、ウェーハ11の第1面側のデバイス17aに対応する部分をプラズマエッチングに耐性のある第1のレジスト膜23で覆い、ウェーハ11の第1面側のストリート15に対応する部分を露出させることができる。
なお、第1のレジスト膜23の形成方法は、これに限定されない。例えば、デバイス17aに対応する複数の開口を備えたテンプレートをウェーハ11の第1面側に重ね、デバイス17aに対応するウェーハ11の第1面側にレジスト材を滴下して硬化させる方法で第1のレジスト膜23を形成しても良い。
第1のレジスト膜被覆工程の後には、ウェーハ11を第1面側からプラズマエッチングして、デバイス17aとTEG17bとの間に形成された低誘電率絶縁膜19を除去する第1のエッチング工程を実施する。図2(B)は、第1のエッチング工程を模式的に示す断面図であり、図2(C)は、第1のエッチング工程後のウェーハ11を模式的に示す断面図である。
第1のエッチング工程では、まず、一対の電極を備えた真空チャンバ(不図示)の処理空間内にウェーハ11を搬入し、第1面側が露出するように電極間に載置する。次に、処理空間を密閉して排気しつつ、プラズマエッチング用のガスを所定の流量で供給する。この状態で、電極に所定の高周波電力を供給すると、電極間にラジカルやイオンを含むプラズマが発生し、図2(B)に示すように、デバイス17aとTEG17bとの間に形成された低誘電率絶縁膜19をプラズマエッチングできる。
例えば、低誘電率絶縁膜19が、SiO2(比誘電率:3.9〜4.3程度)やSiOC(比誘電率:2.7〜2.9程度)等でなる場合、CF4、C4F8、O2、Arの混合ガスをプラズマエッチング用のガスとして用いると良い。ただし、プラズマエッチング用のガスは、低誘電率絶縁膜19の材質に応じて変更される。
また、電極に供給される電力やガスの混合比、流量等の条件は、低誘電率絶縁膜19を除去できる範囲で設定される。図2(C)に示すように、デバイス17aとTEG17bとの間に形成された低誘電率絶縁膜19が除去されると、第1のエッチング工程は終了する。
第1のエッチング工程の後には、第1のレジスト膜23を除去する第1のレジスト膜除去工程を実施する。図3(A)は、第1のレジスト膜除去工程を模式的に示す断面図である。第1のレジスト膜除去工程では、例えば、第1のレジスト膜23をアッシング等の方法で除去する。図3(A)に示すように、第1のレジスト膜23が除去され、ウェーハ11の第1面側が露出した状態になると、第1のレジスト膜除去工程は終了する。
第1のレジスト膜除去工程の後には、ウェーハ11の第1面に保護部材を貼着する保護部材貼着工程を実施する。図3(B)は、保護部材貼着工程を模式的に示す断面図である。この保護部材貼着工程では、ウェーハ11と同等以上の径を有する保護部材25をウェーハ11の第1面(半導体基板13の第1面13a側)に貼着する。
これにより、ウェーハ11の第1面全体を保護部材25で覆って保護できる。保護部材25としては、例えば、後のプラズマエッチングに耐性のある半導体ウェーハ、ガラス基板、金属基板、樹脂基板、粘着テープ等を用いることが好ましい。
保護部材貼着工程の後には、ウェーハ11の第2面側(半導体基板13の第2面(裏面)13b側)のデバイス17aに対応する部分を第2のレジスト膜で被覆する第2のレジスト膜被覆工程を実施する。図3(C)は、第2のレジスト膜被覆工程を模式的に示す断面図である。
第2のレジスト膜被覆工程は、第1のレジスト膜被覆工程と同様の手順で実施される。具体的には、まず、ウェーハ11の第2面側を、後述するプラズマエッチングに耐性のあるネガ型又はポジ型のフォトレジストで被覆する。
次に、デバイス17aに対応して光を透過する透過パターン、又はデバイス17aに対応して光を遮蔽する遮蔽パターンを備えたフォトマスクを用い、ウェーハ11の第2面側を被覆するフォトレジストを露光、現像して第2のレジスト膜27を形成する。
これにより、ウェーハ11の第2面側のデバイス17aに対応する部分をプラズマエッチングに耐性のある第2のレジスト膜27で覆い、ウェーハ11の第2面側のストリート15に対応する部分を露出させることができる。
なお、第2のレジスト膜27の形成方法は、これに限定されない。例えば、デバイス17aに対応する複数の開口を備えたテンプレートをウェーハ11の第2面側に重ね、デバイス17aに対応するウェーハ11の第2面側にレジスト材を滴下して硬化させる方法で第2のレジスト膜27を形成しても良い。
また、この第2のレジスト膜被覆工程の前には、第2面側を研削してウェーハ11を所望の厚さまで薄くする研削工程(裏面研削工程)を実施しても良い。この研削工程でウェーハ11を薄くすれば、ウェーハ11から分割されるデバイスチップを小型化、軽量化できる。また、ウェーハ11を薄くすることで、後のプラズマエッチングに要する時間を短縮できる。
第2のレジスト膜被覆工程の後には、ウェーハ11を第2面側からプラズマエッチングして、半導体基板13のストリート15に対応する部分を除去する第2のエッチング工程を実施する。図4(A)は、第2のエッチング工程を模式的に示す断面図であり、図4(B)は、第2のエッチング工程後のウェーハ11を模式的に示す断面図である。
第2のエッチング工程では、まず、上述した真空チャンバ(不図示)の処理空間内にウェーハ11を搬入し、第2面側が露出するように電極間に載置する。次に、処理空間を密閉して排気しつつ、プラズマエッチング用のガスを所定の流量で供給する。この状態で、電極に所定の高周波電力を供給すると、電極間にラジカルやイオンを含むプラズマが発生し、図4(A)に示すように、ストリート15に対応する半導体基板13の第2面13b側をプラズマエッチングできる。
例えば、半導体基板13がシリコンでなる場合、シリコンのプラズマエッチングに適したSF6等のガスをプラズマエッチング用のガスとして用いると良い。ただし、プラズマエッチング用のガスは、半導体基板13の材質に応じて変更される。また、電極に供給される電力やガスの流量等の条件は、半導体基板13を除去できる範囲で設定される。
半導体基板13のストリート15に対応する部分が除去されると、第2のエッチング工程は終了する。第2のエッチング工程が終了すると、図4(B)に示すように、ストリート15に対応する部分には、保護部材25に支持された状態でTEG17bの配線層(残存部)17cが残存する。
第2のエッチング工程の後には、ウェーハ11の第2面側を被覆する第2のレジスト膜27を除去する第2のレジスト膜除去工程を実施する。図5(A)は、第2のレジスト膜除去工程を模式的に示す断面図である。第2のレジスト膜除去工程では、例えば、第2のレジスト膜27をアッシング等の方法で除去する。図5(A)に示すように、第2のレジスト膜27が除去され、ウェーハ11の第2面側が露出した状態になると、第2のレジスト膜除去工程は終了する。
第2のレジスト膜除去工程の後には、ウェーハ11の第2面に粘着テープを貼着し、この粘着テープを介してウェーハ11を環状のフレームで保持するウェーハ保持工程を実施する。図5(B)は、ウェーハ保持工程を模式的に示す断面図である。
ウェーハ保持工程では、まず、露出しているウェーハ11の第2面(半導体基板13の第2面13b)に、ウェーハ11より大径の粘着テープ29を貼着する。そして、ウェーハ11を囲む環状のフレーム(不図示)を粘着テープ29に固定する。これにより、ウェーハ11は、粘着テープ29を介して環状のフレームに保持される。
ウェーハ保持工程の後には、ウェーハ11の第1面側に貼着された保護部材25を剥離して配線層17cを除去する保護部材除去工程を実施する。図5(C)は、保護部材除去工程を模式的に示す断面図である。
保護部材除去工程では、図5(C)に示すように、保護部材25をウェーハ11の第1面側から剥離する。上述のように、配線層17cは保護部材25で支持されているので、保護部材25をウェーハ11から剥離すると、配線層17cも除去される。その結果、粘着テープ29には、ウェーハ11をストリート15に沿って分割したデバイスチップが残る。
以上のように、本実施形態に係る分割方法では、ウェーハ11を第1面(表面)側からプラズマエッチングしてストリート15と重なる低誘電率絶縁膜19を除去し、ウェーハ11を第2面(裏面)側からプラズマエッチングしてストリート15と重なる半導体基板13を除去した後に、ウェーハ11の第1面に貼着された保護部材25を剥離する。
このように、ストリート15と重なる半導体基板13及び低誘電率絶縁膜19をプラズマエッチングによって除去することで、ストリート15のTEG17bに対応して残存する配線層(残存部)17cは、保護部材25で支持された状態になる。よって、保護部材25をウェーハ11から剥離すれば、TEG17bに対応する配線層17cを除去してウェーハ11を適切に分割できる。
なお、上記実施形態に係る構成、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
11 ウェーハ
13 半導体基板
13a 第1面(表面)
13b 第2面(裏面)
15 ストリート(分割予定ライン)
17a デバイス
17b TEG
17c 配線層(残存部)
19 低誘電率絶縁膜
21 金属パターン
23 第1のレジスト膜
25 保護部材
27 第2のレジスト膜
29 粘着テープ
13 半導体基板
13a 第1面(表面)
13b 第2面(裏面)
15 ストリート(分割予定ライン)
17a デバイス
17b TEG
17c 配線層(残存部)
19 低誘電率絶縁膜
21 金属パターン
23 第1のレジスト膜
25 保護部材
27 第2のレジスト膜
29 粘着テープ
Claims (2)
- 半導体基板の表面側を格子状のストリートで区画した複数の領域にデバイスが形成され、該ストリートと重なる領域にTEGが形成され、該デバイスと該TEGとの間に低誘電率絶縁膜が形成されたウェーハを該ストリートに沿って分割する分割方法であって、
該ウェーハの表面側の該デバイスに対応する部分に第1のレジスト膜を被覆する第1のレジスト膜被覆工程と、
該ウェーハの表面側から該低誘電率絶縁膜を除去するためのプラズマエッチングを施し、該デバイスと該TEGとの間に形成された該低誘電率絶縁膜を除去する第1のエッチング工程と、
該第1のレジスト膜を除去する第1のレジスト膜除去工程と、
該ウェーハの表面に保護部材を貼着する保護部材貼着工程と、
該ウェーハの裏面側の該デバイスに対応する部分に第2のレジスト膜を被覆する第2のレジスト膜被覆工程と、
該ウェーハの裏面側から該半導体基板を除去するためのプラズマエッチングを施し、該半導体基板の該ストリートに対応する部分を除去する第2のエッチング工程と、
該第2のレジスト膜を除去する第2のレジスト膜除去工程と、
該ウェーハの裏面側を粘着テープに貼着し、該粘着テープを介して環状のフレームに該ウェーハを保持させるウェーハ保持工程と、
該環状のフレームに保持された該ウェーハの表面から該保護部材を剥離することで、該TEGに対応する残存部を除去する保護部材除去工程と、を含むことを特徴とする分割方法。 - 該第2のレジスト膜被覆工程の前に、該ウェーハの裏面を研削して該ウェーハを所望の厚さにする裏面研削工程をさらに含むことを特徴とする請求項1に記載の分割方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014184309A JP2016058578A (ja) | 2014-09-10 | 2014-09-10 | 分割方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014184309A JP2016058578A (ja) | 2014-09-10 | 2014-09-10 | 分割方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016058578A true JP2016058578A (ja) | 2016-04-21 |
Family
ID=55756718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014184309A Pending JP2016058578A (ja) | 2014-09-10 | 2014-09-10 | 分割方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016058578A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018046208A (ja) * | 2016-09-15 | 2018-03-22 | 株式会社ディスコ | ウエーハの加工方法 |
JP2019029640A (ja) * | 2017-07-26 | 2019-02-21 | 株式会社沖データ | 被駆動素子チップの製造方法並びに被駆動素子チップ、露光装置及び画像形成装置 |
US11469180B2 (en) | 2019-10-28 | 2022-10-11 | Samsung Electronics Co., Ltd. | Semiconductor device including an insulating material layer with concave-convex portions |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10112447A (ja) * | 1996-10-01 | 1998-04-28 | Samsung Electron Co Ltd | 不連続絶縁層領域を有する半導体集積回路素子及びその製造方法 |
JP2006196573A (ja) * | 2005-01-12 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 半導体チップの製造方法及び半導体ウェハ |
JP2012138449A (ja) * | 2010-12-27 | 2012-07-19 | Teramikros Inc | 半導体装置の製造方法 |
JP2012243945A (ja) * | 2011-05-19 | 2012-12-10 | Panasonic Corp | 半導体チップの製造方法 |
-
2014
- 2014-09-10 JP JP2014184309A patent/JP2016058578A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10112447A (ja) * | 1996-10-01 | 1998-04-28 | Samsung Electron Co Ltd | 不連続絶縁層領域を有する半導体集積回路素子及びその製造方法 |
JP2006196573A (ja) * | 2005-01-12 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 半導体チップの製造方法及び半導体ウェハ |
JP2012138449A (ja) * | 2010-12-27 | 2012-07-19 | Teramikros Inc | 半導体装置の製造方法 |
JP2012243945A (ja) * | 2011-05-19 | 2012-12-10 | Panasonic Corp | 半導体チップの製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018046208A (ja) * | 2016-09-15 | 2018-03-22 | 株式会社ディスコ | ウエーハの加工方法 |
JP2019029640A (ja) * | 2017-07-26 | 2019-02-21 | 株式会社沖データ | 被駆動素子チップの製造方法並びに被駆動素子チップ、露光装置及び画像形成装置 |
JP7013888B2 (ja) | 2017-07-26 | 2022-02-01 | 沖電気工業株式会社 | 被駆動素子チップの製造方法並びに被駆動素子チップ、露光装置及び画像形成装置 |
US11469180B2 (en) | 2019-10-28 | 2022-10-11 | Samsung Electronics Co., Ltd. | Semiconductor device including an insulating material layer with concave-convex portions |
US11935832B2 (en) | 2019-10-28 | 2024-03-19 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI654709B (zh) | 切割晶圓背側上具有焊料凸塊的晶圓 | |
TWI552215B (zh) | 使用可物理性移除的遮罩之雷射及電漿蝕刻晶圓切割 | |
TWI652767B (zh) | Wafer processing method | |
US20140329373A1 (en) | Method of Dicing a Wafer | |
US10410923B2 (en) | Method of processing wafer | |
JP4338650B2 (ja) | 半導体チップの製造方法 | |
US9236264B2 (en) | Wafer processing method | |
JP2007019386A (ja) | 半導体チップの製造方法 | |
JP2015095508A (ja) | ウェーハの加工方法 | |
US20190148132A1 (en) | Method of manufacturing small-diameter wafer | |
JP6377449B2 (ja) | ウエーハの分割方法 | |
JP6315470B2 (ja) | 分割方法 | |
JP2016058578A (ja) | 分割方法 | |
JP2019114712A (ja) | 素子チップの製造方法 | |
JP6305269B2 (ja) | 加工方法 | |
US9112019B2 (en) | Wafer processing utilizing a frame with a plurality of partitions | |
US10115636B2 (en) | Processing method for workpiece | |
US9123797B2 (en) | Resin powder wafer processing utilizing a frame with a plurality of partitions | |
CN109979879B (zh) | 半导体芯片制造方法 | |
JP2017041587A (ja) | ウエーハの分割方法 | |
JP6062254B2 (ja) | ウエーハの加工方法 | |
JP6573803B2 (ja) | 半導体ウエーハの分割方法 | |
JP6318046B2 (ja) | ウエーハの分割方法 | |
JP2014204062A (ja) | プラズマエッチング方法 | |
TW201508865A (zh) | 塗佈用於雷射劃線及電漿蝕刻的水溶性光罩之方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180320 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180918 |