JP2017041587A - ウエーハの分割方法 - Google Patents
ウエーハの分割方法 Download PDFInfo
- Publication number
- JP2017041587A JP2017041587A JP2015163594A JP2015163594A JP2017041587A JP 2017041587 A JP2017041587 A JP 2017041587A JP 2015163594 A JP2015163594 A JP 2015163594A JP 2015163594 A JP2015163594 A JP 2015163594A JP 2017041587 A JP2017041587 A JP 2017041587A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- semiconductor wafer
- dividing
- street
- streets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 187
- 239000004065 semiconductor Substances 0.000 claims abstract description 136
- 239000000758 substrate Substances 0.000 claims description 47
- 238000001020 plasma etching Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 230000000903 blocking effect Effects 0.000 abstract 2
- 239000007789 gas Substances 0.000 description 38
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 230000001681 protective effect Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 229920003986 novolac Polymers 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Dicing (AREA)
Abstract
Description
(1)エッチングマスク形成工程
半導体ウエーハ1においては、例えば図3に示すように、シリコンからなる半導体基板2の上に誘電体膜4が積層され、デバイス領域24においては誘電体層4の上にメタル層5が形成され、さらにその上には誘電体膜6が全面にわたって積層されている。誘電体膜4は、例えばSiOCやSiOFのようなLow-k膜41と、例えばSiO2膜40とから構成されている。また、誘電体膜6は、例えばシリコン窒化(SiN)膜により構成される。メタル層5の下方には、メタル層5と半導体基板2とを導通させるための配線50が形成されている。この配線50は、例えばタングステンにより形成されている。プラズマエッチングの前に、図3に示すように、半導体ウエーハ1の表面側の誘電体膜6の上に、レジスト3を被覆する。誘電体膜の積層の組合せは、上記に限定されない。
次に、エッチングチャンバーを有するプラズマエッチング装置において、プラズマエッチングを行う。半導体基板2の裏面25を静電チャックからなる保持テーブル(不図示)において保持し、図5に示すように、エッチングチャンバー内にエッチング用ガスを導入し高周波電力を印加してプラズマ化することにより、半導体ウエーハ1の表面側のレジスト3が被覆されていない部分をエッチングしていく。なお、遮蔽部30の下方に位置する誘電体層4及び誘電体膜6はエッチングされない。
(条件A)
エッチングガス: SF6ガス
プラズマ支援ガス: Arガス
エッチングガス供給量:1500[cc/分]
プラズマ支援ガス供給量:1000[cc/分]
高周波電力の出力: 3[kW]
バイアス電力の出力: 300[W]
(条件B)
エッチングガス: C4F8ガス
プラズマ支援ガス: Arガス
エッチングガス供給量:1000[cc/分]
プラズマ支援ガス供給量: 500[cc/分]
高周波電力の出力: 3[kW]
バイアス電力の出力: 0[W]
ここで、処理圧力を10Paとし、条件Aを0.6秒間、条件Bを0.4秒間、交互に繰り返して半導体基板2をエッチングする。
次に、酸素プラズマや窒素プラズマによるアッシングによって、図6に示すように、遮蔽部30を含むレジスト3を除去する。また、必要に応じて、半導体ウエーハ1を洗浄してもよい。
次に、図7に示すように、半導体ウエーハ1の表面側に保護部材8を貼着して保護部材8側を保持し、半導体基板2の裏面25に、回転する研削砥石9を接触させて裏面25を研削する。そして、最終仕上がり面26まで研削されると、エッチング溝7が半導体基板2から表出し、半導体ウエーハ1が個々のチップに個片化され、最終仕上がり厚さをチップが形成される。
(1)エッチングマスク形成工程
最初に、第1実施形態と同様に、図3に示したように、半導体ウエーハ1の表面側の誘電体膜6の上に、レジスト3を被覆する。半導体ウエーハ1の構造は、第1実施形態と同様であり、図3に示したとおりである。
(2−1)第1エッチングステップ
次に、図8に示すように、半導体基板2の裏面25をプラズマエッチング装置の保持テーブル(不図示)において保持し、エッチングチャンバー内にエッチング用ガスを導入する。そして、半導体ウエーハ1の上方のプラズマ発生部(不図示)に高周波電力を印加するとともに、半導体ウエーハ1を保持する保持テーブル側にバイアス電力を印加して、プラズマ化させたエッチングガスでエッチングする。Low-k膜41及びSiO2膜40並びに誘電体膜6のエッチングには、エッチング用ガスとして、CxFy系ガス、CxHyFz系ガスを用いることができる。プラズマ支援ガスとして、Ar、He等の希ガスを混合して用いてもよい。エッチング時には、半導体基板2の裏面25にサポート基板(不図示)を貼着してもよい。
次に、酸素プラズマや窒素プラズマによるアッシングによって、図9に示すように、遮蔽部30を含むレジスト3を除去する。また、必要に応じて、半導体ウエーハ1を洗浄してもよい。
次に、半導体基板2の裏面25をプラズマエッチング装置の保持テーブル(不図示)において保持し、半導体ウエーハ1の表面側にエッチング用ガスを導入する。そして、半導体ウエーハ1の上方のプラズマ発生部(不図示)に高周波電力を印加するとともに、半導体ウエーハ1を保持する保持テーブル側にバイアス電力を印加してプラズマ化されたエッチングガスで半導体基板2をエッチングする。エッチングガスとしては、例えばSF6、CF4、C2F6、C2F4等のフッ素系ガスを用いるとよい。また、半導体基板2のエッチングには、前述のプロセスを用いるとよい。エッチング時には、半導体基板2の裏面25にサポート基板(不図示)を貼着してもよい。
次に、図11に示すように、半導体ウエーハ1の表面側に保護部材8を貼着し、半導体基板2の裏面25に回転する研削砥石9を接触させて裏面25を研削する。そして、最終仕上がり面26まで研削されると、エッチング溝7が半導体基板2から表出し、半導体ウエーハ1が個々のチップに個片化される。エッチング工程において形成されたエッチング溝10aは、その側面が半導体ウエーハ1の表面及び裏面に対してほぼ垂直に形成されているため、分割工程によって形成された個々のチップも、チップの表面及び裏面に対してほぼ垂直な面となり、チップの裏面が矩形に形成され、品質が向上する。
(1)研削工程
図12に示すように、半導体ウエーハ1の表面側に保護部材8を貼着し、保護部材8側を研削装置の保持テーブル(不図示)において保持する。そして、半導体基板2の裏面25に回転する研削砥石9を接触させて裏面25を研削する。そして、最終仕上がり面26まで研削され、半導体ウエーハ1が所定の最終仕上がり厚さに形成されると、研削を終了する。
次に、図13に示すように、最終仕上がり面26まで研削された半導体ウエーハ1aの表面側に、遮蔽部30を含むレジスト3を被覆する。レジスト3は、誘電体膜6の上に被覆する。レジスト3は、複数のデバイス領域24を覆い、電気的なコンタクトをとるためのメタル5上の一部分と、ストリート上の一部とを露出させる。また、図4にも示したXストリート22の非交差領域221とYストリート23の非交差領域231にはレジスト3を被覆せず誘電体膜6を露出させるが、交差領域220には、少なくともその一部に、プラズマを遮蔽する遮蔽部30となるレジスト3を被覆する。こうして被覆されたレジスト3は、全体としてエッチングマスクとなる。遮蔽部30は、図示の例では円柱状に形成されているが、この形状には限定されない。
次に、半導体基板2の最終仕上がり面26に保護部材(不図示)を貼着し、その保護部材側をプラズマエッチング装置の保持テーブル(不図示)において保持する。そして、図14に示すように、半導体ウエーハ1の表面側にエッチング用ガスを導入するとともに、半導体ウエーハ1の上方のプラズマ発生部(不図示)に高周波電力を印加するとともに、半導体ウエーハ1を保持する保持テーブル側にバイアス電力を印加してプラズマ化したエッチングガスでエッチングする。エッチング時には、半導体基板2の最終仕上がり面26にサポート基板(不図示)を貼着してもよい。
(1)研削工程
図12に示したように、半導体ウエーハ1の表面側に保護部材8を貼着し、保護部材8側を研削装置の保持テーブル(不図示)において保持する。そして、半導体基板2の裏面25に回転する研削砥石9を接触させて裏面25を研削する。そして、最終仕上がり面26まで研削され、半導体ウエーハ1aが所定の最終仕上がり厚さに形成されると、研削を終了する。
次に、図15に示すように、保護部材11を半導体ウエーハ1aの表面側に貼着する。一方、半導体基板2の最終仕上がり面26にはレジスト3aを形成する。レジスト3aは、研削された半導体基板2の裏面である最終仕上がり面26のうち、表面側の複数のデバイス24に対応する部分を覆うとともに、交差領域220に対応する裏面側の部分の少なくとも一部をプラズマから遮蔽する遮蔽部30aを有するエッチングマスクとなる。
次に、エッチングマスクであるレジスト3aを介して、図16に示すように、ストリート22,23に沿って、最初に半導体基板2をエッチングし、その後、誘電体膜4,6をエッチングする。それぞれのエッチング条件は、実施形態1と同様でよい。エッチングにより形成されるエッチング溝10cの下端が半導体ウエーハ1aの表面に達して表裏を貫通すると、半導体ウエーハ1aが個々のチップに分割され、エッチングを終了する。交差領域220には遮蔽部30aが形成されているため、その分、交差領域220におけるエッチングレートが小さくなり、ストリート全体のエッチングレートが均一化され、ストリート22,23がのびる方向(X軸方向及びY軸方向)に深さが均一なエッチング溝10cを形成することができる。また、交差領域220と非交差領域221,231とに照射されるラジカルの量の不均一が是正されるため、エッチング溝10cの側面が、表面及び裏面に対してほぼ垂直に形成される。
2:半導体基板 21:表面
22:Xストリート 23:Yストリート
220:交差領域 221,221:非交差領域
24:デバイス領域 240,241,242,243:角部
25:裏面 26:最終仕上がり面
3,3a:レジスト(エッチングマスク) 30,31:遮蔽部
310,311,312,313:側面
4:誘電体層 41:Low-k膜 40:SiO2膜 5:メタル層
6:誘電体膜 60:遮蔽部
7,10,10a,10b,10c:エッチング溝 8:保護部材 9:研削砥石
100:半導体ウエーハ 101:Xストリート 102:Yストリート
103:TEG
110:半導体ウエーハ
111:Xストリート 111o:センターライン 111a:片側領域
112:Yストリート 112o:センターライン 112a:片側領域
113:TEG 114:片側交差領域 115:遮蔽部
Claims (4)
- 半導体基板の表面に格子状に形成されたストリートによって複数の領域が区画され、この区画された領域に複数のデバイスが形成された半導体ウエーハを分割する半導体ウエーハの分割方法であって、
前記表面側の複数のデバイスを覆うとともに、前記ストリートが交差する交差領域の少なくとも一部をプラズマから遮蔽する遮蔽部を有するエッチングマスクを形成するエッチングマスク形成工程と、
前記エッチングマスクを介して、前記ストリートに沿ってエッチングして前記デバイスの仕上がり厚さに相当する深さの加工溝を形成するエッチング工程と、
前記エッチング工程の後に、前記半導体ウエーハの前記表面側を保持して、前記裏面を研削し個々のデバイスに分割する分割工程と、
を含む半導体ウエーハの分割方法。 - 半導体基板の表面に格子状に形成されたストリートによって複数の領域が区画され、この区画された領域に複数のデバイスが形成されている半導体ウエーハを分割する半導体ウエーハの分割方法であって、
前記半導体ウエーハの前記表面側を保持し、前記半導体ウエーハの裏面を研削して前記半導体ウエーハを仕上がり厚さに形成する研削工程と、
前記表面側の複数のデバイスを覆うとともに、前記ストリートが交差する交差領域の少なくとも一部をプラズマから遮蔽する遮蔽部を有するエッチングマスクを形成するエッチングマスク形成工程と、
前記エッチングマスクを介して、前記ストリートに沿ってエッチングして加工溝を形成し、個々のデバイスに分割するエッチング工程と、
を含む半導体ウエーハの分割方法。 - 前記半導体ウエーハの前記ストリートには誘電体膜が積層され、
前記遮蔽部は、前記誘電体膜をプラズマエッチングすることにより形成される請求項1または2に記載の半導体ウエーハの分割方法。 - 半導体基板の表面に格子状に形成されたストリートによって複数の領域が区画され、この区画された領域に複数のデバイスが形成されている半導体ウエーハを分割する半導体ウエーハの分割方法であって、
前記半導体基板の裏面を研削して前記半導体ウエーハを所定の仕上がり厚さに形成する研削工程と、
研削された前記裏面のうち、前記表面側の複数のデバイスに対応する部分を覆うとともに前記ストリートが交差する交差領域に対応する部分の少なくとも一部をプラズマから遮蔽する遮蔽部を有するエッチングマスクを形成するエッチングマスク形成工程と、
前記エッチングマスクを介して、前記ストリートに沿ってエッチングして加工溝を形成し、個々のデバイスに分割するエッチング工程と、
を含む半導体ウエーハの分割方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015163594A JP2017041587A (ja) | 2015-08-21 | 2015-08-21 | ウエーハの分割方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015163594A JP2017041587A (ja) | 2015-08-21 | 2015-08-21 | ウエーハの分割方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017041587A true JP2017041587A (ja) | 2017-02-23 |
Family
ID=58203770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015163594A Pending JP2017041587A (ja) | 2015-08-21 | 2015-08-21 | ウエーハの分割方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017041587A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110520972A (zh) * | 2017-04-18 | 2019-11-29 | 浜松光子学株式会社 | 芯片的制造方法及硅芯片 |
US11776894B2 (en) | 2019-08-20 | 2023-10-03 | Samsung Electronics Co., Ltd. | Semiconductor chip including low-k dielectric layer |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003071591A1 (fr) * | 2002-02-25 | 2003-08-28 | Disco Corporation | Procede de subdivision de plaquettes semi-conductrices |
JP2004172365A (ja) * | 2002-11-20 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2008226940A (ja) * | 2007-03-09 | 2008-09-25 | Matsushita Electric Ind Co Ltd | 半導体チップの製造方法 |
JP2009141024A (ja) * | 2007-12-04 | 2009-06-25 | Furukawa Electric Co Ltd:The | 粘着テープ |
JP2012124211A (ja) * | 2010-12-06 | 2012-06-28 | Panasonic Corp | 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法 |
WO2015031017A1 (en) * | 2013-08-29 | 2015-03-05 | Plasma-Therm, Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
JP2015095509A (ja) * | 2013-11-11 | 2015-05-18 | 株式会社ディスコ | ウェーハの加工方法 |
-
2015
- 2015-08-21 JP JP2015163594A patent/JP2017041587A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003071591A1 (fr) * | 2002-02-25 | 2003-08-28 | Disco Corporation | Procede de subdivision de plaquettes semi-conductrices |
JP2004172365A (ja) * | 2002-11-20 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2008226940A (ja) * | 2007-03-09 | 2008-09-25 | Matsushita Electric Ind Co Ltd | 半導体チップの製造方法 |
JP2009141024A (ja) * | 2007-12-04 | 2009-06-25 | Furukawa Electric Co Ltd:The | 粘着テープ |
JP2012124211A (ja) * | 2010-12-06 | 2012-06-28 | Panasonic Corp | 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法 |
WO2015031017A1 (en) * | 2013-08-29 | 2015-03-05 | Plasma-Therm, Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
JP2015095509A (ja) * | 2013-11-11 | 2015-05-18 | 株式会社ディスコ | ウェーハの加工方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110520972A (zh) * | 2017-04-18 | 2019-11-29 | 浜松光子学株式会社 | 芯片的制造方法及硅芯片 |
CN110520972B (zh) * | 2017-04-18 | 2023-08-08 | 浜松光子学株式会社 | 芯片的制造方法及硅芯片 |
US11776894B2 (en) | 2019-08-20 | 2023-10-03 | Samsung Electronics Co., Ltd. | Semiconductor chip including low-k dielectric layer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102023784B1 (ko) | 질화규소막 에칭 방법 | |
US9236264B2 (en) | Wafer processing method | |
JP2016528723A (ja) | ダイの破壊強度を高め、側壁を平滑化するためのレーザスクライビング及びプラズマエッチング | |
US20120282778A1 (en) | Methods Of Forming A Pattern On A Substrate | |
US20180096892A1 (en) | Device wafer processing method | |
JP6377449B2 (ja) | ウエーハの分割方法 | |
US9748138B2 (en) | Metal layer end-cut flow | |
JP6903375B2 (ja) | デバイスチップの製造方法 | |
JP2017041587A (ja) | ウエーハの分割方法 | |
JP2008103433A (ja) | 半導体装置およびその製造方法 | |
JP6315470B2 (ja) | 分割方法 | |
CN109719374B (zh) | 被加工物的加工方法 | |
JP2016058578A (ja) | 分割方法 | |
JP6305269B2 (ja) | 加工方法 | |
JP2019102481A (ja) | 被加工物の加工方法 | |
CN109979879B (zh) | 半导体芯片制造方法 | |
JP6573803B2 (ja) | 半導体ウエーハの分割方法 | |
JP2016039280A (ja) | 加工方法 | |
TWI771893B (zh) | 陣列式晶片的切割方法 | |
US20210175122A1 (en) | Semiconductor Wafer Dicing Process | |
JP2017084896A (ja) | デバイスの製造方法 | |
CN117594529A (zh) | 晶片的加工方法 | |
JP6318046B2 (ja) | ウエーハの分割方法 | |
CN117012631A (zh) | 晶圆切割方法、芯片与电子设备 | |
JP2020009803A (ja) | 板材の加工方法および素子チップの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190509 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190521 |