JP2015095509A - ウェーハの加工方法 - Google Patents
ウェーハの加工方法 Download PDFInfo
- Publication number
- JP2015095509A JP2015095509A JP2013232911A JP2013232911A JP2015095509A JP 2015095509 A JP2015095509 A JP 2015095509A JP 2013232911 A JP2013232911 A JP 2013232911A JP 2013232911 A JP2013232911 A JP 2013232911A JP 2015095509 A JP2015095509 A JP 2015095509A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- etching
- functional layer
- mask
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 title abstract description 5
- 238000005530 etching Methods 0.000 claims abstract description 43
- 239000002346 layers by function Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- 239000012530 fluid Substances 0.000 claims abstract description 11
- 238000005507 spraying Methods 0.000 claims abstract description 6
- 238000003672 processing method Methods 0.000 claims description 10
- 235000012431 wafers Nutrition 0.000 abstract description 74
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 239000003082 abrasive agent Substances 0.000 abstract description 2
- 238000000638 solvent extraction Methods 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000005422 blasting Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000002161 passivation Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 2
- 229910020177 SiOF Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920000052 poly(p-xylylene) Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920006254 polymer film Polymers 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000013518 transcription Methods 0.000 description 1
- 230000035897 transcription Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3046—Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
- H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
(1)機能層を分断するために、1本のストリートにつき2条のレーザ加工溝を形成する必要があり、生産性が低い。
(2)1本のストリートにつき2条のレーザ加工溝を形成するには、レーザビームを少なくとも2度照射する必要があるため、ウェーハに熱歪みが残留してデバイスチップの抗折強度が低下する。
(3)切削ブレードの幅よりも広い間隔で2条のレーザ加工溝を形成するため、ストリートの幅を広くする必要があり、1枚のウェーハに形成できるデバイスの数が減少する。
(4)機能層の表面にはSiO2、SiO、SiN、SiONなどを含むパシベーション膜が形成されているため、レーザビームがパシベーション膜を透過して機能層の内部に達する。この結果、機能層にレーザビームが吸収されることにより発生した熱がパシベーション膜の内側に一時的に閉じ込められて横方向に広がり、回路が形成され密度が低いデバイス側に剥離が生じる場合がある。
(1)ストリート1本につき複数のレーザ加工溝を形成する必要がない上に、砥材を含む流体の噴射及びドライエッチングにより一度に広範囲を加工することができるため、レーザビームの照射による加工よりも、生産性が向上する。特に、大口径でチップサイズが小さいウェーハの場合は、ストリートの数が多いため、生産性向上効果がより顕著に現れる。
(2)また、レーザビームの照射によるレーザ加工溝の形成を行わないため、レーザビームが吸収されて発生した熱が機能層の内部に閉じ込められることがなく、デバイス側に剥離が生じるのを防ぐことができるとともに、ウェーハに熱歪みが残留せず、デバイスチップの抗折強度の低下を防ぐことができる。
(3)ウェーハの表面からレーザビームを照射せず、砥材を含む流体の噴射及びドライエッチングによってストリートに沿った加工を行うため、ストリートの幅を広くする必要がなく、1枚のウェーハに形成できるデバイスの数を増やすことができるとともに、ストリートが直線状に形成されていないウェーハの分断も可能となるため、矩形以外の形状のデバイスや異なるサイズのデバイスを有するウェーハの加工も可能となる。
(4)溝形成ステップ及びエッチングステップでは、デバイスに対応する領域がマスクで被覆されているため、ウェーハの表面を改めて保護する必要がない。
図3に示すように、ウェーハ10の表面102側に露出した機能層12のうち、デバイス13が形成されている領域にマスク50を形成し、ストリート14にはマスク50を形成しない。例えば、ウェーハ10の表面102にフォトレジストを塗布し、所定のパターンでフォトマスクした状態で露光して現像することにより、ストリート14に対応する領域に塗布されたフォトレジストを除去し、デバイス13に対応する領域にレジスト膜を残してマスク50とし、デバイス13に対応する領域を被覆する。
マスク形成ステップを実施した後、図4に示すように、ウェーハ10の上方に配置した噴射手段70から流体72をウェーハ10に噴射する。流体72は、例えば圧縮エアーや液体などであり、ホワイトアルミナ、セリア、シリカなどの砥材を含んでいる。流体72や砥材の種類、砥材の径などは、機能層12の材質や、必要とされる加工品質などに応じて適宜選定される。噴射手段70の噴射口は、一つに限らず、複数であってもよい。
溝形成ステップを実施した後、図6に示すように、ウェーハ10を表面102側からドライエッチングすることにより、マスク50が被覆されていない領域にエッチング溝16を形成する。ドライエッチングには、例えば、特許文献2に記載のプラズマエッチング装置を用いることができる。
図7に示すように、ウェーハ10の機能層12上からマスク50を除去する。例えば、フォトレジスト膜リムーバーを用いて、マスク50を除去する。マスク形成ステップで形成したマスク50を、溝形成ステップだけでなく、エッチングステップでも利用し、その後、除去するため、エッチング専用のマスクを形成する必要がなく、工程数を減らすことができる。
エッチングステップを実施した後、例えば、図8に示す研削装置40を用いて、ウェーハ10の裏面101を研削して所定の厚みへと薄化する。この研削装置40は、被加工物を保持し回転軸419を中心として回転する保持手段41と、保持手段41に保持された被加工物を研削する研削手段42とを備えている。研削手段42は、回転軸429を中心として回転するスピンドル421と、スピンドル421の下端に連結されたマウント422とを備えている。マウント422には、下面に研削砥石431が固着されたホイール43が装着される。
図10に示すように、表面保護部材31に貼着されたデバイスチップ19の裏面101側からテープ33を貼着する。テープ33の外周部にはフレーム32に貼着されており、デバイスチップ19は、テープ33を介して、フレーム32に支持される。そして、テープ33が貼着された側を下に、表面保護部材31が貼着された側を上にして、デバイスチップ19の表面102側から表面保護部材31を剥離して除去する。このようにして、デバイス19が表面保護部材31からテープ33に転写され、デバイスチップ19の表面102側を露出させたのち、テープ33からデバイスチップ19をピックアップする。
11 基板、12 機能層、13 デバイス、
14 ストリート、16 エッチング溝、17 分断溝、
18 改質層、19 デバイスチップ、
31 表面保護部材、32 フレーム、33 テープ、
40 研削装置、41 保持手段、419 回転軸、
42 研削手段、421 スピンドル、422 マウント、429 回転軸、
43 ホイール、431 研削砥石、
50 マスク、70 噴射手段、72 流体、
90 外力付与装置、
91 支持手段、92 載置手段、93 把持手段、94 移動手段
Claims (3)
- 基板の表面に積層された機能層によって複数のデバイスが形成されたウェーハを該複数のデバイスを区画する複数のストリートに沿って分割するウェーハの加工方法であって、
ウェーハの該表面の該機能層上に、該複数のデバイスに対応した領域を被覆するマスクを形成するマスク形成ステップと、
該マスク形成ステップを実施した後、ウェーハの該表面に砥材を含む流体を噴射し、該複数のストリートに沿って該機能層を分断する溝を形成する溝形成ステップと、
該溝形成ステップを実施した後、ウェーハの該表面から該ストリートに沿ってドライエッチングを施すエッチングステップと、
を備えたウェーハの加工方法。 - 前記エッチングステップでは、前記ストリートに沿ってウェーハの裏面に至らないエッチング溝を形成し、
該エッチングステップを実施した後、ウェーハの該裏面を研削して所定の厚みへと薄化する薄化ステップを更に備えた、請求項1記載のウェーハの加工方法。 - 前記エッチングステップを実施した後、前記機能層上から前記マスクを除去するマスク除去ステップを更に備えた、請求項1または2記載のウェーハの加工方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013232911A JP6302644B2 (ja) | 2013-11-11 | 2013-11-11 | ウェーハの加工方法 |
US14/525,848 US9236264B2 (en) | 2013-11-11 | 2014-10-28 | Wafer processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013232911A JP6302644B2 (ja) | 2013-11-11 | 2013-11-11 | ウェーハの加工方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015095509A true JP2015095509A (ja) | 2015-05-18 |
JP6302644B2 JP6302644B2 (ja) | 2018-03-28 |
Family
ID=53044131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013232911A Active JP6302644B2 (ja) | 2013-11-11 | 2013-11-11 | ウェーハの加工方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9236264B2 (ja) |
JP (1) | JP6302644B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017041587A (ja) * | 2015-08-21 | 2017-02-23 | 株式会社ディスコ | ウエーハの分割方法 |
JP2017041610A (ja) * | 2015-08-21 | 2017-02-23 | 株式会社ディスコ | 半導体ウエーハの分割方法 |
KR20170057139A (ko) * | 2015-11-16 | 2017-05-24 | 가부시기가이샤 디스코 | 웨이퍼의 분할 방법 |
JP2020061494A (ja) * | 2018-10-11 | 2020-04-16 | 株式会社ディスコ | ウェーハの加工方法 |
JP2021034498A (ja) * | 2019-08-22 | 2021-03-01 | 株式会社ディスコ | ウェーハの加工方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6467592B2 (ja) * | 2016-02-04 | 2019-02-13 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体 |
JP6764322B2 (ja) * | 2016-11-22 | 2020-09-30 | 株式会社ディスコ | デバイスウェーハの加工方法 |
CN108422101B (zh) * | 2018-04-12 | 2020-04-14 | 无锡奥夫特光学技术有限公司 | 一种蓝宝石光学窗口的切割方法 |
JP7187115B2 (ja) * | 2018-12-04 | 2022-12-12 | 株式会社ディスコ | ウェーハの加工方法 |
JP7520455B2 (ja) * | 2020-07-22 | 2024-07-23 | 株式会社ディスコ | ウェーハの加工方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001284290A (ja) * | 2000-03-31 | 2001-10-12 | Toyoda Gosei Co Ltd | 半導体ウエハーのチップ分割方法 |
JP2002025948A (ja) * | 2000-07-10 | 2002-01-25 | Canon Inc | ウエハーの分割方法、半導体デバイス、および半導体デバイスの製造方法 |
JP2003179005A (ja) * | 2001-12-13 | 2003-06-27 | Tokyo Electron Ltd | 半導体素子分離方法及び半導体素子分離装置 |
JP2011124277A (ja) * | 2009-12-08 | 2011-06-23 | Shinko Electric Ind Co Ltd | 電子装置の切断方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2522346C3 (de) * | 1975-05-20 | 1978-10-26 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen von Halbleiterbauelementen |
AU2659995A (en) * | 1994-06-09 | 1996-01-04 | Chipscale, Inc. | Resistor fabrication |
DE19516487C1 (de) * | 1995-05-05 | 1996-07-25 | Fraunhofer Ges Forschung | Verfahren zur vertikalen Integration mikroelektronischer Systeme |
US5691248A (en) * | 1995-07-26 | 1997-11-25 | International Business Machines Corporation | Methods for precise definition of integrated circuit chip edges |
US7071539B2 (en) * | 2003-07-28 | 2006-07-04 | International Business Machines Corporation | Chemical planarization performance for copper/low-k interconnect structures |
JP4422463B2 (ja) | 2003-11-07 | 2010-02-24 | 株式会社ディスコ | 半導体ウエーハの分割方法 |
JP4367623B2 (ja) * | 2004-01-14 | 2009-11-18 | 住友電気工業株式会社 | 多孔質延伸ポリテトラフルオロエチレンシート製または多孔質延伸ポリテトラフルオロエチレンフィルム製の電気回路部品の製造方法、及び電気回路部品 |
US20080213978A1 (en) * | 2007-03-03 | 2008-09-04 | Dynatex | Debris management for wafer singulation |
US8637967B2 (en) * | 2010-11-15 | 2014-01-28 | Infineon Technologies Ag | Method for fabricating a semiconductor chip and semiconductor chip |
-
2013
- 2013-11-11 JP JP2013232911A patent/JP6302644B2/ja active Active
-
2014
- 2014-10-28 US US14/525,848 patent/US9236264B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001284290A (ja) * | 2000-03-31 | 2001-10-12 | Toyoda Gosei Co Ltd | 半導体ウエハーのチップ分割方法 |
JP2002025948A (ja) * | 2000-07-10 | 2002-01-25 | Canon Inc | ウエハーの分割方法、半導体デバイス、および半導体デバイスの製造方法 |
JP2003179005A (ja) * | 2001-12-13 | 2003-06-27 | Tokyo Electron Ltd | 半導体素子分離方法及び半導体素子分離装置 |
JP2011124277A (ja) * | 2009-12-08 | 2011-06-23 | Shinko Electric Ind Co Ltd | 電子装置の切断方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017041587A (ja) * | 2015-08-21 | 2017-02-23 | 株式会社ディスコ | ウエーハの分割方法 |
JP2017041610A (ja) * | 2015-08-21 | 2017-02-23 | 株式会社ディスコ | 半導体ウエーハの分割方法 |
KR20170057139A (ko) * | 2015-11-16 | 2017-05-24 | 가부시기가이샤 디스코 | 웨이퍼의 분할 방법 |
KR102493116B1 (ko) | 2015-11-16 | 2023-01-27 | 가부시기가이샤 디스코 | 웨이퍼의 분할 방법 |
JP2020061494A (ja) * | 2018-10-11 | 2020-04-16 | 株式会社ディスコ | ウェーハの加工方法 |
JP2021034498A (ja) * | 2019-08-22 | 2021-03-01 | 株式会社ディスコ | ウェーハの加工方法 |
JP7430446B2 (ja) | 2019-08-22 | 2024-02-13 | 株式会社ディスコ | ウェーハの加工方法 |
Also Published As
Publication number | Publication date |
---|---|
US9236264B2 (en) | 2016-01-12 |
JP6302644B2 (ja) | 2018-03-28 |
US20150132925A1 (en) | 2015-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6302644B2 (ja) | ウェーハの加工方法 | |
JP4285455B2 (ja) | 半導体チップの製造方法 | |
US9379015B2 (en) | Wafer processing method | |
US20180096892A1 (en) | Device wafer processing method | |
JP2015095508A (ja) | ウェーハの加工方法 | |
TWI654709B (zh) | 切割晶圓背側上具有焊料凸塊的晶圓 | |
JP6770858B2 (ja) | 分割方法 | |
JP6730891B2 (ja) | ウエーハの加工方法 | |
TW201618181A (zh) | 晶圓之加工方法 | |
TW201403698A (zh) | 用於使用雷射及電漿蝕刻之晶圓切割之均勻遮蔽 | |
US10790193B2 (en) | Wafer processing method | |
JP6377449B2 (ja) | ウエーハの分割方法 | |
TW201917783A (zh) | 晶圓加工方法 | |
JP2018041765A (ja) | ウエーハの加工方法 | |
JP6684183B2 (ja) | デバイスウエーハの加工方法 | |
JP2017162933A (ja) | ウエーハの分割方法 | |
US11024542B2 (en) | Manufacturing method of device chip | |
US10177034B2 (en) | Wafer processing method | |
US10115636B2 (en) | Processing method for workpiece | |
CN111312658B (zh) | 晶片的加工方法 | |
TW201810402A (zh) | 一種蝕刻裝置及半導體晶圓分割方法 | |
JP2019102481A (ja) | 被加工物の加工方法 | |
CN109979879B (zh) | 半导体芯片制造方法 | |
JP2018006587A (ja) | ウエーハの加工方法 | |
JP2020102588A (ja) | ウェーハの加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150430 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6302644 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |