TWI771893B - 陣列式晶片的切割方法 - Google Patents
陣列式晶片的切割方法 Download PDFInfo
- Publication number
- TWI771893B TWI771893B TW110104045A TW110104045A TWI771893B TW I771893 B TWI771893 B TW I771893B TW 110104045 A TW110104045 A TW 110104045A TW 110104045 A TW110104045 A TW 110104045A TW I771893 B TWI771893 B TW I771893B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- mask layer
- front surface
- array
- channels
- Prior art date
Links
Images
Landscapes
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
一種陣列式晶片的切割方法,包括:(a)於一配置於一基板之一正面上的陣列式晶片上形成一遮罩層,該遮罩層具有複數彼此交叉設置的通道,及複數由該等通所侷限而成並接觸各自所對應之晶片之一元件表面的覆蓋區;(b)對裸露於該等覆蓋區外的基板正面僅施予一乾式蝕刻,以朝該基板內移除部分基板從而在該基板內形成複數彼此交叉且對應於該等通道的溝渠;(c)於該步驟(b)後,於各覆蓋區之一相反於該基板正面的表面黏貼一載板;(d)於該步驟(c)後,自相反於該基板正面的一背面移除該基板直到裸露出該基板之各溝渠為止;及(e)於該步驟(d)後,自該遮罩層移除該載板。
Description
本發明是有關於一種切割方法,特別是指一種陣列式晶片的切割方法。
積體電路製程的相關技術業者皆知道,隨著半導體製程的技術不斷地演進與可攜式電子裝置的輕薄短小化等趨勢上的需求,製作於一矽晶圓上的一整批積體電路元件(如,電晶體)往往是以一陣列式的態樣彼此間隔地配置在該矽晶圓上,且該等積體電路元件的數量少則數千個,多則可達數百萬個;其中,該等積體電路元件在封裝前是經過晶圓切割技術使各積體電路元件成為單一顆晶片(chip)。在現今的晶圓切割技術中,主要是以鑽石刀切割機及雷射切割為主。然而,這兩種晶圓切割技術皆存在有各自的缺點及限制。
就上述缺點來說,利用鑽石刀切割機切割晶圓有晶片破裂的風險及產量低的缺點,而雷射切割則有會在切割過程中產生熱
以及雷射剝蝕的問題。就限制來說,基於晶片尺寸的微縮導致切割道寬度極限約為100μm,且受限於鑽石刀片之刀刃尺寸與雷射聚焦光束尺寸;因此,產量不僅相對有一定的極限,其對元件良率也造成影響。有鑑於前述缺點,近期已有利用電漿蝕刻的技術手段來輔助或改善雷射切割所致的問題。
如圖1、圖2與圖3所示,中華民國第202025265早期公開號發明專利案(以下稱前案1)公開一種半導體晶圓10的切割方法,其半導體晶圓10上是形成有複數積體電路11,且相鄰積體電路11是經一切割道12彼此間隔開。該前案1的切割方法包括以下步驟:(A)於該等積體電路11上形成一遮罩層13;(B)雷射刻劃(laser scribing)該遮罩層13及該等切割道12,以於該遮罩層13上形成複數間隙130並於該半導體晶圓10形成複數溝槽100;(C)依序以一Ar物理轟擊操作、一反覆的SF6氣體之等向及定向電漿蝕刻操作(isotropic and directional plasma etch operation),以及一組合Ar氣體與SF6氣體之定向穿透操作來移除殘留在該等溝槽100內的物理性附著殘屑;及(D)電漿蝕刻該半導體晶圓10之溝槽100處以單分該等積體電路11。
前案1雖然可利用前述步驟(C)來移除雷射刻劃過程中殘留在該半導體晶圓1之溝槽100處的殘屑,並利用該步驟(D)的電漿蝕刻來單分該等積體電路11。然而,前案1的步驟(B)仍需使用到
雷射,難免會在實施該步驟(B)時產生此技術領域之相關技術業者所不樂見的雷射剝蝕問題。
經上述說明可知,不斷地開發各種晶圓切割方法以解決雷射剝蝕的問題,是所屬技術領域中的相關技術人員有待突破的課題。
因此,本發明的目的,即在提供一種能解決雷射剝蝕問題之陣列式晶片的切割方法。
於是,本發明之陣列式晶片的切割方法,其包括一步驟(a)、一步驟(b)、一步驟(c)、一步驟(d),及一步驟(e)。
該步驟(a)是於一配置於一基板之一正面上的陣列式晶片上形成一遮罩層,該遮罩層具有複數彼此交叉設置的通道,及複數由該等通道所侷限而成並接觸各自所對應之晶片之一元件表面的覆蓋區。
該步驟(b)是對裸露於該等覆蓋區外的基板正面僅施予一乾式蝕刻,以朝該基板內移除部分基板從而在該基板內形成複數彼此交叉且對應於該等通道的溝渠。
該步驟(c)是於該步驟(b)後,於各覆蓋區之一相反於該基板正面的表面黏貼一載板。
該步驟(d)是於該步驟(c)後,自相反於該基板正面的一
背面移除該基板直到裸露出該基板之各溝渠為止。
該步驟(e)是於該步驟(d)後,自該遮罩層移除該載板。
本發明的功效在於:該步驟(b)只對裸露於該等覆蓋區外的基板正面蝕刻,已排除先前技術所提的雷射刻劃,且該步驟(d)是自該基板背面移除該基板直到裸露出各基板的溝渠為止,並在步驟(e)從該遮罩層移除該載板使該等晶片彼此分開,能在避免所屬技術領域之業者所不樂見的雷射剝蝕之問題的前提下,達成晶片切割的功效。
2:基板
20:溝渠
21:正面
22:背面
3:晶片
31:元件表面
4:遮罩層
40:通道
41:覆蓋區
411:表面
5:載板
本發明的其他的特徵及功效,將於參照圖式的實施方式中清楚地呈現,其中:圖1是一正視示意圖,說明中華民國第202025265早期公開號發明專利案所公開的半導體晶圓的切割方法的一步驟(A);圖2是一正視示意圖,說明該半導體晶圓的切割方法的一步驟(B);圖3是一正視示意圖,說明該半導體晶圓的切割方法的一步驟(C);圖4是一正視示意圖,說明本發明之陣列式晶片的切割方法的一實施例的一步驟(a);
圖5是一正視示意圖,說明本發明之陣列式晶片的切割方法的一實施例的一步驟(b);圖6是一正視示意圖,說明本發明之陣列式晶片的切割方法的一實施例的一步驟(c);圖7是一正視示意圖,說明本發明之陣列式晶片的切割方法的一實施例的一步驟(d);及圖8是一正視示意圖,說明本發明之陣列式晶片的切割方法的一實施例的一步驟(e)。
在本發明被詳細描述的前,應當注意在以下的說明內容中,類似的元件是以相同的編號來表示。
參閱圖4至圖8,本發明陣列式晶片的切割方法的一實施例,其包括一步驟(a)、一步驟(b)、一步驟(c)、一步驟(d),及一步驟(e)。
參閱圖4,該步驟(a)是於一配置於一基板2之一正面21上的陣列式晶片3上形成一遮罩層4,該遮罩層4具有複數彼此交叉設置的通道40,及複數由該等通道40所侷限而成並接觸各自所對應之晶片3之一元件表面31的覆蓋區41。
適用於本發明該實施例之基板2,可以是一矽晶圓,也可
以是一用於磊晶製造III-V族半導體化合物之光電元件(photoelectronic device)用的磊晶基板(epitaxial substrate);例如,用於磊晶製造一陣列式之微發光二極體晶粒(micro-LEDs chips)的藍寶石(sapphire)基板。在本發明該實施例中,該基板2是一矽晶圓,各晶片3是一積體電路元件。
此外,適用於本發明該實施例之遮罩層4是一經微影程序所製得的圖案化光阻層(patterned photoresist layer),而該遮罩層4之相鄰遮罩區41間的通道40寬度是取決於實施該微影程序時所使用的一光罩中的圖案。因此,當該光罩中的圖案精密度越高時,則相對應地該圖案化光阻層的精密度也越高;也就是說,形成於該遮罩層4上的覆蓋區41數量越高且通道40寬度越小。
參閱圖5,該步驟(b)是對裸露於該等覆蓋區41外的基板2正面21僅施予一乾式蝕刻(dry etching),以朝該基板2內移除部分基板2從而在該基板2內形成複數彼此交叉且對應於該等通道40的溝渠20。經本發明該實施例之步驟(b)的說明可知,該步驟(b)只對該基板2正面21施予乾式蝕刻;因此,該步驟(b)已排除其他的實施手段,同樣也排除所屬技術領域之業者所不樂見的雷射刻劃。
參閱圖6,該步驟(c)是於該步驟(b)後,於各覆蓋區41之一相反於該基板2正面21的表面411黏貼一載板5。
參閱圖7,該步驟(d)是於該步驟(c)後,自相反於該基板
2正面21的一背面22移除該基板2直到裸露出該基板2之各溝渠20為止。
參閱圖8,該步驟(e)是於該步驟(d)後,自該遮罩層4移除該載板5。
經本發明上述實施例之詳細說明可知,本發明該步驟(b)是只採用乾式蝕刻自該基板2正面21直接朝下蝕刻出該等溝渠20,該步驟(b)已經排除此技術領域之業者所不樂見的雷射刻劃,以能解決先前技術因採用雷射刻劃所致的雷射剝蝕之問題。
此外,在依序完成該步驟(b)與步驟(c)後,是實施該步驟(d)以自該基板2的背面22移除該基板2直到裸露出各溝渠20為止,並於實施該步驟(e)時自該遮罩層4移除該載板5以使該等晶片3彼此分開。又,為能夠縮減該步驟(b)與該步驟(d)所需的實施工時;較佳地,該步驟(b)之乾式蝕刻所執行的一蝕刻深度是至少大於10μm,且該步驟(d)是執行一研磨程序或一乾式電漿蝕刻。
此處需進一步說明的是,本發明該步驟(a)已在各晶片3的元件表面31上利用該微影程序形成該遮罩層4,且該遮罩層4之覆蓋區41的數量及其相鄰覆蓋區41間的通道40寬度是取決於該微影程序時所使用的該光罩圖案,而該步驟(b)更是採用乾式蝕刻。換句話說,當該光罩圖案的精密度越高,對應形成的圖案化光阻層的精密度也就越高;再加上乾式蝕刻只會對裸露於遮罩層4之覆蓋
區41外的基板2正面21蝕刻,並沒以先前技術所提到的鑽石刀片之刀刃尺寸限制與雷射聚焦光束尺寸的限制。因此,本發明該實施例所能切割的晶片數量只受限於該光罩圖案之精密度的限制,並不受鑽石刀片之刀刃尺寸的限制,也不受雷射聚焦光束尺寸的限制。
綜上所述,本發明陣列式晶片的切割方法能解決雷射剝蝕的問題,更基於不受鑽石刀片之刀刃尺寸與雷射聚焦光束尺寸的限制而能提升晶片切割的數量,故確實能達成本發明的目的。
惟以上所述者,僅為本發明的實施例而已,當不能以此限定本發明實施的範圍,凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾,皆仍屬本發明專利涵蓋的範圍內。
2:基板
20:溝渠
21:正面
22:背面
3:晶片
4:遮罩層
5:載板
Claims (4)
- 一種陣列式晶片的切割方法,其包含以下步驟:一步驟(a),於一配置於一基板之一正面上的陣列式晶片上形成一遮罩層,該遮罩層具有複數彼此交叉設置的通道,及複數由該等通道所侷限而成並接觸各自所對應之晶片之一元件表面的覆蓋區;一步驟(b),對裸露於該等覆蓋區外的基板正面僅施予一乾式蝕刻,以朝該基板內移除部分基板從而在該基板內形成複數彼此交叉且對應於該等通道的溝渠;一步驟(c),於該步驟(b)後,於各覆蓋區之一相反於該基板正面的表面黏貼一載板;一步驟(d),於該步驟(c)後,自相反於該基板正面的一背面移除該基板直到裸露出該基板之各溝渠為止;及一步驟(e),於該步驟(d)後,自該遮罩層移除該載板。
- 如請求項1所述的陣列式晶片的切割方法,其中,該步驟(b)之乾式蝕刻所執行的一蝕刻深度是至少大於10μm。
- 如請求項1所述的陣列式晶片的切割方法,其中,該步驟(d)是執行一研磨程序或一乾式電漿蝕刻。
- 如請求項1所述的陣列式晶片的切割方法,其中,該基板是一矽晶圓。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110104045A TWI771893B (zh) | 2021-02-03 | 2021-02-03 | 陣列式晶片的切割方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110104045A TWI771893B (zh) | 2021-02-03 | 2021-02-03 | 陣列式晶片的切割方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI771893B true TWI771893B (zh) | 2022-07-21 |
TW202232587A TW202232587A (zh) | 2022-08-16 |
Family
ID=83439598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110104045A TWI771893B (zh) | 2021-02-03 | 2021-02-03 | 陣列式晶片的切割方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI771893B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020013061A1 (en) * | 1996-10-29 | 2002-01-31 | Oleg Siniaguine | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners |
US20140017880A1 (en) * | 2012-07-13 | 2014-01-16 | Wei-Sheng Lei | Laser, plasma etch, and backside grind process for wafer dicing |
US20180350615A1 (en) * | 2017-06-05 | 2018-12-06 | Spts Technologies Limited | Methods of plasma etching and plasma dicing |
TW201903872A (zh) * | 2017-04-19 | 2019-01-16 | 日商迪思科股份有限公司 | 元件晶片之製造方法 |
-
2021
- 2021-02-03 TW TW110104045A patent/TWI771893B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020013061A1 (en) * | 1996-10-29 | 2002-01-31 | Oleg Siniaguine | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners |
US20140017880A1 (en) * | 2012-07-13 | 2014-01-16 | Wei-Sheng Lei | Laser, plasma etch, and backside grind process for wafer dicing |
TW201903872A (zh) * | 2017-04-19 | 2019-01-16 | 日商迪思科股份有限公司 | 元件晶片之製造方法 |
US20180350615A1 (en) * | 2017-06-05 | 2018-12-06 | Spts Technologies Limited | Methods of plasma etching and plasma dicing |
Also Published As
Publication number | Publication date |
---|---|
TW202232587A (zh) | 2022-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4288229B2 (ja) | 半導体チップの製造方法 | |
US6214703B1 (en) | Method to increase wafer utility by implementing deep trench in scribe line | |
JP3910843B2 (ja) | 半導体素子分離方法及び半導体素子分離装置 | |
TWI655684B (zh) | 從晶圓背側及前側切割晶圓 | |
US8809120B2 (en) | Method of dicing a wafer | |
JP5473879B2 (ja) | 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法 | |
US8148240B2 (en) | Method of manufacturing semiconductor chips | |
TWI698954B (zh) | 切割晶圓背側上具有焊料凸塊的晶圓 | |
JP4338650B2 (ja) | 半導体チップの製造方法 | |
CN107634032B (zh) | 晶片及晶片制造方法 | |
KR20190012268A (ko) | 물리적으로 제거가능한 마스크를 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱 | |
JP5509057B2 (ja) | 半導体チップの製造方法 | |
KR101784655B1 (ko) | 반도체 디바이스 및 방법 | |
JP2019050357A (ja) | 基板加工方法 | |
TWI469205B (zh) | 積體電路晶圓以及積體電路晶圓切割方法 | |
JP2010080769A (ja) | 半導体装置の製造方法 | |
TWI771893B (zh) | 陣列式晶片的切割方法 | |
JP2016167573A (ja) | 半導体装置の製造方法 | |
JPH08130197A (ja) | 半導体装置の製造方法 | |
JP6315470B2 (ja) | 分割方法 | |
JP2016058578A (ja) | 分割方法 | |
JPS6226839A (ja) | 半導体基板 | |
JP6305269B2 (ja) | 加工方法 | |
WO2005119747A2 (en) | Semiconductor wafer with ditched scribe street | |
CN109979879B (zh) | 半导体芯片制造方法 |