JP2016039280A - 加工方法 - Google Patents
加工方法 Download PDFInfo
- Publication number
- JP2016039280A JP2016039280A JP2014162184A JP2014162184A JP2016039280A JP 2016039280 A JP2016039280 A JP 2016039280A JP 2014162184 A JP2014162184 A JP 2014162184A JP 2014162184 A JP2014162184 A JP 2014162184A JP 2016039280 A JP2016039280 A JP 2016039280A
- Authority
- JP
- Japan
- Prior art keywords
- workpiece
- street
- semiconductor substrate
- metal pattern
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000006061 abrasive grain Substances 0.000 claims abstract description 9
- 238000001312 dry etching Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 40
- 238000005422 blasting Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 13
- 238000001020 plasma etching Methods 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 229920001971 elastomer Polymers 0.000 claims description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 238000007664 blowing Methods 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 abstract 1
- 239000000243 solution Substances 0.000 description 9
- 239000002245 particle Substances 0.000 description 7
- 239000002002 slurry Substances 0.000 description 7
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001195 polyisoprene Polymers 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
Abstract
【課題】ストリート上の低誘電率絶縁膜及び金属パターンを適切に除去できる加工方法を提供する。
【解決手段】被加工物（１１）に形成されたデバイス（１７ａ）の表面を表面保護部材（２３）で覆いストリート（１５）は露出させるマスク工程と、金属パターン（２１）を溶解するエッチング液に砥粒を分散させ圧縮気体とともに被加工物に吹き付けることで、ストリート上の低誘電率絶縁膜（１９）と金属パターンとを除去して半導体基板（１３）を露出させるウェットブラスト工程と、ウェットブラスト工程によって半導体基板が露出した被加工物にドライエッチングを施して、被加工物をストリートに沿って分割する分割工程と、を含む構成とした。
【選択図】図３
【解決手段】被加工物（１１）に形成されたデバイス（１７ａ）の表面を表面保護部材（２３）で覆いストリート（１５）は露出させるマスク工程と、金属パターン（２１）を溶解するエッチング液に砥粒を分散させ圧縮気体とともに被加工物に吹き付けることで、ストリート上の低誘電率絶縁膜（１９）と金属パターンとを除去して半導体基板（１３）を露出させるウェットブラスト工程と、ウェットブラスト工程によって半導体基板が露出した被加工物にドライエッチングを施して、被加工物をストリートに沿って分割する分割工程と、を含む構成とした。
【選択図】図３
Description
本発明は、板状の被加工物を加工する加工方法に関する。
携帯電話に代表される小型軽量な電子機器では、ＩＣ等の電子回路（デバイス）を備えるデバイスチップが必須の構成となっている。デバイスチップは、例えば、シリコン等の材料でなる半導体基板の表面をストリートと呼ばれる複数の分割予定ラインで区画し、各領域にデバイスを形成した後、このストリートに沿って半導体基板を分割することで製造できる。
近年、デバイスの配線間をＬｏｗ−ｋ膜と呼ばれる低誘電率絶縁膜で絶縁する技術が実用化されている。配線間の絶縁にＬｏｗ−ｋ膜を用いることで、プロセスの微細化により配線の間隔が狭くなっても、配線間に生じる静電容量を小さく抑え、信号の遅延を抑制できる。これにより、デバイスの処理能力は高く維持される。
上述したＬｏｗ−ｋ膜は、複数の層を重ねて形成されており、その機械的強度は低い。そのため、例えば、半導体基板を切削ブレードで切削して分割すると、Ｌｏｗ−ｋ膜は半導体基板から剥離する。この問題に対し、レーザー光線を照射してＬｏｗ−ｋ膜の一部を除去した後に半導体基板を切削する加工方法が提案されている（例えば、特許文献１参照）。
この加工方法では、まず、半導体基板の表面側からストリートに沿ってレーザー光線を照射し、Ｌｏｗ−ｋ膜の一部をアブレーションで除去する。その後、Ｌｏｗ−ｋ膜が除去された領域を切削ブレードで切削すれば、Ｌｏｗ−ｋ膜の剥離の可能性を低く抑えながら半導体基板を分割できる。
ところで、半導体基板のストリートには、ＴＥＧ（Test Elements Group）と呼ばれるテスト用の素子を配置することがある。この半導体基板の分割に上述の加工方法を適用すると、ＴＥＧに含まれる金属パターンでレーザー光線が遮られ、Ｌｏｗ−ｋ膜を適切に除去できない。レーザー光線の出力を高めればＬｏｗ−ｋ膜を除去できるが、その場合、デブリが飛散し易くなってデバイスチップの品質も低下してしまう。
この半導体基板を分割するために、プラズマエッチングを利用した加工方法を採用することも考えられる（例えば、特許文献２，３参照）。しかしながら、シリコン等の材料でなる半導体基板を加工するプラズマエッチングでは、ＴＥＧに含まれる金属パターンを適切に除去できない。
本発明はかかる問題点に鑑みてなされたものであり、その目的とするところは、ストリート上の低誘電率絶縁膜及び金属パターンを適切に除去できる加工方法を提供することである。
本発明によれば、半導体基板の表面に複数の低誘電率絶縁膜と金属パターンとが積層されているとともに格子状に形成されたストリートによって区画された複数の領域にデバイスが形成されている被加工物の加工方法であって、被加工物に形成された該デバイスの表面を表面保護部材で覆い該ストリートは露出させるマスク工程と、該金属パターンを溶解するエッチング液に砥粒を分散させ圧縮気体とともに被加工物に吹き付けることで、該ストリート上の該低誘電率絶縁膜と該金属パターンとを除去して該半導体基板を露出させるウェットブラスト工程と、該ウェットブラスト工程によって該半導体基板が露出した被加工物にドライエッチングを施して、被加工物を該ストリートに沿って分割する分割工程と、を含むことを特徴とする加工方法が提供される。
本発明において、該ドライエッチングは、フッ素系ガスを用いたプラズマエッチングであることが好ましい。
また、本発明において、該表面保護部材は、ゴム系樹脂であることが好ましい。
本発明に係る加工方法は、デバイスの表面を表面保護部材で覆うマスク工程と、金属パターンを溶解するエッチング液に砥粒を分散させ圧縮気体とともに被加工物に吹き付けるウェットブラスト工程とを備えるので、ストリート上の低誘電率絶縁膜及び金属パターンを、それぞれ砥粒及びエッチング液で適切に除去できる。
添付図面を参照して、本発明の実施形態について説明する。本実施形態に係る加工方法は、半導体基板に低誘電率絶縁膜と金属パターンとが積層された被加工物を加工する加工方法であって、マスク工程（図２（Ａ）参照）、ウェットブラスト工程（図２（Ｂ）、図３、及び図４（Ａ）参照）、及び分割工程（図４（Ｂ）参照）を含む。
マスク工程では、被加工物に形成されたデバイスの表面を表面保護部材で覆い、ストリートを露出させる。ウェットブラスト工程では、金属パターンを溶解するエッチング液に砥粒を分散させ圧縮気体とともに被加工物に吹き付けることで、ストリートと重なる領域（ストリート上）の低誘電率絶縁膜及び金属パターンを除去する。分割工程では、ウェットブラスト工程後の被加工物を、ストリートに沿って複数のデバイスチップに分割する。以下、本実施形態に係る加工方法について詳述する。
まず、本実施形態の加工方法で加工される被加工物について説明する。図１（Ａ）は、被加工物の構成例を模式的に示す斜視図であり、図１（Ｂ）は、被加工物の構成例を模式的に示す断面図である。
図１（Ａ）及び図１（Ｂ）に示すように、本実施形態の被加工物１１は、シリコン等の半導体材料でなる円盤状の半導体基板１３を含む。半導体基板１３の上面（表面）１３ａ側は、中央のデバイス領域と、デバイス領域を囲む外周余剰領域とに分けられている。
デバイス領域は、格子状に配列されたストリート（分割予定ライン）１５でさらに複数の領域に区画されており、各領域にはＩＣ等のデバイス１７ａが形成されている。一方、ストリート１５と重なる領域には、図１（Ｂ）に示すように、テスト用の素子であるＴＥＧ（Test Elements Group）１７ｂが配置されている。
半導体基板１３の上面１３ａには、Ｌｏｗ−ｋ膜と呼ばれる複数の低誘電率絶縁膜１９と、配線等を構成する複数の金属パターン２１とが積層形成されている。この低誘電率絶縁膜１９及び金属パターン２１は、上述したデバイス１７ａ及びＴＥＧ１７ｂの一部を構成している。
本実施形態の加工方法では、まず、デバイス１７ａの表面をエッチング等に耐性のある表面保護部材で覆い、ストリート１５を露出させるマスク工程を実施する。図２（Ａ）は、マスク工程を模式的に示す断面図である。
マスク工程では、まず、被加工物１１の表面側（半導体基板１３の上面１３ａ側）を、後述するエッチング等に耐性のあるネガ型又はポジ型のフォトレジストで被覆する。本実施形態では、特に、環化ポリイソプレン等のゴム系のフォトレジスト（ゴム系樹脂）を用いることが好ましい。これにより、後のウェットブラスト工程において、砥粒の衝突に伴う表面保護部材２３の摩耗を抑制できる。
次に、デバイス１７ａに対応して光を透過する透過パターン、又はデバイス１７ａに対応して光を遮蔽する遮蔽パターンを備えたフォトマスクを用い、被加工物１１の表面側を被覆するフォトレジストを露光、現像して表面保護部材２３を形成する。
このように、いわゆるフォトリソグラフィによって、デバイス１７ａの表面を、エッチング等に耐性のある表面保護部材２３で覆い、ストリート１５を露出させることができる。なお、表面保護部材２３の形成方法は任意である。
例えば、デバイス１７ａに対応する複数の開口を備えたテンプレートを用い、デバイス１７ａの表面に滴下したレジスト材を硬化させる方法等で表面保護部材２３を形成することもできる。
マスク工程の後には、ストリート１５と重なる領域の低誘電率絶縁膜１９及び金属パターン２１を除去するウェットブラスト工程を実施する。図２（Ｂ）は、ウェットブラスト工程を模式的に示す断面図であり、図３は、ウェットブラスト工程を模式的に示す斜視図である。
本実施形態のウェットブラスト工程は、図２（Ｂ）及び図３に示すウェットブラスト装置（ウェットブラスト手段）２で実施される。ウェットブラスト装置２は、エッチング液に砥粒を分散させたスラリーＳを圧縮気体で噴射するノズル４を備えている。ノズル４には、スラリーＳを供給する第１の供給管６と、圧縮気体を供給する第２の供給管８とが接続されている。
ノズル４の下方には、被加工物１１を保持する保持テーブル（不図示）が配置されている。この保持テーブルは、テーブル移動機構（不図示）によって水平方向に移動する。図３に示すように、スラリーＳ及び圧縮気体をノズル４で噴射しながら、保持テーブルを被加工物１１とともに水平方向に移動させることで、被加工物１１の表面側全体にスラリーＳ及び圧縮気体を吹き付けることができる。
スラリーＳを構成するエッチング液は、例えば、フッ酸を含む混合液や、硝酸を含む混合液等であり、金属パターン２１を溶解する。一方、エッチング液に分散させる砥粒としては、アルミナ、樹脂、ガラス、ジルコニア等でなる粒子を用いることができる。
なお、アルミナ、樹脂等でなる粒子は、主に、多面体形状、又は球形状に形成され、ガラス、ジルコニア等でなる粒子は、主に、球形状に形成される。これらの粒子の粒径等は、被加工物１１に応じて調節される。
スラリーＳを噴射する圧縮気体の圧力は、例えば、０．１ＭＰａ〜０．７ＭＰａである。ただし、圧縮気体の圧力はこの範囲に限定されず、被加工物１１に応じて任意に設定できる。
図４（Ａ）は、ウェットブラスト工程後の被加工物を模式的に示す断面図である。図４（Ａ）に示すように、ストリート１５と重なる領域の低誘電率絶縁膜１９と金属パターン２１とを除去し、半導体基板１３の上面１３ａが露出すると、ウェットブラスト工程は終了する。
ウェットブラスト工程の後には、ストリート１５に沿って被加工物１１を分割する分割工程を実施する。図４（Ｂ）は、分割工程後の被加工物１１を模式的に示す断面図である。
本実施形態の分割工程では、プラズマエッチング（ドライエッチング）で被加工物１１を分割する。具体的には、まず、被加工物１１を真空チャンバの処理空間内に搬入する。その後、処理空間を密閉して排気する。この状態で、プラズマエッチング用のガスを所定の流量で供給しつつ、真空チャンバ内に配置された一対の電極に所定の高周波電力を供給すると、電極間にラジカルやイオンを含むプラズマが発生し、ストリート１５において露出した半導体基板１３をプラズマエッチングできる。
プラズマエッチング用のガスとしては、例えば、ＳＦ６、ＣＦ４等に代表されるフッ素系ガスを用いることができる。電極に供給される電力やガスの流量等の条件は、半導体基板１３を適切に加工できる範囲で設定される。図４（Ｂ）に示すように、被加工物１１がストリート１５に沿って複数のデバイスチップに分割されると、分割工程は終了する。なお、分割工程の終了後には、被加工物１１（デバイスチップ）の表面側に残存する表面保護部材２３をアッシング等の方法で除去すると良い。
以上のように、本実施形態に係る加工方法は、デバイス１７ａの表面を表面保護部材２３で覆うマスク工程と、金属パターン２１を溶解するエッチング液に砥粒を分散させ圧縮気体とともに被加工物１１に吹き付けるウェットブラスト工程とを備えるので、ストリート１５上の低誘電率絶縁膜１９及び金属パターン２１を、それぞれ砥粒及びエッチング液で適切に除去できる。
なお、上記実施形態に係る構成、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
１１ 被加工物
１３ 半導体基板
１３ａ 上面（表面）
１５ ストリート（分割予定ライン）
１７ａ デバイス
１７ｂ ＴＥＧ
１９ 低誘電率絶縁膜
２１ 金属パターン
２３ 表面保護部材
２ ウェットブラスト装置（ウェットブラスト手段）
４ ノズル
６ 第１の供給管
８ 第２の供給管
Ｓ スラリー
１３ 半導体基板
１３ａ 上面（表面）
１５ ストリート（分割予定ライン）
１７ａ デバイス
１７ｂ ＴＥＧ
１９ 低誘電率絶縁膜
２１ 金属パターン
２３ 表面保護部材
２ ウェットブラスト装置（ウェットブラスト手段）
４ ノズル
６ 第１の供給管
８ 第２の供給管
Ｓ スラリー
Claims (3)
- 半導体基板の表面に複数の低誘電率絶縁膜と金属パターンとが積層されているとともに格子状に形成されたストリートによって区画された複数の領域にデバイスが形成されている被加工物の加工方法であって、
被加工物に形成された該デバイスの表面を表面保護部材で覆い該ストリートは露出させるマスク工程と、
該金属パターンを溶解するエッチング液に砥粒を分散させ圧縮気体とともに被加工物に吹き付けることで、該ストリート上の該低誘電率絶縁膜と該金属パターンとを除去して該半導体基板を露出させるウェットブラスト工程と、
該ウェットブラスト工程によって該半導体基板が露出した被加工物にドライエッチングを施して、被加工物を該ストリートに沿って分割する分割工程と、を含むことを特徴とする加工方法。 - 該ドライエッチングは、フッ素系ガスを用いたプラズマエッチングであることを特徴とする請求項１に記載の加工方法。
- 該表面保護部材は、ゴム系樹脂であることを特徴とする請求項１又は請求項２に記載の加工方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014162184A JP2016039280A (ja) | 2014-08-08 | 2014-08-08 | 加工方法 |
| TW104120323A TW201608621A (zh) | 2014-08-08 | 2015-06-24 | 加工方法 |
| CN201510441136.0A CN105374673A (zh) | 2014-08-08 | 2015-07-24 | 加工方法 |
| KR1020150110040A KR20160018385A (ko) | 2014-08-08 | 2015-08-04 | 가공 방법 |
| US14/820,809 US10115636B2 (en) | 2014-08-08 | 2015-08-07 | Processing method for workpiece |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014162184A JP2016039280A (ja) | 2014-08-08 | 2014-08-08 | 加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016039280A true JP2016039280A (ja) | 2016-03-22 |
Family
ID=55267956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014162184A Pending JP2016039280A (ja) | 2014-08-08 | 2014-08-08 | 加工方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10115636B2 (ja) |
| JP (1) | JP2016039280A (ja) |
| KR (1) | KR20160018385A (ja) |
| CN (1) | CN105374673A (ja) |
| TW (1) | TW201608621A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111438641A (zh) * | 2020-05-28 | 2020-07-24 | 湖南大学 | 一种异形喷嘴微结构射流抛光方法及装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110361898B (zh) | 2018-11-27 | 2023-03-14 | 友达光电股份有限公司 | 显示面板、驱动电路及显示面板制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63114879A (ja) * | 1986-10-30 | 1988-05-19 | Houzan Seitoushiyo:Kk | 物品の刻設絵付け方法とこれに用いる研削用マスク |
| JPH05337830A (ja) * | 1992-06-08 | 1993-12-21 | Susumu Mitobe | 保護マスク形成液及び刻設方法 |
| JP2011124277A (ja) * | 2009-12-08 | 2011-06-23 | Shinko Electric Ind Co Ltd | 電子装置の切断方法 |
| WO2012173770A2 (en) * | 2011-06-15 | 2012-12-20 | Applied Materials, Inc. | Multi-step and asymmetrically shaped laser beam scribing |
| US20120322240A1 (en) * | 2011-06-15 | 2012-12-20 | Applied Materials, Inc. | Damage isolation by shaped beam delivery in laser scribing process |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003197569A (ja) | 2001-12-28 | 2003-07-11 | Disco Abrasive Syst Ltd | 半導体チップの製造方法 |
| JP2003320466A (ja) | 2002-05-07 | 2003-11-11 | Disco Abrasive Syst Ltd | レーザビームを使用した加工機 |
| JP3966168B2 (ja) | 2002-11-20 | 2007-08-29 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US7931755B2 (en) * | 2003-12-19 | 2011-04-26 | Mitsuboshi Diamond Industrial Co., Ltd | Method for removing deposit from substrate and method for drying substrate, as well as apparatus for removing deposit from substrate and apparatus for drying substrate using these methods |
| ATE544594T1 (de) * | 2006-12-22 | 2012-02-15 | Telecom Italia Spa | Tintenstrahldruckkopfherstellungsverfahren |
| US9099437B2 (en) * | 2011-03-08 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9601354B2 (en) * | 2014-08-27 | 2017-03-21 | Nxp Usa, Inc. | Semiconductor manufacturing for forming bond pads and seal rings |
-
2014
- 2014-08-08 JP JP2014162184A patent/JP2016039280A/ja active Pending
-
2015
- 2015-06-24 TW TW104120323A patent/TW201608621A/zh unknown
- 2015-07-24 CN CN201510441136.0A patent/CN105374673A/zh active Pending
- 2015-08-04 KR KR1020150110040A patent/KR20160018385A/ko unknown
- 2015-08-07 US US14/820,809 patent/US10115636B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63114879A (ja) * | 1986-10-30 | 1988-05-19 | Houzan Seitoushiyo:Kk | 物品の刻設絵付け方法とこれに用いる研削用マスク |
| JPH05337830A (ja) * | 1992-06-08 | 1993-12-21 | Susumu Mitobe | 保護マスク形成液及び刻設方法 |
| JP2011124277A (ja) * | 2009-12-08 | 2011-06-23 | Shinko Electric Ind Co Ltd | 電子装置の切断方法 |
| WO2012173770A2 (en) * | 2011-06-15 | 2012-12-20 | Applied Materials, Inc. | Multi-step and asymmetrically shaped laser beam scribing |
| US20120322240A1 (en) * | 2011-06-15 | 2012-12-20 | Applied Materials, Inc. | Damage isolation by shaped beam delivery in laser scribing process |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111438641A (zh) * | 2020-05-28 | 2020-07-24 | 湖南大学 | 一种异形喷嘴微结构射流抛光方法及装置 |
| CN111438641B (zh) * | 2020-05-28 | 2021-12-07 | 湖南大学 | 一种异形喷嘴微结构射流抛光方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160042962A1 (en) | 2016-02-11 |
| CN105374673A (zh) | 2016-03-02 |
| US10115636B2 (en) | 2018-10-30 |
| KR20160018385A (ko) | 2016-02-17 |
| TW201608621A (zh) | 2016-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4285455B2 (ja) | 半導体チップの製造方法 | |
| TWI654709B (zh) | 切割晶圓背側上具有焊料凸塊的晶圓 | |
| US9236264B2 (en) | Wafer processing method | |
| KR20180105571A (ko) | 웨이퍼의 가공 방법 | |
| JP4338650B2 (ja) | 半導体チップの製造方法 | |
| JP2016539497A5 (ja) | ||
| US20190148132A1 (en) | Method of manufacturing small-diameter wafer | |
| US20180076088A1 (en) | Method of processing wafer | |
| JP6377449B2 (ja) | ウエーハの分割方法 | |
| JP2011124277A (ja) | 電子装置の切断方法 | |
| JP6903375B2 (ja) | デバイスチップの製造方法 | |
| JP6315470B2 (ja) | 分割方法 | |
| JP2016039280A (ja) | 加工方法 | |
| JP2016058578A (ja) | 分割方法 | |
| JP6305269B2 (ja) | 加工方法 | |
| CN107799467B (zh) | 一种刻蚀方法、刻蚀装置及半导体晶圆分割方法 | |
| CN109979879B (zh) | 半导体芯片制造方法 | |
| TW201812880A (zh) | 晶圓的加工方法 | |
| US9123797B2 (en) | Resin powder wafer processing utilizing a frame with a plurality of partitions | |
| JP6573803B2 (ja) | 半導体ウエーハの分割方法 | |
| JP2017084896A (ja) | デバイスの製造方法 | |
| JP6318046B2 (ja) | ウエーハの分割方法 | |
| JP2023056102A (ja) | デバイスチップの製造方法 | |
| CN117594529A (zh) | 晶片的加工方法 | |
| JP2020102588A (ja) | ウェーハの加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180821 |