JP4285455B2 - 半導体チップの製造方法 - Google Patents

半導体チップの製造方法 Download PDF

Info

Publication number
JP4285455B2
JP4285455B2 JP2005201536A JP2005201536A JP4285455B2 JP 4285455 B2 JP4285455 B2 JP 4285455B2 JP 2005201536 A JP2005201536 A JP 2005201536A JP 2005201536 A JP2005201536 A JP 2005201536A JP 4285455 B2 JP4285455 B2 JP 4285455B2
Authority
JP
Japan
Prior art keywords
semiconductor
mask
semiconductor wafer
semiconductor chip
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005201536A
Other languages
English (en)
Other versions
JP2007019386A (ja
Inventor
潔 有田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005201536A priority Critical patent/JP4285455B2/ja
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to PCT/JP2006/314114 priority patent/WO2007007883A1/en
Priority to US11/576,363 priority patent/US7923351B2/en
Priority to TW095125081A priority patent/TW200741838A/zh
Priority to EP06781139A priority patent/EP1797589A1/en
Priority to KR1020077007704A priority patent/KR20080015771A/ko
Priority to CNB2006800010558A priority patent/CN100456449C/zh
Publication of JP2007019386A publication Critical patent/JP2007019386A/ja
Application granted granted Critical
Publication of JP4285455B2 publication Critical patent/JP4285455B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Description

本発明は、複数の半導体装置が形成された半導体ウェハを個々の半導体装置毎に分割して半導体チップを製造する半導体チップの製造方法に関するものである。
電子機器の基板などに実装される半導体チップは、ウェハ状態で回路パターン形成が行われた半導体装置を個片に切り出すことにより製造される。近年、半導体装置の薄化によりウェハ状態の半導体装置の取り扱い難度が増大したのに伴い、半導体ウェハを切断して個片の半導体チップに分割するダイシングを、プラズマエッチングによって行うプラズマダイシングが用いられるようになっている（例えば特許文献１参照）。
プラズマダイシングは、格子目状の分割位置を示すストリートライン以外の部位をレジスト膜のマスクによってマスキングした状態でプラズマエッチングすることにより、半導体ウェハをストリートラインに沿って切断するものである。ダイシング後にはマスクを除去する必要があるため、特許文献１に示す先行技術例においては、プラズマダイシングに用いた同一のプラズマ処理装置によってマスク除去のためのプラズマアッシングを行うようにしている。
特開２００４−１７２３６４号公報
しかしながらプラズマアッシングにおいては、マスク除去時に発生した反応生成物がパーティクルとなって飛散してプラズマ処理装置の内部に付着堆積する。このため、同一のプラズマ処理装置によってダイシングとアッシングを反復して実行する過程において、堆積したパーティクルが半導体ウェハに付着することに起因するダイシングの品質劣化が生じる場合があった。
そこで本発明は、堆積したパーティクルによる品質劣化を生じることなくダイシングを行うことができる半導体チップの製造方法を提供することを目的とする。
本発明の半導体チップの製造方法は、ストリートラインによって区画された複数の領域のそれぞれに半導体装置が形成された半導体ウェハを個々の半導体装置毎に分割して半導体チップを製造する半導体チップの製造方法であって、前記半導体ウェハの半導体装置形成面側に剥離可能な保護テープを貼付ける保護テープ貼付工程と、前記保護テープを貼り付けた半導体ウェハの裏面側を研削して半導体ウェハを薄化する裏面研削工程と、前記裏面研削工程の後、前記複数の領域を覆うマスクを半導体ウェハの裏面に形成するマスク形成工程と、前記マスクが形成された表面から半導体ウェハにプラズマを照射して前記半導体ウェハにおいてマスクで覆われていない部分を除去することにより、この半導体ウェハを個々の半導体装置毎に複数の半導体チップに分割するプラズマダイシング工程と、このプラズマダイシング工程後に前記マスクが形成された裏面を研削することにより前記マスクを除去するマスク除去工程と、前記マスク除去工程において前記裏面に形成された加工変質層を除去する加工変質層除去工程と、前記分割された複数の半導体チップから前記保護テープを剥離するテープ剥離工程とを含む。
本発明によれば、プラズマダイシングのためのマスクを機械研削によって除去すること
により、マスク除去時の反応生成物の発生を防止して、堆積したパーティクルによる品質劣化を生じることなくダイシングを行うことができる。
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態の半導体チップの製造方法を示すフロー図、図２、図３，図４，図５，図６は本発明の一実施の形態の半導体チップの製造方法の工程説明図である。
まず半導体チップの製造方法について、図１，図２に沿って各図を参照しながら説明する。この半導体チップの製造方法は、分割位置を示すストリートラインによって区画された複数の領域のそれぞれに半導体装置が形成された半導体ウェハを、個々の半導体装置毎に分割して半導体チップを製造するものである。
図１において、まず半導体ウェハに機械研削時の保護用のテープを貼り付ける保護テープ貼付工程が実行される（ＳＴ１）。すなわち、図２（ａ）に示すように、半導体ウェハ１の半導体装置形成面１ａ側に、剥離可能な保護テープ２を貼付ける。次いで、裏面研削工程が実行される（ＳＴ２）。すなわち図３に示すように、半導体ウェハ１を保護テープ２側を下面にした姿勢で、チャックテーブル６に載置する。そして保護テープ２を貼り付けた半導体ウェハ１の裏面側を、研削ヘッド７によって機械研削して、半導体ウェハ１を薄化する。これにより、当初約７５０μｍの厚みの半導体ウェハ１は、図２（ｂ）に示すように、６０μｍ程度の厚みｔまで薄化される。
次に、マスク形成工程が実行される（ＳＴ３）。すなわち、裏面研削工程の後、機械研削面には５〜２０μｍ程度の厚みのレジスト膜が、樹脂膜貼付けやスピンコートによる樹脂塗布などの方法によって形成される。次いで、レジスト膜において個々の半導体チップを区画するストリートラインに対応した部分のみを、フォトリソグラフィーやレーザ加工などの方法によって除去する。これにより、図２（ｃ）に示すように、プラズマダイシングのためのマスク、すなわちストリートライン３ａによって区画された領域を覆うマスク３が、半導体ウェハ１の裏面に形成される。
次いでプラズマダイシング工程が実行される（ＳＴ４）。図４は、このプラズマダイシングのために用いられるドライエッチング装置１０の構成を示している。図４において、真空チャンバ１１の内部は減圧雰囲気下でプラズマ処理を行う処理室１２となっており、真空排気装置１５を駆動することにより、処理室１２の内部はプラズマ処理のための圧力まで減圧される。処理室１２の内部には、高周波電極１３およびシャワー電極１４が上下対向して配設されている。高周波電極１３の上面には、処理対象の半導体ウェハ１が保護テープ２を下面側にしてマスク３を上面に向けた姿勢で載置される。
高周波電極１３には高周波電源装置１６が電気的に接続されている。シャワー電極１４は接地部１８に接地されており、高周波電源装置１６を駆動することによって高周波電極１３とシャワー電極１４との間には高周波電圧が印加される。シャワー電極１４の下面には、複数のガス噴出孔１４ａが開口しており、ガス噴出孔１４ａはフッ素系のプラズマ処理用ガスを供給するガス供給部１７に接続されている。
プラズマ処理に際しては、まず高周波電極１３上に半導体ウェハ１を載置し、処理室１２内を真空排気装置１５によって真空排気しながらガス供給部１７によって処理室１２内にフッ素系のプラズマ発生用ガス（ここでは六フッ化硫黄（ＳＦ６）とヘリウムの混合ガス）を半導体ウェハ１に対して吹き付け、この状態で高周波電極１３とシャワー電極１４との間に高周波電圧を印加する。これによりフッ素系ガスがプラズマ化することによるフッ素ラジカルとイオンが発生し、このフッ素ラジカルの化学作用と加速されたイオンの物
理作用によってプラズマダイシングが行われる。
すなわちフッ素系ガスのプラズマを半導体ウェハ１に上面から照射することにより、図３（ｄ）に示すように、半導体ウェハ１においてマスク３で覆われていないストリートライン３ａの部分がフッ素ラジカルの化学作用と加速されたイオンの物理作用によって除去される。そして半導体ウェハ１２の全厚みを貫通するダイシング溝１ｃを形成することにより、半導体ウェハ１を個々の半導体装置毎に複数の半導体チップ１ｄに分割する。
次いでマスク除去のための裏面研削が実行される（ＳＴ５）。すなわち図５に示すように、個片に分割された半導体チップ１ｄが貼り付けられた保護テープ２はチャックテーブル２５上に載置され、半導体チップ１ｄの上面を覆うマスク３は、研削ヘッド２６によって機械的に除去され、これにより半導体チップ１ｄは５５μｍ程度の厚みとなる。このとき、マスク３とともに半導体チップ１ｄも部分的に機械研削されることにより、半導体チップ１ｄの上面には加工変質層１ｅが形成される。
次に、機械研削面１ｅの加工変質層を除去するストレスリリーフが行われる（ＳＴ６）。すなわち、図６に示すように、マスク除去のための裏面研削後の半導体チップ１ｄは保護テープ２に貼り付けられた状態で再びドライエッチング装置１０に収容され、機械研削面１ｅを対象としたフッ素系ガスによるプラズマエッチングが行われる。これにより、図２（ｅ）に示すように、マスク除去後の半導体チップ１ｄの上面に残留した機械研削面１ｅが除去され、半導体チップ１ｄは最終的に５０μｍ程度まで薄化される。
すなわち、このストレスリリーフにおいては、マスク３が除去された半導体チップ１ｄ裏面をプラズマエッチングすることにより、この裏面に形成された加工変質層を除去する。なおこの加工変質層除去工程において、プラズマエッチングを用いる替わりに、ドライポリッシングや、ケミカルメカニカルポリッシングまたはウエットエッチングなど各種の方法を用いてもよいが、プラズマダイシングに用いる同一のドライエッチング装置１０を用いるようにすれば、設備費用の増大を招くことなくストレスリリーフを行うことが可能となる。
この後、保護テープ剥離が行われる（ＳＴ７）。すなわち図２（ｆ）に示すように、半導体チップ１ｄは保護テープ２に貼り付けられた状態のまま、ウェハリング５に展張されたダイシングシート４に転写される。そして複数の半導体チップ１ｄをダイシングシート４に貼着した状態で、分割された複数の半導体チップ１ｄから保護テープ２を剥離する（テープ剥離工程）これにより、半導体チップ１ｄは半導体装置形成面１ａを上向きにして裏面側をダイシングシート４に保持された状態となる。
上記説明したように、本実施の形態に示す半導体チップの製造方法においては、プラズマダイシングのために半導体ウェハに形成されるマスクを、機械研削によって除去するようにしている。これにより、マスクをプラズマアッシングによって除去する方法において不可避的に発生する反応生成物の発生を防止することができる。したがって反応生成物がプラズマ処理装置内に堆積することがなく、堆積したパーティクルによる品質劣化を生じることなくダイシングを行うことができる。
本発明の半導体チップの製造方法は、マスク除去時の反応生成物の発生を防止して、堆積したパーティクルによる品質劣化を生じることなくダイシングを行うことができるという利点を有し、複数の半導体装置が形成された半導体ウェハを個々の半導体装置に分割して半導体チップを製造する分野に有用である。
本発明の一実施の形態の半導体チップの製造方法を示すフロー図 本発明の一実施の形態の半導体チップの製造方法の工程説明図 本発明の一実施の形態の半導体チップの製造方法の工程説明図 本発明の一実施の形態の半導体チップの製造方法の工程説明図 本発明の一実施の形態の半導体チップの製造方法の工程説明図 本発明の一実施の形態の半導体チップの製造方法の工程説明図
符号の説明
１ 半導体ウェハ
１ａ 半導体装置形成面
１ｄ 半導体チップ
２ 保護テープ
３ マスク
３ａ ストリートライン
１０ ドライエッチング装置

Claims (2)

  1. ストリートラインによって区画された複数の領域のそれぞれに半導体装置が形成された半導体ウェハを個々の半導体装置毎に分割して半導体チップを製造する半導体チップの製造方法であって、
    前記半導体ウェハの半導体装置形成面側に剥離可能な保護テープを貼付ける保護テープ貼付工程と、前記保護テープを貼り付けた半導体ウェハの裏面側を研削して半導体ウェハを薄化する裏面研削工程と、前記裏面研削工程の後、前記複数の領域を覆うマスクを半導体ウェハの裏面に形成するマスク形成工程と、前記マスクが形成された表面から半導体ウェハにプラズマを照射して前記半導体ウェハにおいてマスクで覆われていない部分を除去することにより、この半導体ウェハを個々の半導体装置毎に複数の半導体チップに分割するプラズマダイシング工程と、このプラズマダイシング工程後に前記マスクが形成された裏面を研削することにより前記マスクを除去するマスク除去工程と、前記マスク除去工程において前記裏面に形成された加工変質層を除去する加工変質層除去工程と、前記分割された複数の半導体チップから前記保護テープを剥離するテープ剥離工程とを含むことを特徴とする半導体チップの製造方法。
  2. 前記加工変質層除去工程において、前記裏面をプラズマエッチングすることにより前記裏面に形成された加工変質層を除去することを特徴とする請求項１記載の半導体チップの製造方法。
JP2005201536A 2005-07-11 2005-07-11 半導体チップの製造方法 Active JP4285455B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005201536A JP4285455B2 (ja) 2005-07-11 2005-07-11 半導体チップの製造方法
US11/576,363 US7923351B2 (en) 2005-07-11 2006-07-10 Manufacturing method of semiconductor devices
TW095125081A TW200741838A (en) 2005-07-11 2006-07-10 Manufacturing method of semiconductor chips
EP06781139A EP1797589A1 (en) 2005-07-11 2006-07-10 Manufacturing method of semiconductor devices
PCT/JP2006/314114 WO2007007883A1 (en) 2005-07-11 2006-07-10 Manufacturing method of semiconductor devices
KR1020077007704A KR20080015771A (ko) 2005-07-11 2006-07-10 반도체 장치의 제조 방법
CNB2006800010558A CN100456449C (zh) 2005-07-11 2006-07-10 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005201536A JP4285455B2 (ja) 2005-07-11 2005-07-11 半導体チップの製造方法

Publications (2)

Publication Number Publication Date
JP2007019386A JP2007019386A (ja) 2007-01-25
JP4285455B2 true JP4285455B2 (ja) 2009-06-24

Family

ID=37012078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005201536A Active JP4285455B2 (ja) 2005-07-11 2005-07-11 半導体チップの製造方法

Country Status (7)

Country Link
US (1) US7923351B2 (ja)
EP (1) EP1797589A1 (ja)
JP (1) JP4285455B2 (ja)
KR (1) KR20080015771A (ja)
CN (1) CN100456449C (ja)
TW (1) TW200741838A (ja)
WO (1) WO2007007883A1 (ja)

Families Citing this family (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100828025B1 (ko) 2007-06-13 2008-05-08 삼성전자주식회사 웨이퍼 절단 방법
US8859396B2 (en) 2007-08-07 2014-10-14 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7989319B2 (en) 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8012857B2 (en) 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7781310B2 (en) 2007-08-07 2010-08-24 Semiconductor Components Industries, Llc Semiconductor die singulation method
KR101176431B1 (ko) * 2007-10-09 2012-08-30 히다치 가세고교 가부시끼가이샤 접착 필름이 부착된 반도체칩의 제조 방법, 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법
US20090137097A1 (en) * 2007-11-26 2009-05-28 United Microelectronics Corp. Method for dicing wafer
US8384231B2 (en) 2010-01-18 2013-02-26 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US9165833B2 (en) 2010-01-18 2015-10-20 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US9299664B2 (en) 2010-01-18 2016-03-29 Semiconductor Components Industries, Llc Method of forming an EM protected semiconductor die
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP2012204588A (ja) * 2011-03-25 2012-10-22 Disco Abrasive Syst Ltd 半導体デバイスチップの実装方法
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US9126285B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
US9129904B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8951819B2 (en) 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch
US9099547B2 (en) 2011-10-04 2015-08-04 Infineon Technologies Ag Testing process for semiconductor devices
CN102420157A (zh) * 2011-10-24 2012-04-18 华中科技大学 一种提高硅片减薄后机械强度的方法
JP5687647B2 (ja) * 2012-03-14 2015-03-18 株式会社東芝 半導体装置の製造方法、半導体製造装置
KR101347027B1 (ko) * 2012-03-21 2014-01-07 주식회사 케이엔제이 반도체 패키지 슬리밍장치 및 방법
US8652940B2 (en) 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US8748297B2 (en) 2012-04-20 2014-06-10 Infineon Technologies Ag Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material
US8946057B2 (en) 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
US8969177B2 (en) 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US9048309B2 (en) 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US8993414B2 (en) 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US8940619B2 (en) 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US8845854B2 (en) * 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US9159574B2 (en) 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
US9252057B2 (en) 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9136173B2 (en) 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US8975162B2 (en) 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
US9236305B2 (en) 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
US8980726B2 (en) 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
TWI619165B (zh) 2013-03-14 2018-03-21 應用材料股份有限公司 以雷射及電漿蝕刻進行的基板切割所用的含非光可界定雷射能量吸收層的多層遮罩
US8883614B1 (en) 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US9105710B2 (en) 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US9224650B2 (en) 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US9406564B2 (en) 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
US9312177B2 (en) 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
US9299614B2 (en) 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
US9293304B2 (en) * 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
US8927393B1 (en) 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US9299611B2 (en) 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US9018079B1 (en) 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US9012305B1 (en) 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US9236284B2 (en) 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US8991329B1 (en) 2014-01-31 2015-03-31 Applied Materials, Inc. Wafer coating
US9130030B1 (en) 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
US20150255349A1 (en) 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9418894B2 (en) 2014-03-21 2016-08-16 Semiconductor Components Industries, Llc Electronic die singulation method
US9455192B2 (en) 2014-03-26 2016-09-27 Infineon Technologies Ag Kerf preparation for backside metallization
US9275902B2 (en) 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
US9076860B1 (en) 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8975163B1 (en) 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US8999816B1 (en) 2014-04-18 2015-04-07 Applied Materials, Inc. Pre-patterned dry laminate mask for wafer dicing processes
US8912075B1 (en) 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US9159621B1 (en) 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US8980727B1 (en) 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
US9112050B1 (en) 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
CN105097487B (zh) * 2014-05-16 2018-08-24 北京北方华创微电子装备有限公司 一种晶圆背面减薄工艺
US9034771B1 (en) 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
US9397055B2 (en) 2014-05-29 2016-07-19 Infineon Technologies Ag Processing of thick metal pads
US9093518B1 (en) 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9142459B1 (en) 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9130057B1 (en) 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
US9349648B2 (en) 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
US9117868B1 (en) 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US9196498B1 (en) 2014-08-12 2015-11-24 Applied Materials, Inc. Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9385041B2 (en) 2014-08-26 2016-07-05 Semiconductor Components Industries, Llc Method for insulating singulated electronic die
US9281244B1 (en) 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US9177861B1 (en) 2014-09-19 2015-11-03 Applied Materials, Inc. Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US11195756B2 (en) 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US9196536B1 (en) 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9130056B1 (en) 2014-10-03 2015-09-08 Applied Materials, Inc. Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
US9245803B1 (en) 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US10692765B2 (en) 2014-11-07 2020-06-23 Applied Materials, Inc. Transfer arm for film frame substrate handling during plasma singulation of wafers
US9355907B1 (en) 2015-01-05 2016-05-31 Applied Materials, Inc. Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US9159624B1 (en) 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
US9330977B1 (en) 2015-01-05 2016-05-03 Applied Materials, Inc. Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process
JP6738591B2 (ja) * 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
JP2016207737A (ja) * 2015-04-17 2016-12-08 株式会社ディスコ 分割方法
US9601375B2 (en) 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
US9721839B2 (en) 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US9478455B1 (en) 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
JP6492288B2 (ja) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
KR20170122185A (ko) * 2015-11-09 2017-11-03 후루카와 덴키 고교 가부시키가이샤 반도체 칩의 제조방법 및 이것에 이용하는 마스크 일체형 표면 보호 테이프
US9972575B2 (en) 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US9852997B2 (en) 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
US10366923B2 (en) 2016-06-02 2019-07-30 Semiconductor Components Industries, Llc Method of separating electronic devices having a back layer and apparatus
JP6512454B2 (ja) * 2016-12-06 2019-05-15 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
US11348796B2 (en) * 2017-08-17 2022-05-31 Semiconductor Components Industries, Llc Backmetal removal methods
US10535561B2 (en) 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
US10818551B2 (en) 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
US11011424B2 (en) 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US11342226B2 (en) 2019-08-13 2022-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US10903121B1 (en) 2019-08-14 2021-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
US11600492B2 (en) 2019-12-10 2023-03-07 Applied Materials, Inc. Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US11211247B2 (en) 2020-01-30 2021-12-28 Applied Materials, Inc. Water soluble organic-inorganic hybrid mask formulations and their applications

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1272222A (zh) * 1997-08-21 2000-11-01 Memc电子材料有限公司 处理半导体晶片的方法
US5963816A (en) * 1997-12-01 1999-10-05 Advanced Micro Devices, Inc. Method for making shallow trench marks
CA2246087A1 (en) * 1998-08-28 2000-02-28 Northern Telecom Limited Method of cleaving a semiconductor wafer
CN1163948C (zh) * 2000-11-27 2004-08-25 矽品精密工业股份有限公司 晶片切割研磨制作方法
JP2003209082A (ja) * 2002-01-15 2003-07-25 Nitto Denko Corp 保護テープの貼付方法およびその装置並びに保護テープの剥離方法
US6897128B2 (en) * 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP4013745B2 (ja) 2002-11-20 2007-11-28 松下電器産業株式会社 プラズマ処理方法
US7659196B2 (en) * 2006-12-20 2010-02-09 Intel Corporation Soluble hard mask for interlayer dielectric patterning

Also Published As

Publication number Publication date
US7923351B2 (en) 2011-04-12
TW200741838A (en) 2007-11-01
CN100456449C (zh) 2009-01-28
KR20080015771A (ko) 2008-02-20
WO2007007883A1 (en) 2007-01-18
EP1797589A1 (en) 2007-06-20
JP2007019386A (ja) 2007-01-25
US20090209087A1 (en) 2009-08-20
CN101044613A (zh) 2007-09-26

Similar Documents

Publication Publication Date Title
JP4285455B2 (ja) 半導体チップの製造方法
JP4018096B2 (ja) 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4288229B2 (ja) 半導体チップの製造方法
TWI654709B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
JP6302644B2 (ja) ウェーハの加工方法
US20180096892A1 (en) Device wafer processing method
JP2019125723A (ja) 素子チップの製造方法
JP4338650B2 (ja) 半導体チップの製造方法
JP2009141276A (ja) 半導体装置およびその製造方法
JP6377449B2 (ja) ウエーハの分割方法
JP2003273082A (ja) プラズマ処理装置及びプラズマ処理方法
JP2018182179A (ja) デバイスチップの製造方法
JP6315470B2 (ja) 分割方法
US20220093464A1 (en) Device chip manufacturing method
JP4588595B2 (ja) プラズマ処理装置および処理方法
TW201810402A (zh) 一種蝕刻裝置及半導體晶圓分割方法
CN109979879B (zh) 半导体芯片制造方法
US20160042962A1 (en) Processing method for workpiece
JP2022096079A (ja) 素子チップの製造方法
CN106560916B (zh) 元件芯片的制造方法
CN108878284B (zh) 被加工物的加工方法
TW202129740A (zh) 半導體晶圓切割製程
JP6318046B2 (ja) ウエーハの分割方法
JP2019212769A (ja) ウェーハの加工方法
CN115939040A (zh) 晶圆切割系统以及晶圆切割方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4285455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140403

Year of fee payment: 5