JP2011124277A - 電子装置の切断方法 - Google Patents

電子装置の切断方法 Download PDF

Info

Publication number
JP2011124277A
JP2011124277A JP2009278691A JP2009278691A JP2011124277A JP 2011124277 A JP2011124277 A JP 2011124277A JP 2009278691 A JP2009278691 A JP 2009278691A JP 2009278691 A JP2009278691 A JP 2009278691A JP 2011124277 A JP2011124277 A JP 2011124277A
Authority
JP
Japan
Prior art keywords
wiring layer
electronic device
insulating layer
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009278691A
Other languages
English (en)
Other versions
JP4649531B1 (ja
Inventor
Koji Yamano
孝治 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009278691A priority Critical patent/JP4649531B1/ja
Application granted granted Critical
Publication of JP4649531B1 publication Critical patent/JP4649531B1/ja
Publication of JP2011124277A publication Critical patent/JP2011124277A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

【課題】半導体装置を含む電子装置の製造コストの増大を抑制可能であり、かつ、低誘電体膜の損傷を防止可能な電子装置の切断方法を提供すること。
【解決手段】本電子装置の切断方法は、基板上に複数の絶縁層及び複数の配線層が積層されている電子装置を準備する第1工程と、ブラスト処理を含む工程により、前記電子装置の切断可能領域に存在する全配線層及び全絶縁層を除去して前記基板を露出させる第2工程と、前記切断可能領域に露出する前記基板をブレードにより切断する第3工程と、を有する。
【選択図】図10

Description

本発明は、基板上に絶縁層及び配線層が積層されている電子装置を切断する方法に関する。
近年、電子装置の1つである半導体装置を搭載した製品は、デジタルカメラや携帯電話等の各種モバイル機器用途等として小型化、薄型化、軽量化が急激に進んでいる。それに伴い、例えば、メモリーデバイス、ロジックデバイス、及びMPU(Micro Processing Unit)等の半導体装置にも小型化、高密度化が要求されている。
以下、図面を参照しながら、従来から提案されている半導体装置及びその切断方法について説明する。図1は、従来の半導体装置を例示する断面図である。図1を参照するに、半導体装置100は、薄板化された半導体基板101と、半導体集積回路102とを有する。
半導体基板101は、例えば、薄板化された半導体ウエハが切断されて個片化されたものである。半導体集積回路102は、第1絶縁層103と、第1配線層104と、第2絶縁層105と、第2配線層106と、第3絶縁層107と、第3配線層108と、第4絶縁層109とを含んで構成されている。
半導体集積回路102を構成する第1絶縁層103、第1配線層104、第2絶縁層105、第2配線層106、第3絶縁層107、第3配線層108、及び第4絶縁層109は、半導体基板101の一方の側(以下、半導体基板101の一方の側を主面と称する)に順次積層されている。各配線層同士は、適宜ビア(図示せず)により電気的に接続されている。第1配線層104、第2配線層106、及び第3配線層108の材料は、例えばAl等を用いることができる。
第1絶縁層103、第2絶縁層105、第3絶縁層107、及び第4絶縁層109は、所謂層間絶縁膜である。第4絶縁層109は開口部109xを有し、開口部109x内には第3配線層108の一部が露出している。開口部109x内に露出する第3配線層108は、ボンディングワイヤ等が接続されるパッドとして機能する。第1絶縁層103、第2絶縁層105、及び第3絶縁層107の材料としては、例えばSiO等を用いることができる。又、第4絶縁層109の材料としては、例えばSiO、SiN、Si等を用いることができる。
図2及び図3は、従来の半導体装置の製造工程を例示する図である。図2及び図3において、図1に示す従来の半導体装置100と同一構成部分には同一符号を付し、その説明は省略する場合がある。図2及び図3において、Aは複数の半導体装置形成領域(以下、「半導体装置形成領域A」とする)、Bは複数の半導体装置形成領域を分離するスクライブ領域(以下、「スクライブ領域B」とする)、Cはダイシングブレードが半導体ウエハ101A等を切断する位置(以下、「基板切断位置C」とする)を示している。
始めに、図2に示す工程では、周知の方法で、半導体ウエハ101Aの主面に、第1絶縁層103、第1配線層104、第2絶縁層105、第2配線層106、第3絶縁層107、第3配線層108、及び第4絶縁層109を積層形成し、半導体集積回路102を形成する。そして、半導体ウエハ101Aの裏面(主面の反対側の面)を研削して薄型化する。
次いで、図3に示す工程では、図2に示す構造体をダイシングブレード110を用いたブレードダイシング法により基板切断位置Cで切断する。これにより、複数の半導体装置100が製造される。なお、半導体基板101は、半導体ウエハ101Aが切断されたものである。
ところで、スクライブ領域Bにも、第1絶縁層103、第1配線層104、第2絶縁層105、第2配線層106、第3絶縁層107、第3配線層108、及び第4絶縁層109は存在する。スクライブ領域Bに存在する第1配線層104、第2配線層106、及び第3配線層108は、個片化前の半導体装置100の電気検査等に使用するために設けられている。
従って、図3に示す工程では、ダイシングブレード110を用いて、半導体ウエハ101A、第1絶縁層103、第1配線層104、第2絶縁層105、第2配線層106、第3絶縁層107、第3配線層108、及び第4絶縁層109を切断しなければならない。前述のように、第1配線層104、第2配線層106、及び第3配線層108の材料は、例えばAl等を用いることができる。又、第1絶縁層103、第2絶縁層105、第3絶縁層107、及び第4絶縁層109の材料としては、例えばSiO等を用いることができる。AlやSiOは、ダイシングブレード110を用いて容易に切断することが可能であり、ダイシングブレード110が目詰まりを起こすこともない。
ところで、近年の半導体装置には小型化、高密度化が要求されると同時に低価格化も強く要求されている。又、配線パターンの微細化による配線抵抗の増加及び配線間容量等の寄生容量の増加による信号遅延増加が問題になっている。そこで、配線層の材料をAlから電気抵抗の低いCuに変更することによる配線抵抗の低減や、絶縁層(層間絶縁膜)の材料をSiOから誘電率の低い低誘電体材料(所謂Low−k材)に変更することによる配線間容量の低減が検討されている。
しかしながら、低誘電体材料を用いた絶縁層は低誘電率化のために例えばSiOCを用い、その中には空孔を設けたポーラス構造を有したものもあり、機械的強度が極めて低い。そのため、ブレードダイシング法により半導体装置を切断し個片化すると、チッピング等が発生し低誘電体材料を用いた絶縁層へダメージを与えるという問題があった。又、CuはAlよりも柔らかいためダイシングブレードが目詰まりを起こし易く、ブレードダイシング法による切断には適していないという問題があった。
そこで、低誘電体材料を用いた絶縁層やCuを用いた配線層を有する半導体装置を切断する場合には、従来のブレードダイシング法に代えてレーザーダイシング法やステルスダイシング法、或いは最近ではプラズマダイシング法等が用いられつつある。
特開2001−168231号公報
しかしながら、レーザーダイシング法やステルスダイシング法、プラズマダイシング法等を実施するには高額な設備が必要になるため、半導体装置の製造コストの増大を招くという問題があった。又、半導体装置の種類或いは品種毎にプロセス条件を調整する必要があり、安定した品質の確保は難しい。例えば、半導体集積回路の層構成のわずかな違いにより、レーザーダイシング法でも低誘電体膜の剥がれやチッピングが発生する。
本発明は、上述した問題点に鑑みてなされたものであり、半導体装置を含む電子装置の製造コストの増大を抑制可能であり、かつ、低誘電体膜の損傷を防止可能な電子装置の切断方法を提供することを目的とする。
本電子装置の切断方法は、基板上に複数の絶縁層及び複数の配線層が積層されている電子装置を準備する第1工程と、ブラスト処理を含む工程により、前記電子装置の切断可能領域に存在する全配線層及び全絶縁層を除去して前記基板を露出させる第2工程と、前記切断可能領域に露出する前記基板をブレードにより切断する第3工程と、を有することを要件とする。
開示の技術によれば、半導体装置を含む電子装置の製造コストの増大を抑制可能であり、かつ、低誘電体膜の損傷を防止可能な電子装置の切断方法を提供することができる。
従来の半導体装置を例示する断面図である。 従来の半導体装置の製造工程を例示する図(その1)である。 従来の半導体装置の製造工程を例示する図(その2)である。 第1の実施の形態に係る半導体装置を例示する断面図である。 第1の実施の形態に係る半導体装置の製造工程を例示する図(その1)である。 第1の実施の形態に係る半導体装置の製造工程を例示する図(その2)である。 第1の実施の形態に係る半導体装置の製造工程を例示する図(その3)である。 第1の実施の形態に係る半導体装置の製造工程を例示する図(その4)である。 第1の実施の形態に係る半導体装置の製造工程を例示する図(その5)である。 第1の実施の形態に係る半導体装置の製造工程を例示する図(その6)である。 第1の実施の形態に係る半導体装置の製造工程を例示する図(その7)である。 第1の実施の形態に係る半導体装置の製造工程を例示する図(その8)である。 第2の実施の形態に係る半導体装置の製造工程を例示する図である。
以下、図面を参照して、本発明を実施するための形態の説明を行う。なお、以下の各実施の形態では、本発明に係る電子装置の切断方法を、電子装置の1つである半導体装置に適用する例を示す。
〈第1の実施の形態〉
[第1の実施の形態に係る半導体装置の構造]
図4は、第1の実施の形態に係る半導体装置を例示する断面図である。図4を参照するに、半導体装置10は、薄板化された半導体基板11と、半導体集積回路12と、切り欠き部20とを有する。
半導体基板11は、例えば、薄板化された半導体ウエハが切断され個片化されたものである。半導体基板11の材料の一例としては、例えばSi、Ge、GaAs等を挙げることができるが、以下の説明はSiを例に行う。半導体基板11の厚さT1は、例えば50μm〜800μm程度とすることができる。
半導体集積回路12は、第1絶縁層13と、第1配線層14と、第2絶縁層15と、第2配線層16と、第3絶縁層17と、第3配線層18と、第4絶縁層19とを含んで構成されている。
半導体集積回路12を構成する第1絶縁層13、第1配線層14、第2絶縁層15、第2配線層16、第3絶縁層17、第3配線層18、及び第4絶縁層19は、半導体基板11の一方の側(以下、半導体基板11の一方の側を主面と称する)に順次積層されている。各配線層同士は、適宜ビア(図示せず)により電気的に接続されている。第3配線層18は、金属層18a及び18bから構成されている。
第1配線層14、第2配線層16、及び第3配線層18を構成する金属層18aの材料としては、例えばCu等を用いることができる。第3配線層18を構成する金属層18bの材料としては、例えばAl等を用いることができる。第1配線層14、第2配線層16、及び第3配線層18を構成する金属層18aの材料としてCuを用いた場合には、Alを用いる場合と比べて、各配線層の配線抵抗を大幅に低減することができる。なお、第1配線層14、第2配線層16、及び第3配線層18を構成する金属層18aの材料であるCu等が拡散することを防止するため、第1配線層14、第2配線層16、及び第3配線層18を構成する金属層18aの周囲をTaやTaN等で被覆しても構わない。以降、第1配線層14、第2配線層16、及び第3配線層18を構成する金属層18aの材料としてCuを用いた場合を例に説明を行う。
第3配線層18は最表の配線層であり、ボンディングワイヤ等が接続されるパッドとして機能する部分であるため、内層よりも厚くされている場合が多い。第1配線層14、第2配線層16、及び第3配線層18を構成する金属層18bの厚さは、例えば0.2μm程度とすることができる。第3配線層18を構成する金属層18aの厚さは、例えば1.6μm程度とすることができる。
第1絶縁層13、第2絶縁層15、第3絶縁層17、及び第4絶縁層19は、所謂層間絶縁膜である。第4絶縁層19は開口部19xを有し、開口部19x内には第3配線層18の一部が露出している。開口部19x内に露出する第3配線層18は、ボンディングワイヤ等が接続されるパッドとして機能する。
第1絶縁層13、第2絶縁層15、第3絶縁層17、及び第4絶縁層19の材料としては、誘電率の低い低誘電体材料(所謂Low−k材)を用いている。低誘電体材料の一例としては、例えばSiOCを挙げることができる。低誘電体材料の他の例としては、例えばSiOFや有機ポリマー系の材料等を挙げることができる。第1絶縁層13、第2絶縁層15、第3絶縁層17、及び第4絶縁層19の誘電率は、例えば3.0〜3.5程度とすることができる。
第1絶縁層13、第2絶縁層15、第3絶縁層17、及び第4絶縁層19の材料としてSiOC等の低誘電体材料を用いることにより、SiOを用いる場合と比べて、各配線層間の容量等の寄生容量を低減することが可能となり、信号遅延増加を抑制することができる。第1絶縁層13、第2絶縁層15、第3絶縁層17、及び第4絶縁層19の厚さは、例えば0.5〜2μm程度とすることができる。
切り欠き部20は、半導体装置10の外縁部に形成されている。例えば、半導体基板11が平面視において四角形状であれば、切り欠き部20は平面視において半導体基板11の外縁部に額縁状に形成される。切り欠き部20の幅はスクライブ領域Bの幅(例えば30〜200μm程度)よりも小さい。切り欠き部20の半導体基板11の主面からの深さDは、例えば3〜10μm程度とすることができる。
[第1の実施の形態に係る半導体装置の切断方法]
図5〜図12は、第1の実施の形態に係る半導体装置の製造工程を例示する図である。図5〜図12において、図4に示す半導体装置10と同一構成部分には同一符号を付し、その説明を省略する場合がある。なお、図5は平面図、図6〜図12は断面図である。
始めに、図5に示す工程では、半導体ウエハ11Aを準備する。半導体ウエハ11Aは、複数の半導体装置形成領域Aと、複数の半導体装置形成領域Aを分離するスクライブ領域Bとを有する。スクライブ領域BにあるCは、ダイシングブレード等が半導体ウエハ11A等を切断する位置(以下、「基板切断位置C」とする)を示している。半導体ウエハ11Aは薄板化され、かつ基板切断位置Cにおいて切断されることにより、先に説明した半導体基板11(図4参照)となるものである。半導体ウエハ11Aの直径は、例えば6インチ(約150mm)、8インチ(約200mm)、12インチ(約300mm)等である。半導体ウエハ11Aの厚さは、例えば0.625mm(直径=6インチの場合)、0.725mm(直径=8インチの場合)、0.775mm(直径=12インチの場合)等である。
次いで、図6に示す工程では、周知の方法で、半導体ウエハ11Aの主面に、第1絶縁層13、第1配線層14、第2絶縁層15、第2配線層16、第3絶縁層17、第3配線層18、及び第4絶縁層19を積層形成し、半導体集積回路12を形成する。そして、半導体ウエハ11Aの裏面(主面の反対側の面)を研削して薄型化する。半導体ウエハ11Aの厚さT1は、例えば50μm〜800μm程度とすることができる。
ここでは、第1配線層14、第2配線層16、及び第3配線層18を構成する金属層18aの材料としてはCuを用いる。第3配線層18は最表の配線層であり、ボンディングワイヤ等が接続されるパッドとして機能する部分であるため、内層よりも厚くされている場合が多い。第1配線層14、第2配線層16、及び第3配線層18を構成する金属層18bの厚さは、例えば0.2μm程度とすることができる。第3配線層18を構成する金属層18aの厚さは、例えば1.6μm程度とすることができる。
第1絶縁層13、第2絶縁層15、第3絶縁層17、及び第4絶縁層19の材料としては、誘電率の低い低誘電体材料(所謂Low−k材)を用いる。低誘電体材料の一例としては、例えばSiOC等を挙げることができる。第1絶縁層13、第2絶縁層15、第3絶縁層17、及び第4絶縁層19の誘電率は、例えば3.0〜3.5程度とすることができる。第1絶縁層13、第2絶縁層15、第3絶縁層17、及び第4絶縁層19の厚さは、例えば0.5〜2μm程度とすることができる。
なお、スクライブ領域Bにも、第1絶縁層13、第1配線層14、第2絶縁層15、第2配線層16、第3絶縁層17、第3配線層18、及び第4絶縁層19は存在する。スクライブ領域Bに存在する第1配線層14、第2配線層16、及び第3配線層18は、個片化前の半導体装置10の電気検査等に使用するために設けられている。スクライブ領域Bに存在する第1配線層14、第2配線層16、及び第3配線層18は、ウエハプロセスにおいてのみ使用するものであるため、半導体装置10の個片化時に除去される。
次いで、図7に示す工程では、第4絶縁層19上及び開口部19x内に露出する第3配線層18上にレジストを塗布し、塗布したレジストを露光、現像することでスクライブ領域Bを除く部分の第4絶縁層19上及び開口部19x内に露出する第3配線層18上にレジスト膜25を形成する。レジスト膜25は、後述する図8及び図10に示す工程におけるブラスト処理のマスクとして機能するが、レジスト膜25の表面の一部もブラスト処理により削れる。そこで、レジスト膜25は、表面の一部がブラスト処理により削れてもマスクとしての機能を維持できる程度の厚さに形成する必要がある。レジスト膜25の厚さは、例えば50μm程度とすることができる。レジスト膜25としては、例えばウレタン系のドライフィルム等を用いることができる。
次いで、図8に示す工程では、レジスト膜25をマスクとしてブラスト処理を行い、スクライブ領域Bに存在する少なくとも第4絶縁層19及び第3配線層18を構成する金属層18bを除去し、第3配線層18を構成する金属層18aを露出させる。ブラスト処理により、第3配線層18を構成する金属層18aの両脇に溝部26が形成される。溝部26の断面形状は、例えばU字形状である。
ここでブラスト処理とは、研磨剤を被処理物に高圧で吹きつけ、被処理物の表面粗度を機械的に調整する処理をいう。ブラスト処理には、エラーブラスト処理、ショットブラスト処理、ウェットブラスト処理等があるが、特に、アルミナ砥粒や球状シリカ砥粒等の研磨剤を水等の溶媒に分散させて被処理物の表面に衝突させ、微細領域の研磨を行うウェットブラスト処理を用いると好適である。なぜならば、ウェットブラスト処理を用いると、エアーブラスト処理やショットブラスト処理に比べて極めて緻密で損傷の少ない研磨が可能だからである。又、ウェットブラスト処理では、研磨材を水等の溶媒に分散させているため、エアーブラスト処理やショットブラスト処理のように研磨剤が粉塵として空気中に飛散することがないからである。
ウェットブラスト処理に用いるアルミナ砥粒や球状シリカ砥粒等の研磨剤の粒径は、例えば5〜20μm程度とすることができる。水等の溶媒に分散させたアルミナ砥粒や球状シリカ砥粒等の研磨剤の濃度は、例えば14vol%とすることができる。又、水等の溶媒に分散させた研磨剤を被処理物の表面に噴射する際の噴射圧力は、例えば0.25MPaとすることができる。
次いで、図9に示す工程では、レジスト膜25をマスクとしてウエットエッチングを行い、スクライブ領域Bに存在する第3配線層18を構成する金属層18aを除去する。ウエットエッチングには、例えば塩化第二鉄水溶液や硫酸アンモニウム系のCuエッチング液等を用いることができる。
なお、第3配線層18を構成する金属層18aを図8に示す工程においてブラスト処理で除去せずに、図9に示す工程においてウエットエッチングで除去するのは、以下の理由による。すなわち、第3配線層18を構成する金属層18b(例えば、厚さ0.2μm)は第3配線層18を構成する金属層18a(例えば、厚さ1.6μm)に比べて極めて薄く、又、材料がCuに比べて硬質なAlであるため、ブラスト処理のみで完全に除去することができる。一方、第3配線層18を構成する金属層18aは、材料がAlに比べて軟質のCuであること加え、第3配線層18を構成する金属層18bに比べて極めて厚いためブラスト処理のみで完全に除去することが困難だからである。
次いで、図10に示す工程では、再度、レジスト膜25をマスクとしてブラスト処理を行い、スクライブ領域Bに残存する全配線層及び全絶縁層を除去し半導体ウエハ11Aを露出させる。ブラスト処理により、スクライブ領域Bに溝部27が形成される。溝部27の断面形状は、例えばU字形状である。溝部27は、最終的には中央部近傍で切断され、切り欠き部20となるものである。溝部27の幅はスクライブ領域Bの幅(例えば30〜200μm程度)と略同一となる。溝部27の半導体ウエハ11Aの主面からの深さDは、例えば3〜10μm程度とすることができる。なお、第1配線層14及び第2配線層16(例えば、厚さ0.2μm)は、第3配線層18を構成する金属層18a(例えば、厚さ1.6μm)に比べて極めて薄いため、材料がAlに比べて軟質のCuであっても、ブラスト処理のみで完全に除去することができる。
次いで、図11に示す工程では、図10に示すレジスト膜25を除去する。
レジスト膜25としてドライフィルムを用いた場合には、例えばアルカリ性水溶液による膨潤剥離により除去することができる。但し、アルカリ性水溶液の選択にあたっては、金属層18bがエッチング或いは腐食しないような液を選択する必要がある。そのため、水酸化ナトリウム(NaOH)や一般的なモノエタノールアミンを選択することはできない。
次いで、図12に示す工程では、図11に示す構造体をスクライブ領域Bの幅(溝部27の幅)よりも幅の狭いダイシングブレード28を用いたブレードダイシング法により基板切断位置Cで切断する。これにより、複数の半導体装置10が製造される。なお、半導体基板11は、半導体ウエハ11Aが切断されたものである。個片化された半導体装置10の外縁部には切り欠き部20が形成される。切り欠き部20は、溝部27を中央部近傍で切断することにより形成されたものである。
ここで、スクライブ領域Bに設けられていた、第1絶縁層13、第1配線層14、第2絶縁層15、第2配線層16、第3絶縁層17、第3配線層18、及び第4絶縁層19は図11に示す工程までに全て除去されている。従って、図12に示す工程では、半導体ウエハ11Aのみをダイシングブレード28を用いたブレードダイシング法により基板切断位置Cで切断すればよい。すなわち、機械的強度が極めて低い低誘電体材料からなる各絶縁層や、Alよりも柔らかいCuからなる各配線層をダイシングブレードにより切断する必要がない。その結果、チッピングが発生する等の低誘電体材料からなる絶縁層へのダメージや、ダイシングブレードの目詰まりの問題が発生しないため、従来と同様のブレードダイシング法を用いて、半導体装置を切断し個片化することができる。
なお、本願において、半導体装置を含む電子装置を個片化等する際に、切断しても特性等に影響を与えない領域を切断可能領域と称する場合がある。本実施の形態では、切断可能領域はスクライブ領域Bに含まれている。
以上のように、第1の実施の形態に係る半導体装置の切断方法によれば、ブラスト処理により、スクライブ領域に存在する絶縁層の一部を除去し、最表の配線層を露出させる。そして、最表の配線層をウエットエッチングにより除去した後、スクライブ領域に残存する全配線層及び全絶縁層を再度のブラスト処理により除去する。そして、スクライブ領域に露出した半導体ウエハのみをダイシングブレードを用いたブレードダイシング法により切断する。その結果、チッピングが発生する等の低誘電体材料を用いた絶縁層へのダメージや、ダイシングブレードの目詰まりの問題が発生しないため、絶縁層に低誘電体材料を用い配線層にCuを用いた半導体装置を、従来と同様のブレードダイシング法を用いて切断し個片化することができる。
すなわち、絶縁層に低誘電体材料を用い、配線層にCuを用いた半導体装置を、高額な設備が必要であり半導体装置の製造コストの増大を招くレーザーダイシング法やステルスダイシング法、プラズマダイシング法等を用いずに、従来と同様のブレードダイシング法を用いて切断し個片化することが可能となり、半導体装置の製造コストの増大を抑制することができる。
〈第2の実施の形態〉
第2の実施の形態では、第1の実施の形態とは異なる半導体装置の切断方法を用いて、半導体装置10を製造する方法について説明する。
図13は、第2の実施の形態に係る半導体装置の製造工程を例示する図である。図13において、図4に示す半導体装置10と同一構成部分には同一符号を付し、その説明を省略する場合がある。
始めに、第1の実施の形態の図5〜図7と同様の工程を行い、図7に示す構造体を作製する。次いで、図13に示す工程では、図7に示す構造体に対して、レジスト膜25をマスクとしてウェットブラスト処理を行い、全配線層及び全絶縁層を除去し半導体ウエハ11Aを露出させる。ウェットブラスト処理により、スクライブ領域Bに溝部27が形成される。溝部27の断面形状は、例えばU字形状である。溝部27は、最終的には中央部近傍で切断され、切り欠き部20となるものである。溝部27の幅はスクライブ領域Bの幅(例えば30〜200μm程度)と略同一となる。溝部27の半導体基板11の主面からの深さDは、例えば3〜10μm程度とすることができる。
ウェットブラスト処理では、通常、アルミナ砥粒や球状シリカ砥粒等の研磨剤を水等の溶媒に分散させる。しかしながら、図13に示す工程では、アルミナ砥粒や球状シリカ砥粒等の研磨剤を水等の溶媒に分散させ、更に、最表の配線層を構成するCuを溶解可能な物質を混ぜる。Cuを溶解可能な物質としては、例えば塩化第二鉄や硫酸アンモニウム系のCuエッチング液等を用いることができる。これにより、アルミナ砥粒や球状シリカ砥粒等の研磨剤を分散させた水等の溶媒は、例えば塩化第二鉄や硫酸アンモニウムを含むものとなり、Cuを除去可能となる。その結果、材料がAlに比べて軟質のCuであり、他の配線層に比べて極めて厚く、第1の実施の形態においてブラスト処理のみでは除去することが困難であった第3配線層18を構成する金属層18aも含めた全配線層及び全絶縁層を1回のウェットブラスト処理のみにより完全に除去し、スクライブ領域Bに半導体ウエハ11Aを露出することができる。
次いで、第1の実施の形態の図11及び図12と同様の工程を行うことにより、複数の半導体装置10が製造される。
以上のように、第2の実施の形態に係る半導体装置の切断方法によれば、第1の実施の形態に係る半導体装置の切断方法と同様の効果を奏するが、更に以下の効果を奏する。
すなわち、Cuを溶解可能な物質を含む溶媒を用いて、スクライブ領域にウェットブラスト処理を施すことにより、ブラスト処理のみでは除去が困難な比較的厚いCu配線層を溶解することができる。そのため、スクライブ領域に存在する全配線層(比較的厚いCu配線層も含む)及び全絶縁層が1回のウェットブラスト処理により完全に除去される。その結果、2回のブラスト処理が必要であった第1の実施の形態に係る半導体装置の切断方法に比べ、工程を簡略化することが可能となり、半導体装置の製造コストの増大を更に抑制することができる。
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
例えば、第1及び第2の実施の形態では、Si等からなる半導体装置を切断する例を示したが、本発明は半導体装置を含む電子装置の切断に適用可能である。ここでいう電子装置とは、半導体装置以外に、配線層と絶縁層が形成されたインターポーザ(Siインターポーザ等)、ガラスウエハ、サファイア基板、セラミック基板(LTCC等)、水晶基板等を含むものである。本発明をこのような電子装置に適用した場合にも、本発明を半導体装置に適用した場合と同様の効果を奏する。
10 半導体装置
11 半導体基板
11A 半導体ウエハ
12 半導体集積回路
13 第1絶縁層
14 第1配線層
15 第2絶縁層
16 第2配線層
17 第3絶縁層
18 第3配線層
18a、18b 金属層
19 第4絶縁層
19x 開口部
20 切り欠き部
25 レジスト膜
26、27 溝部
28 ダイシングブレード
A 半導体装置形成領域
B スクライブ領域
C 基板切断位置
深さ
1 厚さ

Claims (9)

  1. 基板上に複数の絶縁層及び複数の配線層が積層されている電子装置を準備する第1工程と、
    ブラスト処理を含む工程により、前記電子装置の切断可能領域に存在する全配線層及び全絶縁層を除去して前記基板を露出させる第2工程と、
    前記切断可能領域に露出する前記基板をブレードにより切断する第3工程と、を有する電子装置の切断方法。
  2. 前記第2工程は、
    前記電子装置の前記切断可能領域を露出するレジスト膜を形成する第2A工程と、
    前記レジスト膜を介して前記切断可能領域をブラスト処理し、前記切断可能領域に存在する最表の配線層を露出させる第2B工程と、
    露出した前記最表の配線層をエッチングにより除去する第2C工程と、
    前記レジスト膜を介して前記切断可能領域を再度ブラスト処理し、前記切断可能領域に残存する全配線層及び全絶縁層を除去して前記基板を露出させる第2D工程と、を含む請求項1記載の電子装置の切断方法。
  3. 前記第2工程は、
    前記電子装置の前記切断可能領域を露出するレジスト膜を形成する第2A工程と、
    前記レジスト膜を介して前記切断可能領域を、前記切断可能領域に存在する最表の配線層を溶解可能な物質を含む溶媒を用いてウェットブラスト処理し、前記切断可能領域に存在する全配線層及び全絶縁層を除去して前記基板を露出させる第2E工程と、を含む請求項1記載の電子装置の切断方法。
  4. 前記複数の絶縁層は、低誘電体材料を含んで構成されている請求項1乃至3の何れか一項記載の電子装置の切断方法。
  5. 前記切断可能領域に存在する最表の配線層は、Cuを含んで構成されている請求項1乃至4の何れか一項記載の電子装置の切断方法。
  6. 前記切断可能領域に存在する最表の配線層は、前記切断可能領域に存在する他の配線層よりも層厚が厚い請求項1乃至5の何れか一項記載の電子装置の切断方法。
  7. 前記電子装置は半導体装置である請求項1乃至6の何れか一項記載の電子装置の切断方法。
  8. 前記半導体装置は、半導体ウエハ上に複数個形成され、複数の前記半導体装置の間にはスクライブ領域が配置されており、
    前記切断可能領域は、前記スクライブ領域に含まれる請求項7記載の電子装置の切断方法。
  9. 前記第3工程により、複数の前記半導体装置は個片化される請求項8記載の電子装置の切断方法。
JP2009278691A 2009-12-08 2009-12-08 電子装置の切断方法 Expired - Fee Related JP4649531B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009278691A JP4649531B1 (ja) 2009-12-08 2009-12-08 電子装置の切断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009278691A JP4649531B1 (ja) 2009-12-08 2009-12-08 電子装置の切断方法

Publications (2)

Publication Number Publication Date
JP4649531B1 JP4649531B1 (ja) 2011-03-09
JP2011124277A true JP2011124277A (ja) 2011-06-23

Family

ID=43836106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009278691A Expired - Fee Related JP4649531B1 (ja) 2009-12-08 2009-12-08 電子装置の切断方法

Country Status (1)

Country Link
JP (1) JP4649531B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015507372A (ja) * 2012-02-08 2015-03-05 ザイリンクス インコーポレイテッドXilinx Incorporated 複数のインターポーザを伴うスタックドダイアセンブリ
JP2015095509A (ja) * 2013-11-11 2015-05-18 株式会社ディスコ ウェーハの加工方法
JP2016039280A (ja) * 2014-08-08 2016-03-22 株式会社ディスコ 加工方法
JP2016039279A (ja) * 2014-08-08 2016-03-22 株式会社ディスコ 加工方法
JP2016040796A (ja) * 2014-08-12 2016-03-24 株式会社ディスコ ウエーハの分割方法
JP2016092181A (ja) * 2014-11-04 2016-05-23 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP2017162868A (ja) * 2016-03-07 2017-09-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101784655B1 (ko) 2015-02-13 2017-10-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027971A (ja) * 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
US20030124771A1 (en) * 2002-01-03 2003-07-03 Maiz Jose A. Semiconductor wafer singulation method
JP2003320466A (ja) * 2002-05-07 2003-11-11 Disco Abrasive Syst Ltd レーザビームを使用した加工機
JP2004111796A (ja) * 2002-09-20 2004-04-08 Hitachi Ltd 半導体装置
JP2006516824A (ja) * 2003-01-27 2006-07-06 フリースケール セミコンダクター インコーポレイテッド ウエハ・スクライブ領域の金属低減
JP2010109182A (ja) * 2008-10-30 2010-05-13 Shinko Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027971A (ja) * 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
US20030124771A1 (en) * 2002-01-03 2003-07-03 Maiz Jose A. Semiconductor wafer singulation method
JP2003320466A (ja) * 2002-05-07 2003-11-11 Disco Abrasive Syst Ltd レーザビームを使用した加工機
JP2004111796A (ja) * 2002-09-20 2004-04-08 Hitachi Ltd 半導体装置
JP2006516824A (ja) * 2003-01-27 2006-07-06 フリースケール セミコンダクター インコーポレイテッド ウエハ・スクライブ領域の金属低減
JP2010109182A (ja) * 2008-10-30 2010-05-13 Shinko Electric Ind Co Ltd 半導体装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015507372A (ja) * 2012-02-08 2015-03-05 ザイリンクス インコーポレイテッドXilinx Incorporated 複数のインターポーザを伴うスタックドダイアセンブリ
JP2015095509A (ja) * 2013-11-11 2015-05-18 株式会社ディスコ ウェーハの加工方法
JP2016039280A (ja) * 2014-08-08 2016-03-22 株式会社ディスコ 加工方法
JP2016039279A (ja) * 2014-08-08 2016-03-22 株式会社ディスコ 加工方法
US10115636B2 (en) 2014-08-08 2018-10-30 Disco Corporation Processing method for workpiece
JP2016040796A (ja) * 2014-08-12 2016-03-24 株式会社ディスコ ウエーハの分割方法
JP2016092181A (ja) * 2014-11-04 2016-05-23 エスアイアイ・セミコンダクタ株式会社 半導体装置
KR101784655B1 (ko) 2015-02-13 2017-10-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 방법
US10163709B2 (en) 2015-02-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10510604B2 (en) 2015-02-13 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11688639B2 (en) 2015-02-13 2023-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
JP2017162868A (ja) * 2016-03-07 2017-09-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP4649531B1 (ja) 2011-03-09

Similar Documents

Publication Publication Date Title
JP4649531B1 (ja) 電子装置の切断方法
EP3563411B1 (en) Method of processing a substrate on a temporary substrate
KR102251260B1 (ko) 웨이퍼 가공 방법
TWI407499B (zh) 半導體裝置之製造方法
KR100741864B1 (ko) 반도체장치의 제조방법
CN110707008B (zh) 半导体晶片的加工方法
JP4773307B2 (ja) 半導体装置の製造方法
JP2006041244A (ja) 半導体装置
JP2011018906A (ja) ダイシングされた集積回路における破壊の抑制
KR20100114704A (ko) 트렌치 기판 및 그 제조방법
KR101784655B1 (ko) 반도체 디바이스 및 방법
JP5271610B2 (ja) 半導体装置の製造方法
JP2008130886A (ja) 半導体装置の製造方法
JP2009076950A (ja) 半導体装置の製造方法
JP6315470B2 (ja) 分割方法
JP2008130880A (ja) 半導体装置の製造方法
JP2016058578A (ja) 分割方法
JP2011040611A (ja) 半導体装置および半導体装置の製造方法
JP2016039280A (ja) 加工方法
JP2010245571A (ja) 半導体装置の製造方法
WO2011052104A1 (ja) 半導体装置及びその製造方法
JP2005217320A (ja) 配線形成方法、半導体装置の製造方法並びに半導体実装装置の製造方法
JP2017041610A (ja) 半導体ウエーハの分割方法
JP2006024810A (ja) 半導体装置の製造方法、半導体装置、露光マスクおよび露光装置
JP2005294677A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4649531

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees