KR102251260B1 - 웨이퍼 가공 방법 - Google Patents

웨이퍼 가공 방법 Download PDF

Info

Publication number
KR102251260B1
KR102251260B1 KR1020150061385A KR20150061385A KR102251260B1 KR 102251260 B1 KR102251260 B1 KR 102251260B1 KR 1020150061385 A KR1020150061385 A KR 1020150061385A KR 20150061385 A KR20150061385 A KR 20150061385A KR 102251260 B1 KR102251260 B1 KR 102251260B1
Authority
KR
South Korea
Prior art keywords
substrate
cutting
wafer
cutting groove
laminate
Prior art date
Application number
KR1020150061385A
Other languages
English (en)
Other versions
KR20150127538A (ko
Inventor
칼 프리바서
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20150127538A publication Critical patent/KR20150127538A/ko
Application granted granted Critical
Publication of KR102251260B1 publication Critical patent/KR102251260B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

디라미네이션을 발생시키는 일없이, 저유전율 절연막을 포함하는 적층체를 제거 가능한 웨이퍼의 가공 방법을 제공하는 것이다.
기판과, 상기 기판 상에 형성된 저유전율 절연막을 포함하는 적층체로 이루어지고, 상기 적층체에 의해 격자형으로 교차하는 복수의 분할 예정 라인과 상기 분할 예정 라인으로 구획된 각 영역에 디바이스가 형성된 웨이퍼의 가공 방법으로서, 웨이퍼의 상기 적층체 상에 표면 보호 부재를 설치하는 표면 보호 부재 설치 단계와, 상기 표면 보호 부재 설치 단계를 실시한 후, 상기 표면 보호 부재를 통해 웨이퍼를 유지 수단으로 유지하여 상기 기판측을 노출시키는 유지 단계와, 상기 유지 단계를 실시한 후, 상기 분할 예정 라인을 따라 웨이퍼의 상기 기판에 제1 두께를 갖는 제1 절삭 블레이드로 상기 기판을 두께 방향으로 완전 절단하지 않는 절삭홈을 형성하며, 상기 절삭홈의 아래에 상기 기판의 제1 절삭 잔부를 형성하는 절삭홈 형성 단계와, 상기 절삭홈 형성 단계를 실시한 후, 상기 제1 절삭 잔부와 상기 적층체를, 상기 분할 예정 라인을 따라 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 절삭 블레이드 또는 에칭으로 분단하는 분단 단계를 구비한 것을 특징으로 한다.

Description

웨이퍼 가공 방법{WAFER PROCESSING METHOD}
본 발명은 층간 절연막으로서 저유전율 절연막(Low-k막)을 사용한 웨이퍼의 가공 방법에 관한 것이다.
반도체 디바이스 제조 프로세스에 있어서는, 대략 원판 형상인 실리콘 웨이퍼, 갈륨비소 웨이퍼 등의 반도체 웨이퍼의 표면에 격자형으로 형성된 스트리트라고 불리는 분할 예정 라인에 의해 복수의 영역이 구획되고, 구획된 각 영역에 IC, LSI 등의 디바이스를 형성한다.
이러한 반도체 웨이퍼는 연삭 장치에 의해 이면이 연삭되어 미리 정해진 두께로 가공된 후, 절삭 장치 또는 레이저 가공 장치에 의해 개개의 디바이스로 분할되며, 분할된 디바이스는 휴대 전화, 퍼스널 컴퓨터 등의 각종 전기 기기에 널리 이용되고 있다.
절삭 장치로서는 일반적으로 다이싱 장치라고 불리는 절삭 장치가 이용되고 있으며, 이 절삭 장치에서는 다이아몬드나 CBN 등의 초지립을 메탈이나 레진으로 굳혀 두께 20 ㎛∼30 ㎛의 날을 갖는 절삭 블레이드가 약 30000 rpm 등의 고속으로 회전하면서 반도체 웨이퍼에 절입됨으로써 절삭이 수행된다.
반도체 웨이퍼의 표면에 형성된 반도체 디바이스는, 금속 배선이 겹겹이 적층되어 신호를 전달하고 있으며, 각 금속 배선 사이는 주로 SiO2로 형성된 층간 절연막에 의해 절연되어 있다.
최근, 구조의 미세화에 따라, 배선 사이 거리가 가까워져, 근접하는 배선 사이의 전기 용량은 커져 오고 있다. 이에 기인하여 신호의 지연이 발생하여, 소비 전력이 증가한다고 하는 문제가 현저해지고 있다.
각 층간의 기생 용량을 경감하기 위해, 디바이스(회로) 형성 시에 각 층간을 절연하는 층간 절연막으로서 종래는 주로 SiO2 절연막을 채용하고 있었지만, 최근 이 되어 SiO2 절연막보다 유전율이 낮은 저유전율 절연막(Low-k막)이 채용되도록 되어 오고 있다.
저유전율 절연막으로서는, SiO2막[유전률(k)=4.1]보다 유전률이 낮은(예컨대 k=2.5 내지 3.6 정도) 재료, 예컨대 SiOC, SiLK 등의 무기물계의 막, 폴리이미드계, 파릴렌계, 폴리테트라플루오로에틸렌계 등의 폴리머막인 유기물계의 막, 및 메틸 함유 폴리실록산 등의 다공성 실리카막을 들 수 있다.
이러한 저유전율 절연막을 포함하는 적층체를 절삭 블레이드에 의해 분할 예정 라인을 따라 절삭하면, 저유전율 절연막은 운모와 같이 매우 취약하기 때문에 적층체가 박리된다고 하는 문제가 생긴다.
이 문제를 해결하기 위해, 예컨대 일본 특허 공개 제2005-064230호 공보 또는 일본 특허 공개 제2005-142398호 공보에서는, 절삭 블레이드로의 절삭에 앞서, 미리 분할 예정 라인 상의 적층체를 레이저 빔의 조사에 의해 제거하고, 그 후 절삭 블레이드로 칩으로 분할하는 반도체 웨이퍼의 가공 방법이 제안되어 있다.
특허문헌 1: 일본 특허 공개 제2005-064230호 공보 특허문헌 2: 일본 특허 공개 제2005-142398호 공보
그러나, 상기 특허문헌 1 및 특허문헌 2에서 제안되어 있는 바와 같이 Low-k막을 포함하는 적층체를 레이저 빔을 이용하여 가공함으로써 디라미네이션이라고 하는 적층체의 박리는 방지되지만, 복수 패스의 레이저 가공이 필요로 되어, 생산성이 나쁘다고 하는 문제가 있다.
또한, 분할 예정 라인 상에 알루미늄 또는 구리 등의 금속으로 이루어지는 TEG(Test Element Group)로 불리는 시험용의 회로가 형성되어 있는 경우에는, 금속의 버어가 웨이퍼의 상면에 발생한다. 금속의 버어는 본딩 패드 사이를 단락시키거나, 탈락하여 인접하는 회로를 손상시키는 등의 문제점 발생의 원인이 된다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는 디라미네이션을 발생시키는 일없이, 저유전율 절연막을 포함하는 적층체를 제거 가능한 웨이퍼의 가공 방법을 제공하는 것이다.
본 발명에 따르면, 기판과, 상기 기판 상에 형성된 저유전율 절연막을 포함하는 적층체로 이루어지고, 상기 적층체에 의해 격자형으로 교차하는 복수의 분할 예정 라인과 상기 분할 예정 라인으로 구획된 각 영역에 디바이스가 형성된 웨이퍼의 가공 방법으로서, 웨이퍼의 상기 적층체 상에 표면 보호 부재를 설치하는 표면 보호 부재 설치 단계와, 상기 표면 보호 부재 설치 단계를 실시한 후, 상기 표면 보호 부재를 통해 웨이퍼를 유지 수단으로 유지하여 상기 기판측을 노출시키는 유지 단계와, 상기 유지 단계를 실시한 후, 상기 분할 예정 라인을 따라 웨이퍼의 상기 기판에 제1 두께를 갖는 제1 절삭 블레이드로 상기 기판을 두께 방향으로 완전 절단하지 않는 절삭홈을 형성하며, 상기 절삭홈의 아래에 상기 기판의 제1 절삭 잔부를 형성하는 절삭홈 형성 단계와, 상기 절삭홈 형성 단계를 실시한 후, 상기 제1 절삭 잔부와 상기 적층체를, 상기 분할 예정 라인을 따라 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 절삭 블레이드 또는 에칭으로 분단하는 분단 단계를 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
바람직하게는, 웨이퍼의 가공 방법은, 상기 절삭홈 형성 단계를 실시한 후, 상기 분단 단계를 실시하기 전 또는 후에, 웨이퍼의 상기 기판을 연삭하여 박화하고 상기 절삭홈을 제거하는 연삭 단계를 더 포함하고 있다.
바람직하게는, 상기 절삭홈 형성 단계에서는 제1 폭을 갖는 제1 절삭홈을 형성하고, 웨이퍼의 가공 방법은, 상기 절삭홈 형성 단계를 실시한 후, 상기 분단 단계를 실시하기 전에, 상기 제1 절삭홈의 바닥에 상기 제1 폭보다 좁은 제2 폭을 갖는 상기 기판을 두께 방향으로 완전 절단하지 않는 제2 절삭홈을 형성하며, 상기 제2 절삭홈의 아래에 상기 기판의 제2 절삭 잔부를 형성하는 제2 절삭홈 형성 단계를 포함하고 있다.
본 발명의 웨이퍼의 가공 방법에서는, 웨이퍼의 적층체 상에 표면 보호 부재를 설치한 후, 기판측으로부터 적층체를 분단한다. 적층체 표면에는 표면 보호 부재가 설치되어 있기 때문에, 디라미네이션이나 버어가 적층체 표면에 발생하는 것을 방지할 수 있다.
도 1은 표면 보호 부재 설치 단계를 나타내는 사시도이다.
도 2는 유지 단계를 나타내는 단면도이다.
도 3은 절삭홈 형성 단계를 나타내는 단면도이다.
도 4는 분단 단계를 나타내는 단면도이다.
도 5의 (A)는 연삭 단계를 나타내는 일부 단면 측면도이고, 도 5의 (B)는 연삭 단계 실시 후의 웨이퍼의 단면도이다.
도 6은 제2 절삭홈 형성 단계를 나타내는 단면도이다.
도 7은 에칭에 의한 분단 단계를 설명하는 단면도이다.
도 8은 연삭 및 에칭 후의 웨이퍼의 단면도이다.
이하, 본 발명의 실시형태를 도면을 참조하여 상세하게 설명한다. 도 1을 참조하면, 반도체 웨이퍼(이하, 단순히 웨이퍼라고 약칭하는 경우가 있음)(11)의 표면(11a)에 표면 보호 부재인 표면 보호 테이프(19)를 점착하는 모습을 나타내는 사시도가 나타나 있다.
도 2에 나타내는 바와 같이, 반도체 웨이퍼(11)는 Si 등의 기판(12)과, 기판(12) 상에 적층된 저유전율 절연막(Low-k막)을 포함하는 적층체(13)로 구성되어 있다. 웨이퍼(11)의 표면(11a)에 형성된 적층체(13)에는, 격자형으로 형성된 복수의 분할 예정 라인(스트리트)(15)에 의해 구획된 각 영역에 IC, LSI 등의 디바이스(17)가 형성되어 있다. 웨이퍼(11)는 예컨대 실리콘 웨이퍼로 형성되어 있고, 그 두께는 700 ㎛ 정도이다.
본 발명의 웨이퍼의 가공 방법에서는, 웨이퍼(11)의 표면(11a), 즉 적층체(13) 상에, 도 1에 나타내는 바와 같이, 표면 보호 테이프(19) 등의 표면 보호 부재를 설치하는 표면 보호 부재 설치 단계를 실시한다. 여기서는, 표면 보호 테이프(19)를 웨이퍼(11)의 표면(11a)에 점착한다.
계속해서, 도 2에 나타내는 바와 같이, 절삭 장치의 척 테이블(유지 수단)(14)로 표면 보호 테이프(19)를 통해 웨이퍼(11)를 흡인 유지하여, 웨이퍼(11)의 기판(12)측을 노출시키는 유지 단계를 실시한다.
척 테이블(14)에서 웨이퍼(11)를 유지한 상태로, 도 3에 나타내는 바와 같이, 분할 예정 라인(15)을 따라 제1 두께를 갖는 제1 절삭 블레이드(16)로 웨이퍼(11)의 이면(11b)측으로부터 기판(12)을 두께 방향으로 완전 절단하지 않는 절삭홈(21)을 형성하며, 절삭홈(21)의 아래에 기판(12)의 절삭 잔부(12a)를 형성하는 절삭홈 형성 단계를 실시한다. 여기서, 절삭 잔부(12a)의 두께(t1)는 150 ㎛∼200 ㎛ 정도인 것이 바람직하다.
제1 방향으로 신장하는 모든 분할 예정 라인(15)을 따라 동일한 절삭홈 형성 단계를 실시한 후, 척 테이블(14)을 90°회전시키고 나서, 제1 방향에 직교하는 제2 방향으로 신장하는 모든 분할 예정 라인(15)을 따라 동일한 절삭홈 형성 단계를 실시한다.
절삭홈 형성 단계를 실시한 후, 도 4에 나타내는 바와 같이, 절삭 잔부(12a)와 적층체(13)를, 분할 예정 라인(15)을 따라 제1 두께보다 얇은 제2 두께를 갖는 절삭 블레이드(18)로 분단하는 분단 단계를 실시한다.
이 분단 단계는, 제2 절삭 블레이드(18)로 표면 보호 테이프(19)에 미리 정해진 두께(t2) 절입하여 실시한다. t2는 5 ㎛∼10 ㎛ 정도이다. 이 분단 단계에 의해, 절삭홈(21)의 바닥부로부터 표면 보호 테이프(19)에 이르는 절삭홈(23)이 형성된다.
제1 방향으로 신장하는 모든 분할 예정 라인(15)을 따라 동일한 분단 단계를 실시한 후, 척 테이블(14)을 90°회전시키고 나서, 제1 방향에 직교하는 제2 방향으로 신장하는 모든 분할 예정 라인(15)을 따라 동일한 분단 단계를 실시한다. 분단 단계에서 사용하는 절삭 블레이드(18)의 두께는, 10 ㎛∼20 ㎛인 것이 바람직하다.
이러한 얇은 절삭 블레이드(18)로 Low-k막을 포함하는 적층체(13)를 절삭하면 디라미네이션이 발생하기 어려운 것을 확인하였다. 가령, 다소의 디라미네이션이 발생하여도, 적층체(13)의 표면은 표면 보호 테이프(19)로 피복되어 있기 때문에, 디라미네이션이나 금속의 버어가 적층체(13) 표면에 부착하는 것이 방지된다.
도 3에 나타내는 절삭홈(21)을 형성하는 제1 절삭 블레이드(16)의 두께는, 제2 절삭 블레이드(18)보다 두꺼운 것은 물론, 제2 절삭 블레이드(18)가 공지의 허브 블레이드인 경우에도, 허브 베이스가 절삭홈(21)에 간섭하지 않도록 절삭홈(21)을 충분한 폭으로 형성할 수 있는 두께를 갖는 것이 바람직하다.
전술한 실시형태에서는, 분단 단계를 제2 절삭 블레이드(18)로 실시한 예에 대해서 설명하였지만, 분단 단계를 드라이 에칭 또는 웨트 에칭으로 실시하도록 하여도 좋다.
분단 단계를 실시하기 전 또는 후에, 바람직하게는, 웨이퍼(11)의 이면(11b)을 연삭하여 웨이퍼(11)를 박화하는 연삭 단계를 실시한다. 도 5의 (A)를 참조하면, 분단 단계 실시 후의 연삭 단계를 나타내는 일부 단면 측면도가 나타나 있다. 연삭 장치의 척 테이블(20)로 분단 단계 실시 후의 웨이퍼(11)를 흡인 유지한다.
도 5의 (A)에 있어서, 연삭 유닛(22)은, 모터에 의해 회전 구동되는 스핀들(24)과, 스핀들(24)의 선단에 고정된 휠 마운트(26)와, 휠 마운트(26)에 착탈 가능하게 장착된 연삭 휠(28)을 포함하고 있다. 연삭 휠(28)은, 환형의 휠 베이스(30)와, 휠 베이스(30)의 하단부 외주에 고착된 복수의 연삭 지석(32)으로 구성된다.
연삭 단계에서는, 웨이퍼(11)에 점착된 표면 보호 테이프(19)측을 척 테이블(20)로 흡인 유지하여, 웨이퍼(11)의 기판(12)측인 이면(11b)을 노출시킨다. 그리고, 척 테이블(20)을 화살표(a)로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 휠(28)을 화살표(b)로 나타내는 방향으로 예컨대 6000 rpm으로 회전시키며, 도시하지 않는 연삭 유닛 이송 기구를 작동시켜, 연삭 지석(32)을 웨이퍼(11)의 이면(11b)에 접촉시킨다.
그리고, 연삭 휠(28)을 미리 정해진 연삭 이송 속도로 하방으로 미리 정해진 양 연삭 이송하면, 웨이퍼(11)의 기판(12)이 연삭되어, 도 5의 (B)에 나타내는 바와 같이, 웨이퍼(11)가 미리 정해진 두께(예컨대 50 ㎛)까지 연삭된다.
또한, 이 연삭 단계를 실시하기 전에, 웨이퍼(11)는 분단 단계에 의해 개개의 칩으로 분할되어 있지만, 웨이퍼(11)의 표면(11a)이 표면 보호 테이프(19)에 점착되어 있기 때문에, 개개의 칩의 집합체는 웨이퍼 형상을 유지하고 있어, 연삭 단계를 실시할 수 있다. 연삭 단계 실시 후, 바람직하게는 드라이 또는 웨트 에칭을 실시하여, 연삭 왜곡을 제거한다.
다음에, 도 6 내지 도 8을 참조하여, 제2 실시형태의 웨이퍼의 가공 방법에 대해서 설명한다. 제2 실시형태의 웨이퍼의 가공 방법에서는, 도 3에 나타내는 절삭홈 형성 단계까지는 제1 실시형태와 동일하기 때문에 그 설명을 생략한다.
제2 실시형태에서는, 절삭홈 형성 단계 실시 후, 도 6에 나타내는 바와 같이, 제1 절삭 블레이드(16)보다 얇은 제2 절삭 블레이드(18)로 기판(12)을 두께 방향으로 완전 절단하지 않는 제2 절삭홈(25)을 형성하며, 제2 절삭홈(25)의 아래에 기판(12)의 절삭 잔부(12b)를 형성하는 제2 절삭홈 형성 단계를 실시한다. 절삭 잔부(12b)의 두께(t3)는 5 ㎛∼10 ㎛ 정도인 것이 바람직하다.
제1 방향으로 신장하는 모든 분할 예정 라인(15)을 따라 제2 절삭홈 형성 단계를 실시한 후, 척 테이블(14)을 90°회전시키고 나서, 제1 방향에 직교하는 제2 방향으로 신장하는 모든 분할 예정 라인(15)을 따라 동일한 제2 절삭홈(25)을 형성한다.
제2 절삭홈 형성 단계 실시 후, 웨이퍼(11)를 에칭 챔버 내에 도입하여, 드라이 에칭 또는 웨트 에칭으로 웨이퍼(11)를 개개의 칩으로 분단한다(분단 단계). 도면 부호 27은 에칭에 의한 분단홈을 나타내고 있다.
에칭에 의한 분단 단계 실시 후, 바람직하게는 웨이퍼(11)의 이면(11b)을 연삭하여 웨이퍼(11)를 미리 정해진 두께로 박화하는 연삭 단계를 실시한다. 이 연삭 단계는 도 5를 참조하여 설명한 제1 실시형태의 연삭 단계와 동일하기 때문에, 그 설명을 생략한다.
바람직하게는, 연삭 단계 실시 후, CMP(Chemical Mechanical Polishing), 드라이 또는 웨트 에칭을 실시하여, 연삭 왜곡을 제거한다. 에칭을 실시하면, 분단홈(27)도 어느 정도 에칭되어 조금 폭이 넓어진 분단홈(29)이 된다.
전술한 실시형태의 웨이퍼의 가공 방법에 따르면, 웨이퍼(11)의 적층체(13) 표면에 표면 보호 테이프(19)를 점착한 후, 웨이퍼(11)의 기판(12)측으로부터 적층체(13)를 절삭 블레이드 또는 에칭으로 분단한다.
적층체(13) 표면에는 표면 보호 테이프(19)가 점착되어 있기 때문에, 폭이 좁은 제2 절삭 블레이드(18)에 의한 분단으로 다소 디라미네이션이 발생하여도, 디라미네이션이나 금속의 버어가 적층체(13) 표면에 부착하는 것이 방지된다. 드라이 또는 웨트 에칭에 의한 적층체(13)의 분단에서는, 적층체(13)의 디라미네이션이 발생하는 경우는 없다.
11 반도체 웨이퍼
12 기판
13 적층체
15 분할 예정 라인
16 제1 절삭 블레이드
17 디바이스
18 제2 절삭 블레이드
19 표면 보호 테이프
21 제1 절삭홈
22 연삭 유닛
23 제2 절삭홈
27, 29 분단홈
28 연삭 휠

Claims (3)

  1. 기판과, 상기 기판 상에 형성된 저유전율 절연막을 포함하는 적층체로 이루어지고, 상기 적층체에는 격자형으로 교차하는 복수의 분할 예정 라인과 상기 분할 예정 라인으로 구획된 각 영역에 디바이스가 형성된 웨이퍼의 가공 방법으로서,
    웨이퍼의 상기 적층체 상에 표면 보호 부재를 설치하는 표면 보호 부재 설치 단계와,
    상기 표면 보호 부재 설치 단계를 실시한 후, 상기 표면 보호 부재를 통해 웨이퍼를 유지 수단으로 유지하여 상기 기판 측을 노출시키는 유지 단계와,
    상기 유지 단계를 실시한 후, 상기 분할 예정 라인을 따라 웨이퍼의 상기 기판에 제1 두께를 갖는 제1 절삭 블레이드로 상기 기판을 두께 방향으로 완전 절단하지 않는 절삭홈을 형성하며, 상기 절삭홈의 아래에 상기 기판의 제1 절삭 잔부를 형성하는 절삭홈 형성 단계와,
    상기 절삭홈 형성 단계를 실시한 후, 상기 제1 절삭 잔부와 상기 적층체를, 상기 분할 예정 라인을 따라 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 절삭 블레이드 또는 에칭으로 분단하는 분단 단계와,
    상기 분단 단계를 실시한 후, 웨이퍼의 상기 기판을 연삭하여 박화하고, 상기 절삭홈을 제거하는 연삭 단계를 포함하고,
    상기 연삭 단계를 실시한 후, 에칭을 실시하여 연삭 왜곡을 제거하는 것을 특징으로 하는 웨이퍼 가공 방법.
  2. 기판과, 상기 기판 상에 형성된 저유전율 절연막을 포함하는 적층체로 이루어지고, 상기 적층체에는 격자형으로 교차하는 복수의 분할 예정 라인과 상기 분할 예정 라인으로 구획된 각 영역에 디바이스가 형성된 웨이퍼의 가공 방법으로서,
    웨이퍼의 상기 적층체 상에 표면 보호 부재를 설치하는 표면 보호 부재 설치 단계와,
    상기 표면 보호 부재 설치 단계를 실시한 후, 상기 표면 보호 부재를 통해 웨이퍼를 유지 수단으로 유지하여 상기 기판 측을 노출시키는 유지 단계와,
    상기 유지 단계를 실시한 후, 상기 분할 예정 라인을 따라 웨이퍼의 상기 기판에 제1 두께를 갖는 제1 절삭 블레이드로 상기 기판을 두께 방향으로 완전 절단하지 않는 제1 폭 - 상기 제1 폭은 상기 제1 절삭 블레이드의 제1 두께에 대응함 - 을 갖는 제1 절삭홈을 형성하며, 상기 제1 절삭홈의 아래에 상기 기판의 제1 절삭 잔부를 형성하는 제1 절삭홈 형성 단계와,
    상기 제1 절삭홈 형성 단계를 실시한 후, 상기 제1 절삭홈 바닥에 상기 제1 폭보다 좁은 제2 폭을 갖는, 상기 기판을 두께 방향으로 완전히 절단하지 않는 제2 절삭홈을 형성하며, 상기 제2 절삭홈의 아래에 상기 기판의 제2 절삭 잔부를 형성하는 제2 절삭홈 형성 단계와,
    상기 제2 절삭홈 형성 단계를 실시한 후, 상기 제2 절삭 잔부와 적층체를 상기 분할 예정 라인을 따라 에칭으로 분단하는 분단 단계
    를 포함하는 것을 특징으로 하는 웨이퍼 가공 방법.
  3. 삭제
KR1020150061385A 2014-05-07 2015-04-30 웨이퍼 가공 방법 KR102251260B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014095686A JP6504750B2 (ja) 2014-05-07 2014-05-07 ウェーハの加工方法
JPJP-P-2014-095686 2014-05-07

Publications (2)

Publication Number Publication Date
KR20150127538A KR20150127538A (ko) 2015-11-17
KR102251260B1 true KR102251260B1 (ko) 2021-05-11

Family

ID=54336805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150061385A KR102251260B1 (ko) 2014-05-07 2015-04-30 웨이퍼 가공 방법

Country Status (6)

Country Link
US (1) US9397000B2 (ko)
JP (1) JP6504750B2 (ko)
KR (1) KR102251260B1 (ko)
CN (1) CN105097678B (ko)
DE (1) DE102015208500A1 (ko)
TW (1) TWI645464B (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6517588B2 (ja) * 2015-05-27 2019-05-22 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
JP6636377B2 (ja) * 2016-04-08 2020-01-29 株式会社ディスコ パッケージウェーハの製造方法及びデバイスチップの製造方法
JP6754078B2 (ja) * 2016-08-15 2020-09-09 富士通株式会社 マグネシウムリチウム合金基材の化成処理方法
JP6906836B2 (ja) * 2017-01-27 2021-07-21 株式会社ディスコ 積層ドレッシングボードの使用方法
JP2018125479A (ja) * 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
JP6824582B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP6890885B2 (ja) * 2017-04-04 2021-06-18 株式会社ディスコ 加工方法
JP6955918B2 (ja) * 2017-07-03 2021-10-27 株式会社ディスコ 基板の加工方法
JP6935131B2 (ja) * 2017-07-13 2021-09-15 株式会社ディスコ 板状の被加工物の切断方法
JP6890893B2 (ja) * 2017-08-08 2021-06-18 株式会社ディスコ 金属が露出した基板の加工方法
JP2019079884A (ja) * 2017-10-23 2019-05-23 株式会社ディスコ ウェーハの加工方法
JP7169061B2 (ja) * 2017-11-29 2022-11-10 株式会社ディスコ 切削方法
JP7037422B2 (ja) * 2018-04-16 2022-03-16 株式会社ディスコ 被加工物の加工方法
JP2019212772A (ja) * 2018-06-05 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212768A (ja) * 2018-06-05 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212771A (ja) * 2018-06-05 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212825A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP7061022B2 (ja) * 2018-06-06 2022-04-27 株式会社ディスコ ウェーハの加工方法
JP2020009791A (ja) * 2018-07-02 2020-01-16 株式会社ディスコ ウエーハの加工方法
JP7191563B2 (ja) * 2018-07-03 2022-12-19 株式会社ディスコ ウエーハの加工方法
JP7106382B2 (ja) * 2018-07-19 2022-07-26 株式会社ディスコ ウェーハの加工方法
JP7083716B2 (ja) * 2018-07-20 2022-06-13 株式会社ディスコ ウェーハの加工方法
JP2020017677A (ja) * 2018-07-26 2020-01-30 株式会社ディスコ ウェーハの加工方法
JP2020061440A (ja) * 2018-10-09 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP7146555B2 (ja) * 2018-10-10 2022-10-04 株式会社ディスコ ウェーハの加工方法
JP2020061461A (ja) * 2018-10-10 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020061460A (ja) * 2018-10-10 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020061463A (ja) * 2018-10-10 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020061500A (ja) * 2018-10-11 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP7155025B2 (ja) * 2019-01-25 2022-10-18 株式会社ディスコ ウエーハの加工方法
US11361998B2 (en) * 2019-08-30 2022-06-14 Innolux Corporation Method for manufacturing an electronic device
CN110739216B (zh) * 2019-10-28 2022-03-29 东莞记忆存储科技有限公司 一种单轴分步切割晶圆的加工工艺方法
US20210202318A1 (en) * 2019-12-27 2021-07-01 Micron Technology, Inc. Methods of forming semiconductor dies with perimeter profiles for stacked die packages
CN113053813A (zh) * 2019-12-27 2021-06-29 美光科技公司 形成具有用于堆叠裸片封装的周边轮廓的半导体裸片的方法
KR20220081036A (ko) 2020-12-08 2022-06-15 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197564A (ja) 2001-12-21 2003-07-11 Disco Abrasive Syst Ltd 低誘電体絶縁材料を積層した基板のダイシング方法
JP2004235626A (ja) * 2003-01-10 2004-08-19 Toshiba Corp 半導体装置の製造装置及びその製造方法
JP2005129742A (ja) 2003-10-24 2005-05-19 Tokyo Seimitsu Co Ltd ダイシングブレード及びダイシング方法
JP2006286694A (ja) * 2005-03-31 2006-10-19 Murata Mfg Co Ltd ダイシング装置およびダイシング方法
JP2008159985A (ja) * 2006-12-26 2008-07-10 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2009538538A (ja) * 2006-05-25 2009-11-05 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 裏面ウェーハダイシング
JP2010062278A (ja) 2008-09-03 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法
US20140091458A1 (en) 2012-10-01 2014-04-03 Nxp B.V. Encapsulated wafer-level chip scale (wlscp) pedestal packaging

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127010A (ja) * 1999-10-25 2001-05-11 Hitachi Ltd 半導体装置及びその製造方法
JP2003158097A (ja) * 2001-11-22 2003-05-30 Murata Mfg Co Ltd 半導体装置及びその製造方法
US6890836B2 (en) * 2003-05-23 2005-05-10 Texas Instruments Incorporated Scribe street width reduction by deep trench and shallow saw cut
JP2005064230A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
JP4422463B2 (ja) * 2003-11-07 2010-02-24 株式会社ディスコ 半導体ウエーハの分割方法
JP4719042B2 (ja) * 2006-03-16 2011-07-06 株式会社東芝 半導体装置の製造方法
KR101131366B1 (ko) * 2006-06-23 2012-04-04 히다치 가세고교 가부시끼가이샤 반도체 디바이스의 제조 방법 및 접착 필름
JP5141070B2 (ja) * 2007-03-29 2013-02-13 富士電機株式会社 ウェーハのダイシング方法
JP6037705B2 (ja) * 2012-08-06 2016-12-07 株式会社ディスコ 被加工物の加工方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197564A (ja) 2001-12-21 2003-07-11 Disco Abrasive Syst Ltd 低誘電体絶縁材料を積層した基板のダイシング方法
JP2004235626A (ja) * 2003-01-10 2004-08-19 Toshiba Corp 半導体装置の製造装置及びその製造方法
JP2005129742A (ja) 2003-10-24 2005-05-19 Tokyo Seimitsu Co Ltd ダイシングブレード及びダイシング方法
JP2006286694A (ja) * 2005-03-31 2006-10-19 Murata Mfg Co Ltd ダイシング装置およびダイシング方法
JP2009538538A (ja) * 2006-05-25 2009-11-05 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 裏面ウェーハダイシング
JP2008159985A (ja) * 2006-12-26 2008-07-10 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2010062278A (ja) 2008-09-03 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法
US20140091458A1 (en) 2012-10-01 2014-04-03 Nxp B.V. Encapsulated wafer-level chip scale (wlscp) pedestal packaging

Also Published As

Publication number Publication date
US20150325480A1 (en) 2015-11-12
KR20150127538A (ko) 2015-11-17
CN105097678A (zh) 2015-11-25
US9397000B2 (en) 2016-07-19
CN105097678B (zh) 2019-11-29
TW201545224A (zh) 2015-12-01
DE102015208500A1 (de) 2015-11-12
JP6504750B2 (ja) 2019-04-24
JP2015213135A (ja) 2015-11-26
TWI645464B (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
KR102251260B1 (ko) 웨이퍼 가공 방법
US10964664B2 (en) DBI to Si bonding for simplified handle wafer
KR102320674B1 (ko) 처리된 적층 다이들
CN105514038B (zh) 切割半导体晶片的方法
CN105047612B (zh) 晶片的加工方法
JP2006253402A (ja) 半導体装置の製造方法
US11688639B2 (en) Semiconductor device and method
US9972580B2 (en) Semiconductor package and method for fabricating the same
CN102117770B (zh) 支撑与握持半导体晶片的支撑结构的形成方法
CN112071746B (zh) 晶圆键合方法
JP5748198B2 (ja) 積層デバイスの製造方法及び積層デバイス
JP2008120947A (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
JP7313775B2 (ja) ウェーハの加工方法
JP6558973B2 (ja) デバイスチップの製造方法
CN115565865A (zh) 半导体器件和使用多个cmp工艺制造半导体器件的方法
TWI805872B (zh) 晶圓的加工方法
JP2004119468A (ja) ウエーハレベルパッケージの分割方法
US11024542B2 (en) Manufacturing method of device chip
JP2008244132A (ja) 半導体装置の製造方法および半導体装置
JP2005166807A (ja) 半導体素子の製造方法および基板の個片化方法
JP2016031986A (ja) ウェーハの加工方法
US9997390B2 (en) Semiconductor manufacturing method and laminated body
CN115295409A (zh) 晶圆划片方法
JP4874769B2 (ja) 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法
CN117334640A (zh) 器件晶片的加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant