CN105097678B - 晶片的加工方法 - Google Patents
晶片的加工方法 Download PDFInfo
- Publication number
- CN105097678B CN105097678B CN201510223686.5A CN201510223686A CN105097678B CN 105097678 B CN105097678 B CN 105097678B CN 201510223686 A CN201510223686 A CN 201510223686A CN 105097678 B CN105097678 B CN 105097678B
- Authority
- CN
- China
- Prior art keywords
- chip
- cutting slot
- substrate
- cutting
- laminated body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000011218 segmentation Effects 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- -1 polysiloxanes Polymers 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical compound FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
晶片的加工方法。晶片由基板和层叠体构成，通过层叠体形成多条分割预定线，在由分割预定线划分的各区域形成有器件，具有：在晶片的该层叠体上配设正面保护部件的正面保护部件配设步骤；保持步骤，在实施了该正面保护部件配设步骤后，隔着该正面保护部件通过保持单元保持晶片并使其基板侧露出；切削槽形成步骤，在实施了该保持步骤后，沿着该分割预定线在晶片的该基板上通过具有第一厚度的第一切削刀形成在厚度方向上未完全切断该基板的切削槽，并且在该切削槽的下方形成该基板的第一切削残余部；以及截断步骤，在实施了该切削槽形成步骤后，沿着该分割预定线通过具有比该第一厚度薄的第二厚度的第二切削刀或蚀刻截断该第一切削残余部和该层叠体。
Description
技术领域
本发明涉及作为层间绝缘膜而使用低介电常数绝缘膜(Low-k膜)的晶片的加工方法。
背景技术
在半导体器件制造工艺中，在大致圆板形状的硅晶片、砷化镓晶片等的半导体晶片的正面，通过形成为格子状的被称作分割道的分割预定线划分出多个区域，并且在所划分出的各区域上形成IC、LSI等的器件。
这种半导体晶片在被磨削装置磨削背面而被加工物规定的厚度后，通过切削装置或激光加工装置被分割为各个器件，所分割的器件可广泛用于移动电话、个人计算机等各种电气设备中。
作为切削装置，通常使用被称作切割装置的切削装置，该切削装置通过金属或树脂加固金刚石和CBN等的超磨粒，由具有厚度为20～30μm的切削刃的切削刀以大约30000rpm等的高速旋转并切入半导体晶片中，从而完成切削。
形成于半导体晶片的正面上的半导体器件上层叠有多层金属配线而传递信号，各金属配线间主要通过由SiO2形成的层间绝缘膜实现绝缘。
近些年来，伴随结构的细微化，配线间距离变近，临近的配线间的电容变大。由此导致产生信号的延迟，消耗功率增加的问题变得显著。
为了减轻各层间的寄生电容，作为在器件(电路)形成时对各层间绝缘的层间绝缘膜，以往主要采用SiO2绝缘膜，而最近开始采用介电常数低于SiO2绝缘膜的低介电常数绝缘膜(Low-k膜)。
作为低介电常数绝缘膜，可举出介电常数低于SiO2膜(介电常数k＝4.1)的(例如k＝2.5至3.6左右)材料，例如SiOC、SiLK等的无机物类的膜、聚酰亚胺类、聚对二甲苯类、聚四氟乙烯系等的聚合物膜即有机物类的膜和含金属的聚硅氧烷等的多孔硅膜。
如果通过切削刀沿着分割预定线切削具有这种低介电常数绝缘膜的层叠体，则由于低介电常数绝缘膜如云母般非常脆，因而会产生层叠体剥离的问题。
为了解决该问题，例如在日本特开2005-064230号公报或日本特开2005-142398号公报中，提出了在使用切削刀切削之前，预先通过激光束的照射去除分割预定线上的层叠体，此后通过切削刀分割为芯片的半导体晶片的加工方法。
专利文献1日本特开2005-064230号公报
专利文献2日本特开2005-142398号公报
然而，如上述专利文献1和专利文献2中所提出的，虽然通过使用激光束加工具有Low-k膜的层叠体而能够防止被称作分层的层叠体的剥离，然而需要多路的激光加工，存在生产性较差的问题。
此外，在分割预定线上形成有由铝或铜等金属构成的被称作TEG(Test ElementGroup：测试元件组)的实验用电路的情况下，会在晶片的上表面上产生金属的飞边。金属的飞边会成为使焊盘间短路，或脱落而损伤相邻电路等的不良情况的产生原因。
发明内容
本发明就是鉴于上述情况而完成的，其目的在于提供一种在不会产生分层的情况下，能够去除包含低介电常数绝缘膜的层叠体的晶片的加工方法。
本发明提供一种晶片的加工方法，该晶片由基板和形成于该基板上的包含低介电常数绝缘膜的层叠体构成，通过该层叠体形成了呈格子状交叉的多条分割预定线，并在由该分割预定线划分出的各区域上形成有器件，该加工方法的特征在于，具有：正面保护部件配设步骤，在晶片的该层叠体上配设正面保护部件；保持步骤，在实施了该正面保护部件配设步骤后，隔着该正面保护部件通过保持单元保持晶片并使其基板侧露出；切削槽形成步骤，在实施了该保持步骤后，沿着该分割预定线，在晶片的该基板上利用具有第一厚度的第一切削刀形成在厚度方向上未完全切断该基板的切削槽，并且在该切削槽的下方形成该基板的第一切削残余部；以及截断步骤，在实施了该切削槽形成步骤后，沿着该分割预定线，利用具有第二厚度的第二切削刀或蚀刻来截断该第一切削残余部和该层叠体，其中，该第二厚度比该第一厚度薄。
本发明的晶片加工方法优选还具有磨削步骤，在实施了该切削槽形成步骤后且在实施该截断步骤之前或之后，磨削晶片的该基板而使其变薄并去除该切削槽。
本发明的晶片加工方法优选在该切削槽形成步骤中形成具有第一宽度的第一切削槽，具有第二切削槽形成步骤，在实施了该切削槽形成步骤后且在实施该截断步骤之前，在该第一切削槽的底部形成具有第二宽度且在厚度方向上未完全切断该基板的第二切削槽，并且在该第二切削槽的下方形成该基板的第二切削残余部，其中，该第二宽度窄于该第一宽度。
根据本发明的晶片的加工方法，在晶片的层叠体上配设了正面保护部件后，从基板侧起截断层叠体。由于在层叠体正面上配设有正面保护部件，因而能够防止在层叠体正面上产生分层和飞边。
附图说明
图1是表示正面保护部件配设步骤的立体图。
图2是表示保持步骤的剖面图。
图3是表示切削槽形成步骤的剖面图。
图4是表示截断步骤的剖面图。
图5的(A)是表示磨削步骤的局部剖面侧面图，图5的(B)是磨削步骤实施后的晶片的剖面图。
图6是表示第二切削槽形成步骤的剖面图。
图7是说明基于蚀刻的截断步骤的剖面图。
图8是磨削和蚀刻后的晶片的剖面图。
标号说明
11：半导体晶片；12：基板；13：层叠体；15：分割预定线；16：第一切削刀；17：器件；18：第二切削刀；19：正面保护带；21：第一切削槽；22：磨削单元；23：第二切削槽；27、29：截断槽；28：磨削轮。
具体实施方式
以下，参照附图详细说明本发明的实施方式。参照图1，示出了表示在半导体晶片(以下，有时简称为晶片)11的正面11a上贴附作为正面保护部件的正面保护带19的情形的立体图。
如图2所示，半导体晶片11由Si等的基板12、以及层叠于基板12上的包含低介电常数绝缘膜(Low-k膜)的层叠体13构成。在形成于晶片11的正面11a上的层叠体13上，在由形成为格子状的多条分割预定线(分割道)15划分出的各区域上形成有IC、LSI等的器件17。晶片11例如由硅晶片形成，其厚度为700μm左右。
在本发明的晶片的加工方法中，在晶片11的正面11a、即层叠体13上，如图1所示，实施配设正面保护带19等的正面保护部件的正面保护部件配设步骤。此时，将正面保护带19贴附于晶片11的正面11a上。
接着，如图2所示，实施保持步骤，具体是通过切削装置的卡盘台(保持单元)14隔着正面保护带19吸附保持晶片11，并使晶片11的基板12侧露出。
在通过卡盘台14保持晶片11的状态下，如图3所示，实施切削槽形成步骤，具体是沿着分割预定线15通过具有第一厚度的第一切削刀16，从晶片11的背面11b侧起形成在厚度方向上未完全切断基板12的切削槽21，并且在切削槽21的下方形成基板12的切削残余部12a。这里，切削残余部12a的厚度t1优选为150～200μm左右。
在沿着在第1方向上伸长的所有分割预定线15实施了同样的切削槽形成步骤后，使卡盘台14旋转90°，然后沿着在与第1方向正交的第2方向上伸长的所有分割预定线15实施同样的切削槽形成步骤。
在实施了切削槽形成步骤后，如图4所示，实施截断步骤，具体是沿着分割预定线15通过具有比第一厚度薄的第二厚度的切削刀18截断切削残余部12a和层叠体13。
该截断步骤是通过将第二切削刀18在正面保护带19上切入规定厚度t2而实施的。t2为5～10μm左右。通过该截断步骤，形成从切削槽21的底部起到达正面保护带19的切削槽23。
在沿着在第1方向上伸长的所有分割预定线15实施了同样的截断步骤后，使卡盘台14旋转90°，然后沿着在与第1方向正交的第2方向上伸长的所有分割预定线15实施同样的截断步骤。用于截断步骤中的切削刀18的厚度优选为10～20μm。
已确认到通过这种较薄的切削刀18切削具有Low-k膜的层叠体13时不易引起分层。即使产生了少量的分层，由于层叠体13的正面被正面保护带19覆盖，因而能够防止分层和金属的飞边附着于层叠体13正面上。
形成图3所示的切削槽21的第一切削刀16的厚度当然比第二切削刀18厚，而在第二切削刀18为公知的晶圆切割刀的情况下，优选其具有以使得轮边基座不会与切削槽21产生干扰的方式，能够将切削槽21形成为充分宽度的厚度。
在上述实施方式中，说明了通过第二切削刀18实施截断步骤的例子，然而也可以通过干蚀刻或湿蚀刻实施截断步骤。
在实施截断步骤之前或之后，优选实施磨削步骤，具体是磨削晶片11的背面11b以使晶片11变薄。参照图5的(A)，示出了表示截断步骤实施后的磨削步骤的局部剖面侧面图。通过磨削装置的卡盘台20吸附保持截断步骤实施后的晶片11。
在图5的(A)中，磨削单元22具有凭借电动机而旋转驱动的主轴24、固定于主轴24的前端上的轮安装器26、以及以可拆装的方式安装于轮安装器26上的磨削轮28。磨削轮28由环状的轮基座30、以及固定安装于轮基座30的下端部外周上的多个磨削砂轮32构成。
在磨削步骤中，通过卡盘台20吸附保持贴附于晶片11上的正面保护带19侧，并且使作为晶片11的基板12侧的背面11b露出。然后，使卡盘台20在箭头a所示的方向上例如以300rpm旋转，并使磨削轮28在箭头b所示的方向上例如以6000rpm旋转，并且启动未图示的磨削单元进给机构，使磨削砂轮32接触晶片11的背面11b。
而且，在使磨削轮28以规定的磨削进给速度在下方进行规定量磨削进给时，晶片11的基板12被磨削，而如图5的(B)所示，晶片11被磨削至规定的厚度(例如50μm)。
此外，在实施该磨削步骤之前，晶片11通过截断步骤而被分割为各个芯片，而由于晶片11的正面11a贴附于正面保护带19上，因此各个芯片的集合体保持住晶片形状，能够实施磨削步骤。在磨削步骤实施后，优选实施干蚀刻或湿蚀刻，以去除磨削变形。
接着，参照图6至图8，说明第2实施方式的晶片的加工方法。在第2实施方式的晶片的加工方法中，直到图3所示的切削槽形成步骤为止，都与第1实施方式相同，因此省略这部分说明。
在第2实施方式中，在切削槽形成步骤实施后，如图6所示，实施第二切削槽形成步骤，具体是通过比第一切削刀16薄的第二切削刀18形成在厚度方向上未完全切断基板12的第二切削槽25，并且在第二切削槽25的下方形成基板12的切削残余部12b。切削残余部12b的厚度t3优选为5～10μm左右。
在沿着在第1方向上伸长的所有分割预定线15实施了第二切削槽形成步骤后，使卡盘台14旋转90°，然后沿着在与第1方向正交的第2方向上伸长的所有分割预定线15形成同样的第二切削槽25。
在第二切削槽形成步骤实施后，将晶片11导入至蚀刻腔内，通过干蚀刻或湿蚀刻将晶片11截断为各个芯片(截断步骤)。27表示蚀刻形成的截断槽。
在基于蚀刻的截断步骤实施后，优选实施磨削步骤，具体是磨削晶片11的背面11b以使晶片11变薄为规定厚度。该磨削步骤与参照图5说明的第1实施方式的磨削步骤相同，因此省略该部分说明。
优选在磨削步骤实施后实施CMP(Chemical Mechanical Polishing：化学机械抛光)、干蚀刻或湿蚀刻，以去除磨削变形。实施了蚀刻后，截断槽27也在某种程度被实施蚀刻，从而成为宽度略变大的截断槽29。
根据上述实施方式的晶片的加工方法，在晶片11的层叠体13正面上贴附了正面保护带19后，从晶片11的基板12侧起通过切削刀或蚀刻截断层叠体13。
在层叠体13正面上贴附有正面保护带19，因而在使用宽度较窄的第二切削刀18进行截断而产生了少许分层时，也能防止分层和金属的飞边附着于层叠体13正面上。在使用干蚀刻或湿蚀刻进行的层叠体13的截断中，不会产生层叠体13的分层。
Claims (2)
1.一种晶片的加工方法，该晶片由基板和形成于该基板上的包含低介电常数绝缘膜的层叠体构成，且通过该层叠体形成了呈格子状交叉的多条分割预定线，并在由该分割预定线划分出的各区域上形成了器件，
该加工方法的特征在于，具有：
正面保护部件配设步骤，在晶片的该层叠体上直接配设正面保护部件；
保持步骤，在实施了该正面保护部件配设步骤后，隔着该正面保护部件通过保持单元保持晶片并使其基板侧露出；
第一切削槽形成步骤，在实施了该保持步骤后，沿着该分割预定线，在晶片的该基板上利用具有第一厚度的第一切削刀形成在厚度方向上未完全切断该基板的第一切削槽，并且在该第一切削槽的下方形成该基板的第一切削残余部；以及
截断步骤，在实施了该第一切削槽形成步骤后，沿着该分割预定线，利用具有第二厚度的第二切削刀或蚀刻来直接截断该第一切削残余部和该层叠体，以防止在该层叠体的正面上产生分层和飞边，其中，该第二厚度比该第一厚度薄，
在该第一切削槽形成步骤中，形成具有第一宽度的第一切削槽，
该加工方法还具有第二切削槽形成步骤，该第二切削槽形成步骤如下：在实施了该第一切削槽形成步骤后且在实施该截断步骤之前，在该第一切削槽的底部形成具有第二宽度且在厚度方向上未完全切断该基板的第二切削槽，并且在该第二切削槽的下方形成该基板的第二切削残余部，其中，该第二宽度比该第一宽度窄。
2.根据权利要求1所述的晶片的加工方法，其中，
该加工方法还具有磨削步骤，该磨削步骤如下：在实施了该第二切削槽形成步骤后且在实施该截断步骤之前或之后，磨削晶片的该基板而使其变薄。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014-095686 | 2014-05-07 | ||
| JP2014095686A JP6504750B2 (ja) | 2014-05-07 | 2014-05-07 | ウェーハの加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105097678A CN105097678A (zh) | 2015-11-25 |
| CN105097678B true CN105097678B (zh) | 2019-11-29 |
Family
ID=54336805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510223686.5A Active CN105097678B (zh) | 2014-05-07 | 2015-05-05 | 晶片的加工方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9397000B2 (zh) |
| JP (1) | JP6504750B2 (zh) |
| KR (1) | KR102251260B1 (zh) |
| CN (1) | CN105097678B (zh) |
| DE (1) | DE102015208500A1 (zh) |
| TW (1) | TWI645464B (zh) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6517588B2 (ja) * | 2015-05-27 | 2019-05-22 | デクセリアルズ株式会社 | 熱硬化性接着シート、及び半導体装置の製造方法 |
| JP6636377B2 (ja) * | 2016-04-08 | 2020-01-29 | 株式会社ディスコ | パッケージウェーハの製造方法及びデバイスチップの製造方法 |
| JP6754078B2 (ja) * | 2016-08-15 | 2020-09-09 | 富士通株式会社 | マグネシウムリチウム合金基材の化成処理方法 |
| JP6906836B2 (ja) * | 2017-01-27 | 2021-07-21 | 株式会社ディスコ | 積層ドレッシングボードの使用方法 |
| JP2018125479A (ja) * | 2017-02-03 | 2018-08-09 | 株式会社ディスコ | ウェーハの加工方法 |
| JP6824582B2 (ja) * | 2017-04-04 | 2021-02-03 | 株式会社ディスコ | 加工方法 |
| JP6890885B2 (ja) * | 2017-04-04 | 2021-06-18 | 株式会社ディスコ | 加工方法 |
| JP6955918B2 (ja) * | 2017-07-03 | 2021-10-27 | 株式会社ディスコ | 基板の加工方法 |
| JP6935131B2 (ja) * | 2017-07-13 | 2021-09-15 | 株式会社ディスコ | 板状の被加工物の切断方法 |
| JP6890893B2 (ja) * | 2017-08-08 | 2021-06-18 | 株式会社ディスコ | 金属が露出した基板の加工方法 |
| JP2019079884A (ja) * | 2017-10-23 | 2019-05-23 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7169061B2 (ja) * | 2017-11-29 | 2022-11-10 | 株式会社ディスコ | 切削方法 |
| JP7037422B2 (ja) * | 2018-04-16 | 2022-03-16 | 株式会社ディスコ | 被加工物の加工方法 |
| JP2019212772A (ja) * | 2018-06-05 | 2019-12-12 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2019212771A (ja) * | 2018-06-05 | 2019-12-12 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2019212768A (ja) * | 2018-06-05 | 2019-12-12 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7061022B2 (ja) * | 2018-06-06 | 2022-04-27 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2019212825A (ja) * | 2018-06-06 | 2019-12-12 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2020009791A (ja) * | 2018-07-02 | 2020-01-16 | 株式会社ディスコ | ウエーハの加工方法 |
| JP7191563B2 (ja) * | 2018-07-03 | 2022-12-19 | 株式会社ディスコ | ウエーハの加工方法 |
| JP7106382B2 (ja) * | 2018-07-19 | 2022-07-26 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7083716B2 (ja) * | 2018-07-20 | 2022-06-13 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2020017677A (ja) * | 2018-07-26 | 2020-01-30 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2020061440A (ja) * | 2018-10-09 | 2020-04-16 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7146555B2 (ja) * | 2018-10-10 | 2022-10-04 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2020061460A (ja) * | 2018-10-10 | 2020-04-16 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2020061463A (ja) * | 2018-10-10 | 2020-04-16 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2020061461A (ja) * | 2018-10-10 | 2020-04-16 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2020061500A (ja) * | 2018-10-11 | 2020-04-16 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7155025B2 (ja) * | 2019-01-25 | 2022-10-18 | 株式会社ディスコ | ウエーハの加工方法 |
| US11361998B2 (en) * | 2019-08-30 | 2022-06-14 | Innolux Corporation | Method for manufacturing an electronic device |
| CN110739216B (zh) * | 2019-10-28 | 2022-03-29 | 东莞记忆存储科技有限公司 | 一种单轴分步切割晶圆的加工工艺方法 |
| US20210202318A1 (en) * | 2019-12-27 | 2021-07-01 | Micron Technology, Inc. | Methods of forming semiconductor dies with perimeter profiles for stacked die packages |
| CN113053813A (zh) * | 2019-12-27 | 2021-06-29 | 美光科技公司 | 形成具有用于堆叠裸片封装的周边轮廓的半导体裸片的方法 |
| KR20220081036A (ko) | 2020-12-08 | 2022-06-15 | 삼성전자주식회사 | 반도체 패키지 및 반도체 패키지의 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101038891A (zh) * | 2006-03-16 | 2007-09-19 | 株式会社东芝 | 半导体装置的制造方法 |
| JP2010062278A (ja) * | 2008-09-03 | 2010-03-18 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| CN103824783A (zh) * | 2012-10-01 | 2014-05-28 | Nxp股份有限公司 | 包封晶片级芯片规模（wlcsp）基座封装 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127010A (ja) * | 1999-10-25 | 2001-05-11 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2003158097A (ja) * | 2001-11-22 | 2003-05-30 | Murata Mfg Co Ltd | 半導体装置及びその製造方法 |
| JP2003197564A (ja) * | 2001-12-21 | 2003-07-11 | Disco Abrasive Syst Ltd | 低誘電体絶縁材料を積層した基板のダイシング方法 |
| JP4542789B2 (ja) * | 2003-01-10 | 2010-09-15 | 株式会社東芝 | 半導体装置の製造装置及びその製造方法 |
| US6890836B2 (en) * | 2003-05-23 | 2005-05-10 | Texas Instruments Incorporated | Scribe street width reduction by deep trench and shallow saw cut |
| JP2005064230A (ja) * | 2003-08-12 | 2005-03-10 | Disco Abrasive Syst Ltd | 板状物の分割方法 |
| JP2005129742A (ja) * | 2003-10-24 | 2005-05-19 | Tokyo Seimitsu Co Ltd | ダイシングブレード及びダイシング方法 |
| JP4422463B2 (ja) * | 2003-11-07 | 2010-02-24 | 株式会社ディスコ | 半導体ウエーハの分割方法 |
| JP2006286694A (ja) * | 2005-03-31 | 2006-10-19 | Murata Mfg Co Ltd | ダイシング装置およびダイシング方法 |
| US7494900B2 (en) * | 2006-05-25 | 2009-02-24 | Electro Scientific Industries, Inc. | Back side wafer dicing |
| CN102148179B (zh) * | 2006-06-23 | 2012-05-30 | 日立化成工业株式会社 | 粘结薄膜的使用方法 |
| JP2008159985A (ja) * | 2006-12-26 | 2008-07-10 | Matsushita Electric Ind Co Ltd | 半導体チップの製造方法 |
| JP5141070B2 (ja) * | 2007-03-29 | 2013-02-13 | 富士電機株式会社 | ウェーハのダイシング方法 |
| JP6037705B2 (ja) * | 2012-08-06 | 2016-12-07 | 株式会社ディスコ | 被加工物の加工方法 |
-
2014
- 2014-05-07 JP JP2014095686A patent/JP6504750B2/ja active Active
-
2015
- 2015-04-08 TW TW104111287A patent/TWI645464B/zh active
- 2015-04-28 US US14/698,321 patent/US9397000B2/en active Active
- 2015-04-30 KR KR1020150061385A patent/KR102251260B1/ko active IP Right Grant
- 2015-05-05 CN CN201510223686.5A patent/CN105097678B/zh active Active
- 2015-05-07 DE DE102015208500.7A patent/DE102015208500A1/de active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101038891A (zh) * | 2006-03-16 | 2007-09-19 | 株式会社东芝 | 半导体装置的制造方法 |
| JP2010062278A (ja) * | 2008-09-03 | 2010-03-18 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| CN103824783A (zh) * | 2012-10-01 | 2014-05-28 | Nxp股份有限公司 | 包封晶片级芯片规模（wlcsp）基座封装 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102015208500A1 (de) | 2015-11-12 |
| US20150325480A1 (en) | 2015-11-12 |
| JP2015213135A (ja) | 2015-11-26 |
| JP6504750B2 (ja) | 2019-04-24 |
| KR20150127538A (ko) | 2015-11-17 |
| TW201545224A (zh) | 2015-12-01 |
| TWI645464B (zh) | 2018-12-21 |
| US9397000B2 (en) | 2016-07-19 |
| CN105097678A (zh) | 2015-11-25 |
| KR102251260B1 (ko) | 2021-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105097678B (zh) | 晶片的加工方法 | |
| CN105047612B (zh) | 晶片的加工方法 | |
| US20100015782A1 (en) | Wafer Dicing Methods | |
| US20110006389A1 (en) | Suppressing fractures in diced integrated circuits | |
| CN104078345B (zh) | 一种超薄晶圆减薄方法 | |
| CN104779204A (zh) | 晶片的加工方法 | |
| KR102548550B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| TW200847258A (en) | Scribe based bond pads for integrated circuits | |
| JP7241518B2 (ja) | パッケージデバイスの製造方法 | |
| CN103107137B (zh) | 芯片的制造方法 | |
| JP5271610B2 (ja) | 半導体装置の製造方法 | |
| TW201244001A (en) | Method of bevel trimming a three dimensional semiconductor device, method for forming a three dimensional semiconductor device | |
| CN111710646B (zh) | 一种多晶圆划片方法及半导体结构 | |
| JP5748198B2 (ja) | 積層デバイスの製造方法及び積層デバイス | |
| US11710661B2 (en) | Semiconductor packages and methods of packaging semiconductor devices | |
| JP6558973B2 (ja) | デバイスチップの製造方法 | |
| KR102527032B1 (ko) | 금속이 노출된 기판의 가공 방법 | |
| JP2006287271A (ja) | 半導体装置の製造方法 | |
| JP2015191961A (ja) | 積層デバイスの製造方法 | |
| US11670549B2 (en) | Semiconductor packages without debris | |
| CN109979878A (zh) | 被加工物的加工方法 | |
| Kim et al. | Plasma dicing before grinding process for highly reliable singulation of low-profile and large die sizes in advanced packages | |
| JP2010245571A (ja) | 半導体装置の製造方法 | |
| US8293640B2 (en) | Semiconductor structure and manufacturing method thereof | |
| JP2016031986A (ja) | ウェーハの加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |