JP5748198B2 - 積層デバイスの製造方法及び積層デバイス - Google Patents
積層デバイスの製造方法及び積層デバイス Download PDFInfo
- Publication number
- JP5748198B2 JP5748198B2 JP2010283282A JP2010283282A JP5748198B2 JP 5748198 B2 JP5748198 B2 JP 5748198B2 JP 2010283282 A JP2010283282 A JP 2010283282A JP 2010283282 A JP2010283282 A JP 2010283282A JP 5748198 B2 JP5748198 B2 JP 5748198B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wafer
- laminated
- sealing
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 126
- 238000007789 sealing Methods 0.000 claims description 37
- 229920005989 resin Polymers 0.000 claims description 28
- 239000011347 resin Substances 0.000 claims description 28
- 238000000227 grinding Methods 0.000 claims description 23
- 239000003566 sealing material Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 84
- 238000000034 method Methods 0.000 description 15
- 239000007788 liquid Substances 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 7
- 238000003475 lamination Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002679 ablation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Images
Landscapes
- Dicing (AREA)
Description
本発明は、複数の半導体デバイスが積層された積層デバイスの製造方法及び該製造方法により製造された積層デバイスに関する。
半導体デバイスの製造プロセスにおいては、半導体ウエーハの表面にストリートと呼ばれる分割予定ラインによって区画された各領域にＩＣやＬＳＩ等のデバイスが形成される。そして、分割予定ラインに沿って半導体ウエーハをチップに分割することで、個々の半導体デバイスが製造される。このようにして製造された半導体デバイスは各種電気機器に広く利用されている。
近年、電気機器の小型化・薄型化に伴い半導体デバイスパッケージも小型化・薄型化が要求され、実装の高密度化が要求されている。複数の半導体デバイスを一つのパッケージに集積する手法の一つに複数の半導体デバイスチップを縦方向に積層して実装する三次元実装がある。
従来の三次元実装では、ワイヤボンディングを用いて半導体デバイスチップ間、或いは半導体デバイスチップとインターポーザとを接続していた。ワイヤボンディングによる接続では、その配線長分インダクタンス等が大きくなるので高速での信号のやり取りには向かないという問題があるとともに、ワイヤが半導体デバイスチップ等に触れないようにチップを積層する必要があるため小型化が難しい等の問題がある。
近年、新たな三次元実装技術として、ワイヤの代わりにＳｉ貫通電極（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ Ｖｉａ：ＴＳＶ）を用いた実装技術が注目されている。ＴＳＶ技術を用いると、配線長がワイヤより短いため配線抵抗やインダクタンスが大幅に低減でき、消費電力も大幅に低減できるというメリットがある。
一方、半導体デバイスチップの積層方法としては次のような積層技術が開発されつつある。第１の積層方法は、複数の半導体ウエーハ同士を積層し、積層した半導体ウエーハを貫く貫通電極を形成してウエーハ同士を接続する積層方法である（Ｗａｆｅｒ ｏｎ Ｗａｆｅｒ：ＷＯＷ）。
第２の積層方法は、個片化した半導体デバイスチップを半導体ウエーハ上にバンプ等を介してマウントする方法である（Ｃｈｉｐ ｏｎ Ｗａｆｅｒ：ＣＯＷ）。これらの積層方法で積層したウエーハを分割することで、個々の積層デバイスチップが製造される。
殆どの半導体ウエーハには、良品デバイスと幾つかの不良デバイスが混在しているため、複数の半導体ウエーハ同士を積層し、積層した半導体ウエーハを貫く貫通電極を形成して半導体ウエーハ同士を接続するＷＯＷ技術では歩留まりが悪いという問題がある。
一方、ＣＯＷ等でバンプを介して接続された積層チップは、強度を上げる目的や湿度や温度に対する耐性を向上させる目的で液状硬化樹脂（アンダーフィル）で封止される。ところが、液状硬化樹脂による封止には、液状硬化樹脂をバンプ間に充填するのが難しいという問題がある。
特に、近年では半導体デバイスの小型化からバンプ数が増す傾向にあるとともに、バンプ間の間隙距離は狭くなる傾向にあるため、より一層バンプ間に液状硬化樹脂を充填するのが困難になってきている。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、歩留まりを悪化させることなく、液状硬化樹脂の充填に関する上記問題点を解決可能な積層デバイスの製造方法を提供することである。
本発明によると、複数の半導体デバイスが積層された積層デバイスチップの製造方法であって、表面に設定された交差する複数の分割予定ラインで区画される各領域に第１半導体デバイスが形成された半導体デバイスウエーハを準備する半導体デバイスウエーハ準備ステップと、表面に第２半導体デバイスが形成された複数の半導体デバイスチップの裏面側を該半導体デバイスウエーハの該各第１半導体デバイスに対応させて該複数の半導体デバイスチップを該半導体デバイスウエーハの該表面に接着して、積層ウエーハを形成する積層ウエーハ形成ステップと、該積層ウエーハ形成ステップを実施した後、該積層ウエーハの該複数の半導体デバイスチップを封止材で封止する封止ステップと、該封止ステップを実施した後、該封止材で封止された該積層ウエーハの該半導体デバイスチップの該第２半導体デバイスと該半導体デバイスウエーハの該第１半導体デバイスとを接続する貫通電極を形成する貫通電極形成ステップと、該貫通電極形成ステップを実施した後、該積層ウエーハを該分割予定ラインに沿って個々の積層デバイスへと分割する分割ステップと、を具備したことを特徴とする積層デバイスの製造方法が提供される。
好ましくは、積層デバイスの製造方法は、上述した封止ステップを実施した後、封止材を研削して平坦化する平坦化ステップを更に具備している。また、上述した封止ステップでは、封止材となる封止樹脂と同一材料で、半導体デバイスウエーハの外周縁に半導体デバイスチップを囲繞する環状ダムを形成した後、半導体デバイスウエーハ上に封止樹脂を供給するのが好ましい。
本発明の積層デバイスの製造方法によると、良品の半導体デバイスチップのみを選択して積層できるので、歩留まりを悪化させることがない。更に、バンプを介して半導体デバイス同士を接続しないため、バンプ間への液状硬化樹脂の充填問題を解消することができる。
以下、本発明の実施形態を図面を参照して詳細に説明する。図１を参照すると、シリコンウエーハから形成された半導体デバイスウエーハ２の表面側斜視図が示されている。半導体デバイスウエーハ２の表面２ａには、格子状に形成された複数の分割予定ライン（ストリート）４によって区画された各領域にＩＣ、ＬＳＩ等の半導体デバイス６（第１半導体デバイス）が形成されている。２ｂは半導体デバイスウエーハ２の裏面、８はシリコンウエーハの結晶方位を示すマークとしてのノッチである。
図１に示す半導体デバイスウエーハ２を準備した後、本発明の積層デバイスチップの製造方法では、まず半導体デバイスウエーハ２上に複数の半導体デバイスチップを搭載して積層ウエーハを形成する積層ウエーハ形成ステップを実施する。
この積層ウエーハ形成ステップでは、図２に示すように、表面に半導体デバイス１２（第２半導体デバイス）が形成された複数の半導体デバイスチップ１０の裏面１０ｂ側を、半導体デバイスウエーハ２の各半導体デバイス６上に配設して接着剤で接着し、積層ウエーハ１６を形成する。
半導体デバイスチップ１０はその表面１０ａに半導体デバイス１２が形成されており、裏面１０ｂが研削されてその厚みが約１００μｍ程度に薄化されている。ここで使用する半導体デバイスチップ１０は、予めその電気的特性等が検査されて合格した全て良品の半導体デバイスチップである。
積層ウエーハ１６を形成した後、図３に示すように、半導体デバイスウエーハ２上に搭載された全ての半導体デバイスチップ１０をエポキシ樹脂等の封止樹脂１４で封止する封止ステップを実施する。
封止材として液状樹脂を使用し、その流動性が高い場合には、半導体デバイスウエーハ２の外周縁に半導体デバイスチップ１０を囲繞する図６（Ａ）に示すような環状ダム２２、又は図６（Ｂ）に示すようなダム２４を形成してから、半導体デバイスウエーハ２上に液状樹脂を供給するのが好ましい。好ましくは、ダム２２，２４は封止材となる封止樹脂１４と同一材料で形成する。
図４に示すように、本発明の積層デバイスチップの製造方法では、半導体デバイスウエーハ２の各半導体デバイス６上にそれぞれ表面に半導体デバイス２０（第２半導体デバイス）を有する２個の半導体デバイスチップ１８の裏面側を接着して、積層ウエーハ１６Ａを形成するようにしてもよい。
他の実施形態として、各半導体デバイス６上にサイズや種類の異なる半導体デバイスチップを搭載してもよいし、或いは３個以上の半導体デバイスチップを搭載して積層デバイスウエーハを構成するようにしてもよい。積層ウエーハ１６Ａは、図５に示すように、エポキシ樹脂等の封止樹脂１４で封止される。
図３に示すように積層ウエーハ１６を封止樹脂１４で封止する封止ステップを実施した後、封止樹脂１４を研削して平坦化する平坦化ステップを実施する。この平坦化ステップについて、図７を参照して更に詳細に説明する。
図７に示すように、積層ウエーハ１６の半導体デバイスウエーハ２側を研削装置のチャックテーブル３０で吸引保持し、封止樹脂１４を露出させる。研削装置の研削ユニット３２は、図示しないモータにより回転駆動されるスピンドル３４を有しており、スピンドル３４の先端にはホイールマウント３６が固定されている。
このホイールマウント３６には、環状基台３８の自由端部にダイアモンド砥粒をビトリファイドボンド等で固めた複数の研削砥石４０が固着されて構成されている研削ホイール４２が、ねじ４４で着脱可能に装着されている。
封止樹脂１４の平坦化ステップでは、チャックテーブル３０を矢印ａ方向に例えば３００ｒｐｍで回転しつつ、研削ホイール４２をチャックテーブル３０と同一方向に、即ち矢印ｂ方向に例えば６０００ｒｐｍで回転させるとともに、図示しない研削ユニット送り機構を駆動して研削砥石４０を積層ウエーハ１６の封止樹脂１４に接触させる。
そして、研削ホイール４２を所定の研削送り速度で下方に所定量研削送りして、積層ウエーハ１６の封止樹脂１４の研削を実施する。図示しない接触式又は非接触式の厚み測定ゲージにより積層ウエーハ１６の厚みを測定しながら封止樹脂１４を所望の厚みに仕上げる。
封止樹脂平坦化ステップ実施後、図８に示すように、封止樹脂１４上にスピンコート法でレジスト４８を塗布する。レジスト４８を塗布後、レジスト４８をパターンに従って露光して貫通電極形成用マスクを形成する。
この貫通電極形成用マスクを介してドライエッチングを施すと、図９に示すように、封止樹脂１４の表面側から各半導体デバイスチップ１０を貫通する複数のスルーホール５０が形成される。
ドライエッチングに代わり、レーザビームの照射により各半導体デバイスチップ１０を貫通するスルーホール５０を形成するようにしてもよい。次いで、各スルーホール５０内に図示しない絶縁膜とバリアメタルを形成する。
次いで、レジスト４８を除去してから、図１０（Ａ）に示すように、各スルーホール５０内に銅５２を充填する。次いで、化学的機械研磨（ＣＭＰ）で銅５２を研磨して平坦化すると、図１０（Ｂ）に示すように、半導体デバイスチップ１０の半導体デバイス１２と半導体デバイスウエーハ２の半導体デバイス６とを接続する貫通電極５４が形成される。
貫通電極５４を形成後、半導体デバイスウエーハ２の裏面２ｂを研削する裏面研削ステップを実施するのが好ましいが、この裏面研削ステップは必ずしも必須ではない。裏面研削ステップを実施する場合には、研削に続いて半導体デバイスウエーハ２の裏面２ｂの研磨を行い研削歪を除去するのが好ましい。
この裏面研削ステップを実施するには、図１１に示すように、積層ウエーハ１６の封止樹脂１４側に半導体デバイスチップ１０の半導体デバイス１２を保護するための保護テープ５６を貼着するのが好ましい。しかし、図１１に示す実施形態のように、半導体デバイス１２が封止樹脂１４により封止されて露出してない場合には、保護テープ５６の貼着は必ずしも必要ではない。
次いで、図１２に示すように、裏面研削された保護テープ付き積層ウエーハ１６をダイシングテープＴに貼着し、ダイシングテープＴの外周部を環状フレームＦに貼着する。これにより、積層ウエーハ１６はダイシングテープＴを介して環状フレームＦに支持された状態となり、保護テープ５６を剥離してから切削装置に投入される。
切削装置では、よく知られた切削すべきストリート４を検出するアライメントを実施後、切削ブレード５８で第１の方向に伸長するストリート４を順々に切削し、次いで切削装置のチャックテーブルを９０度回転してから、第１の方向に直交する第２の方向に伸長するストリート４を順々に切削して、積層ウエーハ１６を個々の積層デバイス６０に分割する。
この分割ステップは、切削ブレード５８による切削に限定されるものではなく、従来公知のレーザビームを照射するアブレーション加工によるフルカット、又はアブレーション加工によるハーフカット後ブレーキング装置を使用する割断、或いは積層ウエーハ１６の半導体デバイスウエーハ２内に改質層を形成した後、ブレーキング装置を使用する割断等で積層ウエーハ１６を個々の積層デバイス６０に分割するようにしてもよい。
３個以上の半導体デバイスが縦方向に積層された積層デバイスを形成するには、図１０に示す貫通電極形成後積層ウエーハを個々の積層デバイスに分割する前に、積層ウエーハの半導体デバイスチップ上に新たな半導体デバイスチップを積層する。
次いで、積層した新たな半導体デバイスチップを封止材で封止して、図１０に示す工程で貫通電極を形成する。これを繰り返すことで、３個以上の半導体デバイスが縦方向に積層された積層ウエーハを形成した後、積層ウエーハを分割して個々の積層デバイスを製造することができる。
２ 半導体デバイスウエーハ
４ ストリート（分割予定ライン）
６ 半導体デバイス
１０ 半導体デバイスチップ
１２ 半導体デバイス
１４ 封止樹脂
１６，１６Ａ，１６Ｂ 積層ウエーハ
２０ 半導体デバイスチップ
２２，２４ ダム
４８ レジスト
５０ スルーホール
５４ 貫通電極
５８ 切削ブレード
６０ 積層デバイス
４ ストリート（分割予定ライン）
６ 半導体デバイス
１０ 半導体デバイスチップ
１２ 半導体デバイス
１４ 封止樹脂
１６，１６Ａ，１６Ｂ 積層ウエーハ
２０ 半導体デバイスチップ
２２，２４ ダム
４８ レジスト
５０ スルーホール
５４ 貫通電極
５８ 切削ブレード
６０ 積層デバイス
Claims (3)
- 複数の半導体デバイスが積層された積層デバイスの製造方法であって、
表面に設定された交差する複数の分割予定ラインで区画される各領域に第１半導体デバイスが形成された半導体デバイスウエーハを準備する半導体デバイスウエーハ準備ステップと、
表面に第２半導体デバイスが形成された複数の半導体デバイスチップの裏面側を該半導体デバイスウエーハの該各第１半導体デバイスに対応させて該複数の半導体デバイスチップを該半導体デバイスウエーハの該表面に接着して、積層ウエーハを形成する積層ウエーハ形成ステップと、
該積層ウエーハ形成ステップを実施した後、該積層ウエーハの該複数の半導体デバイスチップを封止材で封止する封止ステップと、
該封止ステップを実施した後、該封止材で封止された該積層ウエーハの該半導体デバイスチップの該第２半導体デバイスと該半導体デバイスウエーハの該第１半導体デバイスとを接続する貫通電極を形成する貫通電極形成ステップと、
該貫通電極形成ステップを実施した後、該積層ウエーハを該分割予定ラインに沿って個々の積層デバイスへと分割する分割ステップと、
を具備したことを特徴とする積層デバイスの製造方法。 - 該封止ステップを実施した後、該封止材を研削して平坦化する平坦化ステップを更に具備した請求項１記載の積層デバイスの製造方法。
- 該封止ステップでは、該封止材となる封止樹脂と同一材料で、該半導体デバイスウエーハの外周縁に該半導体デバイスチップを囲繞する環状ダムを形成した後、該半導体デバイスウエーハ上に該封止樹脂を供給する請求項１又は請求項２に記載の積層デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010283282A JP5748198B2 (ja) | 2010-12-20 | 2010-12-20 | 積層デバイスの製造方法及び積層デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010283282A JP5748198B2 (ja) | 2010-12-20 | 2010-12-20 | 積層デバイスの製造方法及び積層デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012134232A JP2012134232A (ja) | 2012-07-12 |
| JP5748198B2 true JP5748198B2 (ja) | 2015-07-15 |
Family
ID=46649511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010283282A Active JP5748198B2 (ja) | 2010-12-20 | 2010-12-20 | 積層デバイスの製造方法及び積層デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5748198B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014053356A (ja) * | 2012-09-05 | 2014-03-20 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| JP2014053357A (ja) * | 2012-09-05 | 2014-03-20 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| JP6021687B2 (ja) * | 2013-02-25 | 2016-11-09 | 株式会社ディスコ | 積層ウェーハの加工方法 |
| JP6318016B2 (ja) * | 2014-06-10 | 2018-04-25 | 株式会社ディスコ | 積層デバイスの製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3750444B2 (ja) * | 1999-10-22 | 2006-03-01 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP4245754B2 (ja) * | 1999-11-02 | 2009-04-02 | パナソニック株式会社 | 半導体装置 |
| JP2005051150A (ja) * | 2003-07-31 | 2005-02-24 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP4379102B2 (ja) * | 2003-12-12 | 2009-12-09 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP5172751B2 (ja) * | 2009-03-19 | 2013-03-27 | 株式会社東芝 | 三次元積層型半導体集積回路の製造方法 |
-
2010
- 2010-12-20 JP JP2010283282A patent/JP5748198B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012134232A (ja) | 2012-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5943544B2 (ja) | 積層デバイスの製造方法及び積層デバイス | |
| JP6504750B2 (ja) | ウェーハの加工方法 | |
| JP5755043B2 (ja) | 半導体ウエーハの加工方法 | |
| TWI415202B (zh) | 封裝結構之製造方法 | |
| JP2009021462A (ja) | ウェーハの加工方法 | |
| JP5307593B2 (ja) | 積層ウェーハの分割方法 | |
| CN107301978B (zh) | 具有多个共面中介元件的半导体封装 | |
| US9240398B2 (en) | Method for producing image pickup apparatus and method for producing semiconductor apparatus | |
| TW200425245A (en) | Semiconductor device and method of manufacturing same | |
| JP7241518B2 (ja) | パッケージデバイスの製造方法 | |
| JP5748198B2 (ja) | 積層デバイスの製造方法及び積層デバイス | |
| TWI826692B (zh) | 晶圓之製造方法以及層積元件晶片之製造方法 | |
| JP2009158764A (ja) | 積層型半導体装置、半導体基板及び積層型半導体装置の製造方法。 | |
| JP5885396B2 (ja) | デバイスチップの製造方法 | |
| JP5995616B2 (ja) | ウエーハの加工方法 | |
| JP2014165339A (ja) | 積層ウエーハの加工方法 | |
| JP5907805B2 (ja) | 表面保護テープ及びウエーハの加工方法 | |
| JP2022164271A (ja) | 積層デバイスチップの製造方法 | |
| TWI805872B (zh) | 晶圓的加工方法 | |
| JP2014053352A (ja) | ウエーハの加工方法 | |
| JP2014053348A (ja) | ウエーハの加工方法 | |
| JP2005166807A (ja) | 半導体素子の製造方法および基板の個片化方法 | |
| JP2014053350A (ja) | ウエーハの加工方法 | |
| JP2014053353A (ja) | ウエーハの加工方法 | |
| JP2014053354A (ja) | ウエーハの加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141014 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150507 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5748198 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |