JP5755043B2 - 半導体ウエーハの加工方法 - Google Patents

半導体ウエーハの加工方法 Download PDF

Info

Publication number
JP5755043B2
JP5755043B2 JP2011136072A JP2011136072A JP5755043B2 JP 5755043 B2 JP5755043 B2 JP 5755043B2 JP 2011136072 A JP2011136072 A JP 2011136072A JP 2011136072 A JP2011136072 A JP 2011136072A JP 5755043 B2 JP5755043 B2 JP 5755043B2
Authority
JP
Japan
Prior art keywords
wafer
chip
semiconductor device
semiconductor
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011136072A
Other languages
English (en)
Other versions
JP2013004836A (ja
Inventor
ヨンソク キム
ヨンソク キム
成規 原田
成規 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2011136072A priority Critical patent/JP5755043B2/ja
Priority to US13/527,850 priority patent/US8765579B2/en
Publication of JP2013004836A publication Critical patent/JP2013004836A/ja
Application granted granted Critical
Publication of JP5755043B2 publication Critical patent/JP5755043B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Description

本発明は、複数の半導体デバイスが積層された積層デバイスチップを製造する半導体ウエーハの加工方法に関する。
半導体デバイスの製造プロセスにおいては、半導体ウエーハの表面にストリートと呼ばれる分割予定ラインによって区画された各領域にＩＣやＬＳＩ等のデバイスが形成される。そして、分割予定ラインに沿って半導体ウエーハをチップに分割することで、個々の半導体デバイスが製造される。このようにして製造された半導体デバイスは各種電気機器に広く利用されている。
近年、電気機器の小型化・薄型化に伴い半導体デバイスパッケージも小型化・薄型化が要求され、実装の高密度化が要求されている。複数の半導体デバイスを一つのパッケージに集積する手法の一つに複数の半導体デバイスチップを縦方向に積層して実装する三次元実装がある。
従来の三次元実装では、ワイヤボンディングを用いて半導体デバイスチップ間、或いは半導体デバイスチップとインターポーザとを接続していた。ワイヤボンディングによる接続では、その配線長分インダクタンス等が大きくなるので高速での信号のやり取りには向かないという問題があるとともに、ワイヤが半導体デバイスチップ等に触れないようにチップを積層する必要があるため小型化が難しい等の問題がある。
近年、新たな三次元実装技術として、半導体デバイスウエーハ上に半導体デバイスチップを積層し（Ｃｈｉｐ Ｏｎ Ｗａｆｅｒ）、半導体デバイス間を貫く貫通電極を形成して半導体デバイス同士を接続する積層技術が開発されつつある。
積層チップパッケージの薄型化のため、積層される各半導体デバイスチップは例えば５０μｍ以下と薄く形成されることが望まれている。そこで、半導体デバイスウエーハのハンドリングを容易にするとともに半導体デバイスウエーハの破損リスクを低減するために、半導体デバイスウエーハはサブストレートに貼着されて薄化や各処理が施される。
ところが、貫通電極を形成するには例えば約４５０℃にもなる絶縁膜形成工程や、２００℃前後で加熱するリフロー工程のような熱処理が必要であり、従来は、耐熱性接着剤を用いてガラス等からなるサブストレートに半導体デバイスウエーハを貼着した後、半導体デバイスウエーハに金属膜形成工程や熱処理を施していた。
特開２００１−５３２１８号公報
一般に、耐熱性接着剤は高価である上、接着剤を介して半導体デバイスウエーハをサブストレートに貼着すると、高温処理後、半導体デバイスウエーハのデバイス面に接着剤の糊残りが生じるという問題がある。また、このようなサブストレートは高い平坦度が求められるため非常に高価であり、サブストレートを使用しないプロセスが切望されている。
更に、積層デバイスパッケージで積層される各半導体デバイスチップは例えば５０μｍ以下と薄く形成されることが要求されるが、このように薄化された半導体デバイスチップはハンドリングが難しく、積層時に破損する恐れがあるという問題がある。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、サブストレートを使用することがない上、半導体デバイスチップを破損させることなく、半導体デバイス上に半導体デバイスチップが積層されたウエーハを形成する半導体ウエーハの加工方法を提供することである。
本発明によると、複数の交差する分割予定ラインで区画された各領域にそれぞれ半導体デバイスが形成されたデバイス領域と該デバイス領域を囲繞する外周余剰領域とを表面に有する半導体ウエーハの加工方法であって、半導体ウエーハの該表面に保護テープを貼着する保護テープ貼着ステップと、該保護テープ貼着ステップを実施した後、該デバイス領域に対応する半導体ウエーハの裏面を研削して円形凹部を形成するとともに該円形凹部を囲繞する環状凸部を形成する研削ステップと、該研削ステップを実施した後、該半導体ウエーハの該各半導体デバイスに対応させて半導体デバイスチップのデバイス面を該円形凹部の底面に配設するとともに、少なくとも該半導体デバイスチップの仕上げ厚みに至る深さまで該円形凹部内に充填材を充填してチップ積層ウエーハを形成するチップ積層ウエーハ形成ステップと、該チップ積層ウエーハ形成ステップを実施した後、該チップ積層ウエーハの裏面を研削して該半導体デバイスチップを所定の厚みへ薄化する薄化ステップと、該薄化ステップを実施した後、半導体ウエーハの該各半導体デバイスに貫通電極を形成する貫通電極形成ステップと、を具備したことを特徴とする半導体ウエーハの加工方法が提供される。
好ましくは、半導体ウエーハの加工方法は、貫通電極形成ステップを実施した後、チップ積層ウエーハを分割予定ラインに沿って分割する分割ステップを更に具備している。
本発明によると、半導体ウエーハには研削ステップにより補強部としての環状凸部が外周部に形成される。従って、サブストレートを使用することなく、各半導体デバイス上に半導体デバイスチップが積層されたチップ積層ウエーハを形成することができる。
半導体デバイスチップは研削前の状態（厚い状態）で半導体デバイス上に積層された後に裏面が研削されるので、積層の際のハンドリングが容易になり、破損のリスクを低減できる。
半導体ウエーハの表面側斜視図である。 表面に保護テープが貼着された状態の半導体ウエーハの裏面側斜視図である。 表面に保護テープが貼着された状態の半導体ウエーハの断面図である。 本発明の半導体ウエーハの加工方法を実施するのに適した研削装置の斜視図である。 研削ホイールによって実施される研削ステップを示す斜視図である。 研削ステップの説明図である。 図７（Ａ）は第１実施形態の研削ステップ実施後の半導体ウエーハの断面図、図７（Ｂ）は第２実施形態の研削ステップ実施後の半導体ウエーハの断面図である。 半導体ウエーハの半導体デバイス上に半導体デバイスチップを搭載する様子を示す断面図である。 図９（Ａ）は半導体ウエーハの円形凹部内に半導体デバイスチップが埋設するまで充填材を充填した状態の断面図、図９（Ｂ）はデバイスチップの仕上げ厚みにいたるまでに充填材を充填した状態の断面図である。 薄化ステップ実施後のチップ積層ウエーハの断面図である。 保護テープ剥離ステップを示すチップ積層ウエーハの断面図である。 図１２（Ａ）はチップ積層ウエーハの各半導体デバイスに貫通孔を形成した状態の断面図、図１２（Ｂ）は貫通電極及び再配線層を形成した状態の断面図、図１２（Ｃ）はバンプを形成した状態の断面図である。 切削ブレードによりチップ積層ウエーハを個々の積層デバイスチップに分割する分割ステップを示す断面図である。
以下、本発明実施形態の半導体ウエーハの加工方法を図面を参照して詳細に説明する。図１は所定の厚さに加工される前の半導体ウエーハ（半導体デバイスウエーハ）の斜視図である。図１に示す半導体ウエーハ１１は、例えば厚さが７００μｍのシリコンウエーハからなっており、表面１１ａに複数のストリート１３が格子状に形成されているとともに、該複数のストリート１３によって区画された各領域にＩＣ，ＬＳＩ等のデバイス１５が形成されている。
このように構成された半導体ウエーハ１１は、デバイス１５が形成されているデバイス領域１７と、デバイス領域１７を囲繞する外周余剰領域１９を備えている。また、半導体ウエーハ１１の外周には、シリコンウエーハの結晶方位を示すマークとしてのノッチ２１が形成されている。
半導体ウエーハ１１の表面１１ａには、保護テープ貼着工程により保護テープ２３が貼着される。従って、半導体ウエーハ１１の表面１１ａは保護テープ２３によって保護され、図２に示すように裏面１１ｂが露出する形態となる。図３は表面１１ａに保護テープ２３が貼着された状態の半導体ウエーハ１１の断面図である。
図４は本発明の半導体ウエーハの加工方法を実施するのに適した研削装置２の斜視図を示している。４は研削装置２のベース（ハウジング）であり、ベース４の後方にはコラム６が立設されている。コラム６には、上下方向にのびる一対のガイドレール８が固定されている。
この一対のガイドレール８に沿って研削ユニット（研削手段）１０が上下方向に移動可能に装着されている。研削ユニット１０は、ハウジング１２と、ハウジング１２を保持する支持部１４を有しており、支持部１４が一対のガイドレール８に沿って上下方向に移動される移動基台１６に取り付けられている。
研削ユニット１０は、ハウジング１２中に回転可能に収容されたスピンドル１８と、スピンドル１８の先端に固定されたマウンタ２０と、マウンタ２０にねじ締結され環状に配設された複数の研削砥石２４を有する研削ホイール２２と、スピンドル１８を回転駆動するサーボモータ２６を含んでいる。
研削装置２は、研削ユニット１０を一対の案内レール８に沿って上下方向に移動するボールねじ２８とパルスモータ３０とから構成される研削ユニット送り機構３２を備えている。パルスモータ３０を駆動すると、ボールねじ２８が回転し、移動基台１６が上下方向に移動される。
ベース４の上面には凹部４ａが形成されており、この凹部４ａにチャックテーブル機構３４が配設されている。チャックテーブル機構３４はチャックテーブル３６を有し、図示しない移動機構により図１に示されたウエーハ着脱位置Ａと、研削ユニット１０に対向する研削位置Ｂとの間でＹ軸方向に移動される。３８，４０は蛇腹である。ベース４の前方側には、研削装置２のオペレータが研削条件等を入力する操作パネル４２が配設されている。
このような研削装置２による本発明実施形態の研削ステップについて以下に説明する。ウエーハ着脱位置Ａで半導体ウエーハ１１の保護テープ２３側を吸引保持したチャックテーブル３６は、チャックテーブル移動機構によりＹ軸方向に移動されて研削ユニット１０に対向する研削位置Ｂに位置付けられ研削ステップが実施される。
この研削ステップの第１実施形態では、図５に示すように、チャックテーブル３６を矢印３７で示す方向に例えば３００ｒｐｍで回転しつつ、研削砥石２４を矢印２５で示す方向に例えば６０００ｒｐｍで回転させるとともに、研削ユニット送り機構３２を作動して研削ホイール２２の研削砥石２４をウエーハ１１の裏面１１ｂに接触させる。そして、研削ホイール２２を所定の研削送り速度で下方に所定量研削送りする。
その結果、半導体ウエーハ１１の裏面１１ｂには、デバイス領域１７に対応する領域が研削除去されて円形凹部４４が形成されるとともに、外周余剰領域１７に対応する領域が残存されて環状凸部４６が形成される。この第１実施形態の研削方法により、円形凹部及び環状凸部を形成した状態の断面図が図７（Ａ）に示されている。
ここで、第１実施形態の研削方法を実施するためのウエーハ１１と研削ホイール２２との関係について図６を参照して説明する。チャックテーブル３６の回転中心Ｐ１と環状に配設された研削砥石２４の回転中心Ｐ２は偏心しており、研削砥石２４がウエーハ１１の回転中心Ｐ１を通過し且つ研削ホイール２２に配設された研削砥石２４の外周縁がデバイス領域１７と外周余剰領域１９との境界線４８を通過する外径に設定され、環状に配設された研削砥石２４がチャックテーブル３６の回転中心Ｐ１を通過するように設定される。
上述した第１実施形態の研削方法では、チャックテーブル３６のＹ軸方向の移動を停止して研削ユニット２０を垂直方向に研削送りすることにより円形凹部４４を形成している。この研削方法によると、環状凸部４６の内周壁は垂直となる。
ここで、研削ホイール２２を研削送り機構３２により研削送りするのに加えて、第２実施形態の研削方法では、チャックテーブル３６をＹ軸方向に僅かばかり移動しながら半導体ウエーハ１１の裏面１１ｂの研削を実施する。第２実施形態の研削方法によると、図７（Ｂ）に示すように、環状凸部４６に傾斜内周壁５０を形成することができる。
このように環状凸部４６に傾斜内周壁５０を形成するように研削ステップを実施すると、後工程で円形凹部４４内に液状接着剤をスピンコートした場合、残余の接着剤を円形凹部４４内から排出し易くなるので好ましい。
傾斜内周壁５０の角度θは接着剤の粘度、スピンコート条件、円形凹部の厚み、接着剤の厚み、搭載する半導体チップのサイズ等に応じて適宜選択するが、１０度〜６０度程度が好ましい。
研削ステップを実施後、チップ積層ウエーハ形成ステップを実施する。このチップ積層ウエーハ形成ステップの第１段階では、まず円形凹部４４内に接着剤５２を配設する。接着剤５２の配設方法としては、液状接着剤のスピンコート法が好ましい。
このスピンコート法によると、余分な接着剤を環状凸部４６の傾斜内周壁５０を介して容易に排出することができる。液状の接着剤に替えて、シート状接着剤を使用するようにしてもよい。
次いで、図８に示すように、半導体ウエーハ１１の各半導体デバイス１５に対応させて半導体デバイスチップ５４のデバイス５３の形成された側を接着する。接着剤５２を円形凹部４４の底面に配設せずに、半導体デバイスチップ５４のデバイス５３側に接着剤を塗布して、半導体デバイスチップ５４を半導体ウエーハ１１の各半導体デバイス１５上に搭載するようにしてもよい。
チップ積層ウエーハ形成ステップの第２段階では、図９（Ａ）に示すように、半導体デバイスチップ５４を埋め込むように半導体デバイス１１の円形凹部４４内にエポキシ樹脂等の充填材５６を充填してチップ積層ウエーハ５５を形成する。
ここで、充填材５６で半導体デバイスチップ５４を完全に埋め込む必要がなく、図９（Ｂ）に示すように、裏面研削される半導体デバイスチップ５４の仕上げ厚みｔ１に至るまで円形凹部４４内に充填材５６を充填すればよい。
チップ積層ウエーハ形成ステップを実施後、チップ積層ウエーハ５５の裏面を研削して薄化する薄化ステップを実施する。この薄化ステップは研削装置で実施するのが好ましいが、図４に示した研削装置２の研削ホイール２０より大径の研削ホイールを用いて実施するのが好ましい。薄化ステップ実施後のチップ積層ウエーハ５５の断面図が図１０に示されている。この薄化ステップにより、半導体デバイスチップ５４はチップの仕上げ厚みまで薄化される。
次いで、図１１に示すように、チップ積層ウエーハ５５の表面から保護テープ２３を剥離した後、貫通電極形成ステップを実施する。この貫通電極形成ステップでは、まず半導体ウエーハ１１の表面１１ａ上にスピンコート法等によりレジストを塗布する。
レジスト塗布後、レジストをパターンに従って残して貫通電極形成用マスクを形成する。この貫通電極形成用マスクを介してドライエッチングを施すと、図１２（Ａ）に示すように、各半導体デバイス１５を貫通する複数のスルーホール（貫通孔）５８が形成される。
ドライエッチングに代え、レーザビームの照射により各半導体デバイス１５を貫通するスルーホール５８を形成するようにしてもよい。次いで、各スルーホール５８内に図示しない絶縁膜とバリアメタルを形成する。
次いで、レジストを除去してから、各スルーホール５８内に銅を充填する。次いで、化学的機械研磨（ＣＭＰ）で銅を研磨して平坦化すると、図１２（Ｂ）に示すように、半導体デバイスチップ５４の半導体デバイス５３と半導体ウエーハ１１の半導体デバイス１５とを接続する貫通電極６０が形成される。更に、フォトリソグラフィプロセスにより再配線層６２を形成した後、図１２（Ｃ）に示すように、再配線層６２のパッド上にバンプ６４を形成する。
貫通電極形成ステップ実施後、図１３に示すように、チップ積層ウエーハ５５を外周部が環状フレームＦに貼着されたダイシングテープＴに貼着し、切削装置の切削ブレード６６により分割予定ライン１３を切削してチップ積層ウエーハ１５を個々の積層デバイスチップ６８に分割する。切削ブレード６６によるダイシングに替えて、レーザビームの照射により積層デバイスチップ６８に分割するようにしてもよい。
上述した実施形態では、二つのチップを積層して積層デバイスチップ６８を形成しているが、三つ以上のチップを積層して積層デバイスチップを形成してもよい。その場合には、図１２（Ｂ）に示す貫通電極６０と再配線層６２を形成した状態のチップ積層ウエーハ５５を分割予定ライン１３に沿って分割した積層デバイスチップを、図８に示す半導体ウエーハ１１の各半導体デバイス１５上に積層してチップ積層ウエーハを形成するようにすればよい。
２ 研削装置
１０ 研削ユニット
１１ 半導体ウエーハ
１５ 半導体デバイス
１７ デバイス領域
１９ 外周余剰領域
２３ 保護テープ
２４ 研削砥石
３６ チャックテーブル
４４ 円形凹部
４６ 環状凸部
５４ 半導体デバイスチップ
５５ チップ積層ウエーハ
５６ 充填材
６０ 貫通電極
６２ 再配線層
６８ 積層デバイスチップ

Claims (2)

  1. 複数の交差する分割予定ラインで区画された各領域にそれぞれ半導体デバイスが形成されたデバイス領域と該デバイス領域を囲繞する外周余剰領域とを表面に有する半導体ウエーハの加工方法であって、
    半導体ウエーハの該表面に保護テープを貼着する保護テープ貼着ステップと、
    該保護テープ貼着ステップを実施した後、該デバイス領域に対応する半導体ウエーハの裏面を研削して円形凹部を形成するとともに該円形凹部を囲繞する環状凸部を形成する研削ステップと、
    該研削ステップを実施した後、該半導体ウエーハの該各半導体デバイスに対応させて半導体デバイスチップのデバイス面を該円形凹部の底面に配設するとともに、少なくとも該半導体デバイスチップの仕上げ厚みに至る深さまで該円形凹部内に充填材を充填してチップ積層ウエーハを形成するチップ積層ウエーハ形成ステップと、
    該チップ積層ウエーハ形成ステップを実施した後、該チップ積層ウエーハの裏面を研削して該半導体デバイスチップを所定の厚みへ薄化する薄化ステップと、
    該薄化ステップを実施した後、半導体ウエーハの該各半導体デバイスに貫通電極を形成する貫通電極形成ステップと、
    を具備したことを特徴とする半導体ウエーハの加工方法。
  2. 前記貫通電極形成ステップを実施した後、前記チップ積層ウエーハを前記分割予定ラインに沿って分割する分割ステップを更に具備した請求項１記載の半導体ウエーハの加工方法。
JP2011136072A 2011-06-20 2011-06-20 半導体ウエーハの加工方法 Active JP5755043B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011136072A JP5755043B2 (ja) 2011-06-20 2011-06-20 半導体ウエーハの加工方法
US13/527,850 US8765579B2 (en) 2011-06-20 2012-06-20 Semiconductor wafer processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011136072A JP5755043B2 (ja) 2011-06-20 2011-06-20 半導体ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2013004836A JP2013004836A (ja) 2013-01-07
JP5755043B2 true JP5755043B2 (ja) 2015-07-29

Family

ID=47353988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011136072A Active JP5755043B2 (ja) 2011-06-20 2011-06-20 半導体ウエーハの加工方法

Country Status (2)

Country Link
US (1) US8765579B2 (ja)
JP (1) JP5755043B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102043378B1 (ko) * 2012-10-22 2019-11-12 삼성전자주식회사 캐비티를 갖는 웨이퍼 캐리어
US9136173B2 (en) 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
JP6071702B2 (ja) * 2013-03-29 2017-02-01 株式会社ディスコ ウエーハの加工方法
JP6366351B2 (ja) * 2014-05-13 2018-08-01 株式会社ディスコ ウェーハの加工方法
JP6385131B2 (ja) * 2014-05-13 2018-09-05 株式会社ディスコ ウェーハの加工方法
JP6298723B2 (ja) * 2014-06-13 2018-03-20 株式会社ディスコ 貼り合わせウェーハ形成方法
JP2017073472A (ja) * 2015-10-07 2017-04-13 株式会社ディスコ 半導体装置の製造方法
GB2551732B (en) * 2016-06-28 2020-05-27 Disco Corp Method of processing wafer
JP6791579B2 (ja) * 2016-09-09 2020-11-25 株式会社ディスコ ウェーハ及びウェーハの加工方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792954B2 (ja) 1999-08-10 2006-07-05 株式会社東芝 半導体装置の製造方法
JP3833858B2 (ja) * 1999-08-23 2006-10-18 ローム株式会社 半導体装置およびその製造方法
JP2007250599A (ja) * 2006-03-14 2007-09-27 Disco Abrasive Syst Ltd デバイスパッケージの製造方法
JP4927484B2 (ja) * 2006-09-13 2012-05-09 株式会社ディスコ 積層用デバイスの製造方法
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
US7989318B2 (en) * 2008-12-08 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking semiconductor dies
JP5431777B2 (ja) * 2009-04-20 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5442394B2 (ja) * 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器

Also Published As

Publication number Publication date
JP2013004836A (ja) 2013-01-07
US8765579B2 (en) 2014-07-01
US20120322231A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
JP5755043B2 (ja) 半導体ウエーハの加工方法
JP5943544B2 (ja) 積層デバイスの製造方法及び積層デバイス
JP4927484B2 (ja) 積層用デバイスの製造方法
JP2009021462A (ja) ウェーハの加工方法
US8129277B2 (en) Method of machining wafer
JP4933233B2 (ja) ウエーハの加工方法
US10818607B2 (en) Semiconductor device and method of manufacture
US9953871B2 (en) Wafer processing method
JP5959188B2 (ja) ウエーハの加工方法
TWI771913B (zh) 半導體裝置及半導體裝置之製造方法
JP5885396B2 (ja) デバイスチップの製造方法
US11164802B2 (en) Wafer manufacturing method and multilayer device chip manufacturing method
JP5545640B2 (ja) 研削方法
JP5840003B2 (ja) ウエーハの加工方法
US8652939B2 (en) Method and apparatus for die assembly
JP5748198B2 (ja) 積層デバイスの製造方法及び積層デバイス
JP5995616B2 (ja) ウエーハの加工方法
JP2014165339A (ja) 積層ウエーハの加工方法
JP2014053348A (ja) ウエーハの加工方法
JP6558541B2 (ja) ウエーハの加工方法
JP2014053350A (ja) ウエーハの加工方法
JP2014053354A (ja) ウエーハの加工方法
JP7313968B2 (ja) ウエーハの加工方法
JP7262903B2 (ja) キャリア板の除去方法
JP6594243B2 (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150526

R150 Certificate of patent or registration of utility model

Ref document number: 5755043

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250