JP2017073472A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2017073472A
JP2017073472A JP2015199701A JP2015199701A JP2017073472A JP 2017073472 A JP2017073472 A JP 2017073472A JP 2015199701 A JP2015199701 A JP 2015199701A JP 2015199701 A JP2015199701 A JP 2015199701A JP 2017073472 A JP2017073472 A JP 2017073472A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
electrode
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015199701A
Other languages
English (en)
Inventor
ヨンソク キム
Yong Suk Kim
ヨンソク キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2015199701A priority Critical patent/JP2017073472A/ja
Priority to TW105127297A priority patent/TW201724293A/zh
Priority to KR1020160120682A priority patent/KR20170041627A/ko
Priority to CN201610862694.9A priority patent/CN107017220A/zh
Priority to US15/281,450 priority patent/US20170103919A1/en
Priority to DE102016219365.1A priority patent/DE102016219365A1/de
Publication of JP2017073472A publication Critical patent/JP2017073472A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】半導体チップにマイクロバンプを形成する必要がない半導体装置の製造方法を提供する。【解決手段】半導体装置（１）の製造方法であって、支持体となる基板（１１）の第１面（１１ａ）に所定の間隔で複数の半導体チップ（１３）を配列する半導体チップ配列工程と、基板の第１面とは反対側の第２面（１１ｂ）を研削して基板を所定の厚さまで薄化する基板薄化工程と、薄化された基板の所定の位置に、第２面側から半導体チップに到達する貫通孔（１１ｃ）を形成した後、貫通孔に金属を埋設して貫通電極（２３）を形成する貫通電極形成工程と、基板の第２面側に配線層（２５）を形成する配線層形成工程と、を含む。【選択図】図１

Description

本発明は、支持体となる基板に複数の半導体チップが接続された半導体装置の製造方法に関する。
半導体装置の更なる小型化、高集積化を実現するために、半導体チップを厚さ方向に重ねて貫通電極（ＴＳＶ：Through Silicon Via）で接続する３次元実装技術が実用化されている。しかしながら、この３次元実装技術では、複数の半導体チップを厚さ方向に重ねるので放熱性が低下し易く、サイズの異なる半導体チップを使用することもできない。さらに、半導体チップを貫通する貫通電極の形成に伴い、製造コストが高くなり易いという問題もあった。
近年では、インターポーザとして機能する基板に複数の半導体チップを実装する実装技術も提案されている（例えば、特許文献１参照）。この実装技術は、２．５次元実装技術等とも呼ばれ、例えば、メモリ機能を持つ半導体チップと、演算機能を持つ半導体チップとが重ならないように基板に接続される。２．５次元実装技術では、少なくとも一部の半導体チップを厚さ方向に重ねないので、上述した３次元実装技術の諸問題を解消し易くなる。
特表２００３−５０３８５５号公報
しかしながら、従来の２．５次元実装技術では、基板に設けられている電極等と半導体チップとを接続するために、マイクロバンプと呼ばれる凸状の端子を半導体チップに形成しなくてはならない。そのため、特に、製造コストの面で改善が求められていた。本発明はかかる問題点に鑑みてなされたものであり、その目的とするところは、半導体チップにマイクロバンプを形成する必要がない半導体装置の製造方法を提供することである。
本発明によれば、半導体装置の製造方法であって、支持体となる基板の第１面に所定の間隔で複数の半導体チップを配列する半導体チップ配列工程と、該基板の該第１面とは反対側の第２面を研削して該基板を所定の厚さまで薄化する基板薄化工程と、薄化された該基板の所定の位置に、該第２面側から該半導体チップに到達する貫通孔を形成した後、該貫通孔に金属を埋設して貫通電極を形成する貫通電極形成工程と、該基板の該第２面側に配線層を形成する配線層形成工程と、を備えることを特徴とする半導体装置の製造方法が提供される。
また、本発明において、該貫通電極形成工程では、該半導体チップに形成されている接続端子に接する貫通電極を形成することが好ましい。
本発明に係る半導体装置の製造方法では、従来のようにあらかじめ基板に貫通電極を形成しておくのではなく、基板に半導体チップを配列してから貫通電極を形成するので、マイクロバンプ等の凸状の端子を設けなくとも半導体チップに貫通電極を接続できる。つまり、本発明に係る半導体装置の製造方法によれば、半導体チップにマイクロバンプを形成する必要がないので、製造コストを低く抑えることができる。
図１（Ａ）は、基板に複数の半導体チップが配列される様子を模式的に示す斜視図であり、図１（Ｂ）は、複数の半導体チップが配列された基板を模式的に示す断面図である。 図２（Ａ）は、基板の第１面側に封止材が塗布される様子を模式的に示す一部断面側面図であり、図２（Ｂ）は、第１面側を封止層で封止した基板を模式的に示す断面図である。 図３（Ａ）は、基板の第２面が研削される様子を模式的に示す一部断面側面図であり、図３（Ｂ）は、薄化後の基板を模式的に示す断面図である。 図４（Ａ）は、基板の所定の位置に貫通孔が形成される様子を模式的に示す断面図であり、図４（Ｂ）は、貫通電極が形成された基板を模式的に示す断面図である。 配線層が形成された基板を模式的に示す断面図である。
添付図面を参照して、本発明の実施形態について説明する。本実施形態に係る半導体装置の製造方法は、半導体チップ配列工程（図１（Ａ）及び図１（Ｂ）参照）、封止工程（図２（Ａ）及び図２（Ｂ）参照）、基板薄化工程（図３（Ａ）及び図３（Ｂ）参照）、貫通電極形成工程（図４（Ａ）及び図４（Ｂ）参照）、及び配線層形成工程（図５参照）を含む。
半導体チップ配列工程では、支持体となる基板の第１面に所定の間隔で複数の半導体チップを配列する。封止工程では、複数の半導体チップが配列された基板の第１面側を封止する。基板薄化工程では、基板の第１面とは反対側の第２面を研削して基板を所定の厚さに薄化する。
貫通電極形成工程では、第２面側から半導体チップに到達する貫通孔を基板の所定の位置に形成し、この貫通孔に金属を埋設して貫通電極を形成する。配線層形成工程では、貫通電極に接続される配線を含む配線層を基板の第２面側に形成する。以下、本実施形態に係る半導体装置の製造方法について詳述する。
本実施形態に係る半導体装置の製造方法では、まず、支持体となる基板に複数の半導体チップを配列する半導体チップ配列工程を実施する。図１（Ａ）は、基板１１に複数の半導体チップ１３が配列される様子を模式的に示す斜視図であり、図１（Ｂ）は、複数の半導体チップ１３が配列された基板１１を模式的に示す断面図である。
図１（Ａ）に示すように、本実施形態で用いられる基板１１は、シリコン等の材料で円盤状に形成されており、概ね平坦な第１面１１ａ及び第２面１１ｂを備えている。この基板１１は、後に貫通電極や配線層等が形成されることで、複数の半導体チップ１３と配線基板（不図示）等とを接続するインターポーザとなる。なお、基板１１の材質、形状等に制限はなく、例えば、セラミック（ガラス等を含む）、樹脂等の材料でなる基板を用いることもできる。
複数の半導体チップ１３は、それぞれ、メモリ機能や演算機能等を備えており、その第１面１３ａ側には、外部接続用の接続端子（不図示）が設けられている。本実施形態では、この半導体チップ１３の第１面１３ａが基板１１の第１面１１ａに対面するように、複数の半導体チップ１３を基板１１に配列する。
基板１１に対する半導体チップ１３の配列は、任意のチップ配列装置（不図示）を用いて遂行される。例えば、基板１１の第１面１１ａ側には、半導体チップ１３の位置を規定する複数のマークが所定の間隔で形成されている。チップ配列装置は、この複数のマークに基づいて複数の半導体チップ１３を所定の間隔で配列する。
基板１１への半導体チップ１３の固定には、例えば、後の工程に耐え得る耐熱性を持つ熱硬化型の接着剤（不図示）が用いられる。この接着剤は、例えば、半硬化されたフィルム状に整形されており、基板１１の第１面１１ａ側又は半導体チップ１３の第１面１３ａに設けられる。ただし、液状の接着剤等を用いても良い。
図１（Ａ）及び図１（Ｂ）に示すように、全ての半導体チップ１３を基板１１の第１面１１ａに所定の間隔で配列して接着剤を硬化させると、半導体チップ配列工程は終了する。上述のように、基板１１の第１面１１ａには半導体チップ１３の第１面１３ａが対面しているので、半導体チップ１３の第２面１３ｂが外部に露出する。
半導体チップ配列工程の後には、複数の半導体チップ１３が配列された基板１１の第１面１１ａ側を封止する封止工程を実施する。図２（Ａ）は、基板１１の第１面１１ａ側に封止材１５が塗布される様子を模式的に示す一部断面側面図であり、図２（Ｂ）は、第１面１１ａ側を封止層１７で封止した基板１１を模式的に示す断面図である。
封止工程では、まず、基板１１の第１面１１ａに液状の封止材１５を塗布する。封止材１５の塗布は、例えば、図２（Ａ）に示すスピン塗布装置２で遂行される。スピン塗布装置２は、基板１１の第２面１１ｂ側を保持するためのチャックテーブル４を備えている。チャックテーブル４は、モータ等の回転駆動源（不図示）に連結されており、鉛直方向に概ね平行な回転軸の周りに回転する。
チャックテーブル４の上面は、基板１１の第２面１１ｂ側を吸引、保持する保持面４ａとなっている。この保持面４ａは、チャックテーブル４の内部に形成された吸引路（不図示）等を通じて吸引源（不図示）に接続されている。吸引源の負圧を保持面４ａに作用させることで、基板１１をチャックテーブル４で保持できる。チャックテーブル４の上方には、後の工程に耐え得る耐熱性を持つ樹脂等でなる液状の封止材１５を滴下するためのノズル６が配置されている。
封止材１５を塗布する際には、まず、基板１１の第２面１１ｂ側をチャックテーブル４の保持面４ａに接触させて、吸引源の負圧を作用させる。これにより、基板１１は、複数の半導体チップ１３が配列された第１面１１ａ側が上方に露出した状態でチャックテーブル４に保持される。なお、基板１１の第２面１１ｂには、保護テープ等を貼り付けておいても良い。
次に、チャックテーブル４を回転させて、ノズル６から液状の封止材１５を滴下する。本実施形態では、エポキシ系の樹脂でなる封止材１５を用いるが、封止材１５の材質等に制限はない。これにより、複数の半導体チップ１３が配列された基板１１の第１面１１ａ側に封止材１５を塗布できる。なお、封止材１５は、半導体チップ１３の第２面１３ｂを覆う程度に厚く塗布することが望ましい。
封止材１５を塗布した後には、乾燥、加熱等の処理を施して、封止材１５を硬化させる。これにより、複数の半導体チップ１３と共に基板１１の第１面１１ａ側を封止した封止層１７が完成する。なお、封止層１７を形成した後には、研削、切削等の方法で封止層１７の表面１７ａ側を平坦化することが望ましい。封止層１７の表面１７ａが平坦であれば、後の基板薄化工程で基板１１の第２面１１ｂを平坦に加工し易くなる。
封止工程の後には、基板１１の第２面１１ｂを研削して基板１１を所定の厚さまで薄化する基板薄化工程を実施する。図３（Ａ）は、基板１１の第２面１１ｂが研削される様子を模式的に示す一部断面側面図であり、図３（Ｂ）は、薄化後の基板１１を模式的に示す断面図である。
基板薄化工程は、例えば、図３（Ａ）に示す研削装置１２で遂行される。研削装置１２は、基板１１に形成された封止層１７の表面１７ａ側を保持するためのチャックテーブル１４を備えている。チャックテーブル１４は、モータ等の回転駆動源（不図示）に連結されており、鉛直方向に概ね平行な回転軸の周りに回転する。また、チャックテーブル１４の下方には、テーブル移動機構（不図示）が設けられており、チャックテーブル１４は、このテーブル移動機構で水平方向に移動する。
チャックテーブル１４の上面は、基板１１に形成された封止層１７の表面１７ａ側を吸引、保持する保持面１４ａとなっている。この保持面１４ａは、チャックテーブル１４の内部に形成された吸引路（不図示）等を通じて吸引源（不図示）に接続されている。吸引源の負圧を保持面１４ａに作用させることで、基板１１をチャックテーブル１４で保持できる。
チャックテーブル１４の上方には、研削ユニット１６が配置されている。研削ユニット１６は、研削ユニット昇降機構（不図示）に支持されたスピンドルハウジング１８を備える。スピンドルハウジング１８には、スピンドル２０が収容されており、スピンドル２０の下端部には、円盤状のマウント２２が固定されている。
マウント２２の下面には、マウント２２と概ね同径の研削ホイール２４が装着されている。研削ホイール２４は、ステンレス、アルミニウム等の金属材料で形成されたホイール基台２６を備えている。ホイール基台２６の下面には、複数の研削砥石２８が環状に配列されている。
スピンドル２０の上端側（基端側）には、モータ等の回転駆動源（不図示）が連結されている。研削ホイール２４は、この回転駆動源から伝達される回転力によって、鉛直方向に概ね平行な回転軸の周りに回転する。
基板薄化工程では、まず、基板１１に形成された封止層１７の表面１７ａ側をチャックテーブル１４の保持面１４ａに接触させて、吸引源の負圧を作用させる。これにより、基板１１は、第２面１１ｂ側が上方に露出した状態でチャックテーブル１４に保持される。なお、封止層１７の表面１７ａには、保護テープ等を貼り付けておいても良い。
次に、チャックテーブル１４を研削ホイール２４の下方に移動させる。そして、図３（Ａ）に示すように、チャックテーブル１４と研削ホイール２４とをそれぞれ回転させて、純水等の研削液を供給しながらスピンドルハウジング１８を下降させる。スピンドルハウジング１８の下降量は、基板１１の第２面１１ｂに研削砥石２８の下面が押し当てられる程度に調整される。
これにより、基板１１の第２面１１ｂ側を研削できる。この研削は、例えば、基板１１の厚さを測定しながら遂行される。図３（Ｂ）に示すように、基板１１が仕上がり厚さまで薄化されると、基板薄化工程は終了する。
基板薄化工程の後には、基板１１の所定の位置に貫通電極を形成する貫通電極形成工程を実施する。図４（Ａ）は、基板１１の所定の位置に貫通孔１１ｃが形成される様子を模式的に示す断面図であり、図４（Ｂ）は、貫通電極２３が形成された基板１１を模式的に示す断面図である。
本実施形態に係る貫通電極形成工程では、まず、基板１１の第２面１１ｂを覆うレジスト膜１９を形成する。このレジスト膜１９は、例えば、フォトリソグラフィ等の方法で、貫通孔１１ｃを形成したい第２面１１ｂ側の領域が露出するように形成され、後のプラズマエッチングに対する耐性を備えている。
レジスト膜１９を形成した後には、図４（Ａ）に示すように、第２面１１ｂ側の露出した領域をプラズマエッチングで加工して貫通孔１１ｃを形成する。具体的には、例えば、基板１１が搬入された真空チャンバ（不図示）の処理空間を減圧して、プラズマエッチング用の原料ガスを所定の流量で供給する。この状態で、処理空間内の電極（不図示）に所定の高周波電力を供給すると、ラジカルやイオンを含むプラズマ２１が発生する。
プラズマ２１を基板１１の露出した領域に作用させると、基板１１の当該領域（及び接着剤）は除去される。これにより、基板１１の第２面１１ｂ側から半導体チップ１３の第１面１３ａにまで達する貫通孔１１ｃを形成できる。なお、この貫通孔１１ｃは、半導体チップ１３の接続端子に対応する位置に形成される。
プラズマエッチング用の原料ガスの種類や供給量、電極に供給される高周波電力等の条件は、基板１１の材質や貫通孔１１ｃの大きさ等に応じて適切に設定される。例えば、シリコンでなる基板１１に貫通孔１１ｃを形成する場合には、ＳＦ６、Ｏ２、不活性ガス等の混合ガスを原料ガスとして用いると良い。
貫通孔１１ｃを形成した後には、アッシング等の方法でレジスト膜１９を除去し、図４（Ｂ）に示すように、貫通孔１１ｃ内に金属を埋設して貫通電極２３を形成する。具体的には、例えば、貫通孔１１ｃの側壁（内壁）を覆う絶縁膜（不図示）を形成し、次に、半導体チップ１３の接続端子に接する貫通電極２３を設ける。絶縁膜及び貫通電極２３の形成方法に制限はないが、例えば、ＣＶＤ法、スパッタリング法、真空蒸着法等を用いることができる。
絶縁膜は、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、酸化窒化シリコン（ＳｉＯｘＮｙ）、各種金属の酸化物や窒化物（酸窒化物を含む）等を用いて形成される。一方、貫通電極２３は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等を用いて形成される。ただし、絶縁膜及び貫通電極２３の材料に制限はなく、仕様等に応じて任意に変更できる。
貫通電極形成工程の後には、貫通電極２３に接続される配線を含む配線層を基板１１の第２面１１ｂ側に形成する配線層形成工程を実施する。図５は、配線層２５が形成された基板１１を模式的に示す断面図である。配線層２５は、例えば、ＣＶＤ法、スパッタリング法、真空蒸着法等の方法で形成される絶縁膜（不図示）や配線（不図示）等を含んでいる。
この配線層２５によって、貫通電極２３と外部の配線基板（不図示）等とを電気的に接続することができる。なお、配線層２５の形成方法や形成条件等に制限はなく、適切な方法、条件を適宜組み合わせて用いることができる。配線層２５が形成されると、配線層形成工程は終了し、本実施形態に係る半導体装置１が完成する。なお、完成後の半導体装置１は、ダイシング等の方法で任意の単位に分割されても良い。
以上のように、本実施形態に係る半導体装置の製造方法では、従来のようにあらかじめ基板１１に貫通電極２３を形成しておくのではなく、基板１１に半導体チップ１３を配列してから貫通電極２３を形成するので、マイクロバンプ等の凸状の端子を設けなくとも半導体チップ１３に貫通電極２３を接続できる。つまり、本実施形態に係る半導体装置の製造方法によれば、半導体チップ１３にマイクロバンプを形成する必要がないので、製造コストを低く抑えることができる。
なお、本発明は、上記実施形態の記載に制限されず種々変更して実施可能である。例えば、上記実施形態では、半導体チップ配列工程の後に封止工程を実施しているが、この封止工程を省略することもできる。なお、封止工程を省略する場合には、基板薄化工程等において半導体チップ１３等が破損しないように、半導体チップ１３の第２面１３ｂ側に保護テープ等を貼り付けておくことが望ましい。
また、上記実施形態の貫通電極形成工程では、プラズマエッチングを用いて基板１１に貫通孔１１ｃを形成しているが、レーザー加工、ドリル加工等の方法で基板１１に貫通孔１１ｃを形成することもできる。その他、上記実施形態に係る構造、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
１ 半導体装置
１１ 基板
１１ａ 第１面
１１ｂ 第２面
１１ｃ 貫通孔
１３ 半導体チップ
１３ａ 第１面
１３ｂ 第２面
１５ 封止材
１７ 封止層
１７ａ 表面
１９ レジスト膜
２１ プラズマ
２３ 貫通電極
２５ 配線層
２ スピン塗布装置
４ チャックテーブル
４ａ 保持面
６ ノズル
１２ 研削装置
１４ チャックテーブル
１４ａ 保持面
１６ 研削ユニット
１８ スピンドルハウジング
２０ スピンドル
２２ マウント
２４ 研削ホイール
２６ ホイール基台
２８ 研削砥石

Claims (2)

  1. 半導体装置の製造方法であって、
    支持体となる基板の第１面に所定の間隔で複数の半導体チップを配列する半導体チップ配列工程と、
    該基板の該第１面とは反対側の第２面を研削して該基板を所定の厚さまで薄化する基板薄化工程と、
    薄化された該基板の所定の位置に、該第２面側から該半導体チップに到達する貫通孔を形成した後、該貫通孔に金属を埋設して貫通電極を形成する貫通電極形成工程と、
    該基板の該第２面側に配線層を形成する配線層形成工程と、を備えることを特徴とする半導体装置の製造方法。
  2. 該貫通電極形成工程では、該半導体チップに形成されている接続端子に接する貫通電極を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
JP2015199701A 2015-10-07 2015-10-07 半導体装置の製造方法 Pending JP2017073472A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015199701A JP2017073472A (ja) 2015-10-07 2015-10-07 半導体装置の製造方法
TW105127297A TW201724293A (zh) 2015-10-07 2016-08-25 半導體裝置的製造方法
KR1020160120682A KR20170041627A (ko) 2015-10-07 2016-09-21 반도체 장치의 제조 방법
CN201610862694.9A CN107017220A (zh) 2015-10-07 2016-09-28 半导体装置的制造方法
US15/281,450 US20170103919A1 (en) 2015-10-07 2016-09-30 Fabrication method for semiconductor device
DE102016219365.1A DE102016219365A1 (de) 2015-10-07 2016-10-06 Herstellungsverfahren für ein halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015199701A JP2017073472A (ja) 2015-10-07 2015-10-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2017073472A true JP2017073472A (ja) 2017-04-13

Family

ID=58405378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015199701A Pending JP2017073472A (ja) 2015-10-07 2015-10-07 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20170103919A1 (ja)
JP (1) JP2017073472A (ja)
KR (1) KR20170041627A (ja)
CN (1) CN107017220A (ja)
DE (1) DE102016219365A1 (ja)
TW (1) TW201724293A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020092147A (ja) * 2018-12-04 2020-06-11 株式会社ディスコ パッケージデバイスの製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6887722B2 (ja) * 2016-10-25 2021-06-16 株式会社ディスコ ウェーハの加工方法及び切削装置
JP7069168B2 (ja) * 2017-07-20 2022-05-17 三井化学東セロ株式会社 電子装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617681B1 (en) 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
US6905914B1 (en) * 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
EP2254572B1 (en) * 2008-02-07 2013-10-16 Massachusetts Eye & Ear Infirmary Compounds that enhance atoh-1 expression
US20110186960A1 (en) * 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
JP5755043B2 (ja) * 2011-06-20 2015-07-29 株式会社ディスコ 半導体ウエーハの加工方法
CN104051421B (zh) * 2013-03-13 2017-03-01 稳懋半导体股份有限公司 结合基板通孔与金属凸块的半导体晶片结构及其制程方法
KR102077153B1 (ko) * 2013-06-21 2020-02-14 삼성전자주식회사 관통전극을 갖는 반도체 패키지 및 그 제조방법
US9209048B2 (en) * 2013-12-30 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Two step molding grinding for packaging applications
US9406650B2 (en) * 2014-01-31 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
KR101579673B1 (ko) * 2014-03-04 2015-12-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US9455243B1 (en) * 2015-05-25 2016-09-27 Inotera Memories, Inc. Silicon interposer and fabrication method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020092147A (ja) * 2018-12-04 2020-06-11 株式会社ディスコ パッケージデバイスの製造方法
JP7241518B2 (ja) 2018-12-04 2023-03-17 株式会社ディスコ パッケージデバイスの製造方法

Also Published As

Publication number Publication date
TW201724293A (zh) 2017-07-01
DE102016219365A1 (de) 2017-04-13
KR20170041627A (ko) 2017-04-17
US20170103919A1 (en) 2017-04-13
CN107017220A (zh) 2017-08-04

Similar Documents

Publication Publication Date Title
CN110137151B (zh) 半导体器件和制造方法
US10008485B2 (en) Semiconductor device and method of manufacture
US10109613B2 (en) 3DIC stacking device and method of manufacture
US20200111682A1 (en) Semiconductor Device and Method
TWI593082B (zh) 半導體元件及製造方法
US10811389B2 (en) Semiconductor package for thermal dissipation
TW201737447A (zh) 以晶粒接合至經形成重佈線的三維積體電路封裝及其形成方法
TWI605557B (zh) 電子封裝件及其製法與基板結構
TW201731051A (zh) 指紋感測器裝置及其製造方法
CN106997869A (zh) 半导体装置及其制造方法
TWI494979B (zh) 半導體製程
JP5755043B2 (ja) 半導体ウエーハの加工方法
JP2009181981A (ja) 半導体装置の製造方法および半導体装置
TWI587458B (zh) 電子封裝件及其製法與基板結構
KR102480685B1 (ko) 반도체 디바이스 및 제조 방법
JP2016062995A (ja) 半導体装置および半導体装置の製造方法
CN111566799B (zh) 用于形成半导体装置的后柱方法
JP4601686B2 (ja) 半導体装置および半導体装置の製造方法
TW201717293A (zh) 具有空腔之聚合物系半導體結構
CN108122788A (zh) 半导体封装结构的制造方法
TW201611216A (zh) 半導體封裝件及其承載結構暨製法
TWI600133B (zh) 半導體元件及其製作方法
JP2017073472A (ja) 半導体装置の製造方法
JP5966653B2 (ja) 半導体装置及び半導体装置の製造方法
TW201642428A (zh) 矽中介層與其製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191029