TW201611216A - 半導體封裝件及其承載結構暨製法 - Google Patents

半導體封裝件及其承載結構暨製法 Download PDF

Info

Publication number
TW201611216A
TW201611216A TW103131713A TW103131713A TW201611216A TW 201611216 A TW201611216 A TW 201611216A TW 103131713 A TW103131713 A TW 103131713A TW 103131713 A TW103131713 A TW 103131713A TW 201611216 A TW201611216 A TW 201611216A
Authority
TW
Taiwan
Prior art keywords
carrier
frame
semiconductor package
openings
mold
Prior art date
Application number
TW103131713A
Other languages
English (en)
Other versions
TWI560827B (en
Inventor
莊冠緯
邱世冠
林畯棠
黃榮邦
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW103131713A priority Critical patent/TWI560827B/zh
Priority to CN201410613008.5A priority patent/CN105405812A/zh
Priority to US14/849,639 priority patent/US20160079110A1/en
Publication of TW201611216A publication Critical patent/TW201611216A/zh
Application granted granted Critical
Publication of TWI560827B publication Critical patent/TWI560827B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種半導體封裝件之製法，係將具有開口之框體設於一承載件上，再置放電子元件於該開口中，且形成包覆層於該開口中以固定該電子元件，之後形成線路層於該電子元件上，且該線路層電性連接該電子元件。本發明之製法藉由將開口形成於框體上之設計，以精確控制該開口之尺寸，故能提升該電子元件之置放精度，以提升後續封裝製程之良率。本發明復提供該半導體封裝件。

Description

半導體封裝件及其承載結構暨製法
本發明係有關一種半導體封裝件，尤指一種提昇製程良率與增加產量之半導體封裝件及其製法。
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足半導體封裝件微型化(miniaturization)的封裝需求，係發展出晶圓級封裝(Wafer Level Packaging，簡稱WLP)的技術。
如第1A至1E圖，係為習知晶圓級半導體封裝件1之製法之剖面示意圖。
如第1A圖所示，形成一熱化離型膠層(thermal release tape)11於一承載件10上。
接著，置放複數半導體元件12於該熱化離型膠層11上，該些半導體元件12具有相對之作用側12a與非作用側12b，各該作用側12a上均具有複數電極墊120，且各該作用側12a黏著於該熱化離型膠層11上。
如第1B圖所示，形成一如封裝膠體之包覆層13於該熱化離型膠層11上，以包覆該半導體元件12，且使該半 導體元件12之非作用側12b外露於該包覆層13。
如第1C圖所示，於該包覆層13及該半導體元件12之非作用側12b上藉由一結合層170貼覆一支撐件17，再移除該熱化離型膠層11與該承載件10，使該半導體元件12之作用側12a外露。
如第1D圖所示，進行線路重佈層(Redistribution layer，簡稱RDL)製程，係形成一線路重佈結構14於該包覆層13與該半導體元件12之作用側12a上，令該線路重佈結構14電性連接該半導體元件12之電極墊120。
接著，形成一絕緣保護層15於該線路重佈結構14上，且該絕緣保護層15外露該線路重佈結構14之部分表面，以供結合複數銲球16。
如第1E圖所示，沿如第1D圖所示之切割路徑S進行切單製程，並移除該支撐件17及其結合層170，以獲取複數個半導體封裝件1。
然而，該包覆層13注入封裝用之模具時之膠體流動所產生之側推力，將影響該半導體元件12定之精度，亦即容易使半導體元件12產生偏移，致使該半導體元件12未置於該熱化離形膠層11之預定位置上，故該線路重佈結構14與該半導體元件12之電極墊120間的對位將產生偏移，甚至使該線路重佈結構14無法與該電極墊120連接，亦即對該線路重佈結構14與該半導體元件12間之電性連接造成極大影響，因而造成良率過低及產品可靠度不佳等問題。
因此，遂發展出一種定位該半導體元件12之方式，如 第2A至2E圖所示之半導體封裝件2之製法。
如第2A圖所示，使用噴砂(sandblast)方式形成複數開口200於一承載件20上。所述之噴砂方式係將該承載件20上覆蓋圖案化阻層(圖略)，再藉由高壓空氣將微粉研磨材噴向該移動中之承載件20，使該承載件20外露於該阻層之表面受該微粉研磨材撞擊而形成該開口200。
如第2B圖所示，藉由一黏著層21置放一半導體元件22於各該開口200中，其中，該半導體元件22具有相對之作用側22a與非作用側22b，該作用側22a上均具有複數電極墊220，且該非作用側22b黏著於該黏著層21上。
如第2C圖所示，形成一包覆層23於該開口200中與該半導體元件22上，且形成一線路重佈結構24於該包覆層23上，使該線路重佈結構24電性連接該半導體元件22之電極墊220。接著，形成一絕緣保護層25於該線路重佈結構24上，且該絕緣保護層25外露該線路重佈結構24之部分表面，以供結合複數銲球26。
因此，藉由該半導體元件22設於該開口200中，使該半導體元件22不會因該包覆層23之膠體流動所產生之側推力而過度偏移，故能避免該線路重佈結構24與該電極墊220間之對位不準確之問題。
如第2D圖所示，移除該承載件20於該開口200下方之部分與該黏著層21。
如第2E圖所示，沿如第2D圖所示之切割路徑S進行切單製程。
惟，前述習知半導體封裝件2之製法中，使用噴砂技術製作該開口200會於底部產生導角R，但該導角R之精度無法控制，導致該開口200之尺寸無法精確控制，以致於該半導體元件22之置放位置的精度不佳(如第2B’圖所示，該半導體元件22會傾斜)而使該線路重佈結構24無法有效電性連接該半導體元件22之電極墊220(如第2E’圖所示)、或半導體封裝件2之表面出現缺角K，因而影響後續封裝製程之良率。
因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種半導體封裝件，係包括：一承載件；具有複數開口之框體，係設於該承載件上，且該框體之材質不同於該承載件之材質；電子元件，係設於各該開口中；包覆層，係形成於各該開口中；以及線路層，係形成於各該電子元件上且電性連接各該電子元件。
前述之半導體封裝件中，該框體藉由結合層設於該承載件上。
本發明復提供一種半導體封裝件，係包括：一承載件；具有複數開口之框體，係藉由結合層設於該承載件上，且該框體之材質相同於該承載件之材質；電子元件，係設於各該開口中；包覆層，係形成於各該開口中；以及線路層，係形成於各該電子元件上且電性連接各該電子元件。
前述之兩種半導體封裝件中，該承載件係為無機材質或有機材質。
本發明亦提供一種半導體封裝件，係包括：一承載件，係為介電材；具有複數開口之框體，係設於該承載件上並與該承載件一體成型；電子元件，係設於各該開口中；包覆層，係形成於各該開口中；以及線路層，係形成於各該電子元件上且電性連接各該電子元件。
前述之半導體封裝件中，該開口之壁面係相對該承載件表面呈傾斜狀態。
前述之三種半導體封裝件中，該承載件之形狀係為矩形或圓形。
前述之三種半導體封裝件中，該開口與該承載件之間不具有導角。
前述之三種半導體封裝件中，復包括線路重佈結構，係設於各該電子元件與該線路層上並電性連接該線路層。
本發明又提供一種半導體封裝件之製法，係包括：形成具有複數開口之框體於一承載件上；置放電子元件於各該開口中；形成包覆層於各該開口中，以固定各該電子元件；以及形成線路層於各該電子元件上，且該線路層電性連接各該電子元件。
前述之製法中，該承載件係為無機材質或有機材質，且該框體之材質係為介電材。
前述之製法中，形成該框體之材質係為無機材質或有機材質。
前述之製法中，該框體之製程係包括：設置該承載件於一模具中；形成該介電材於該模具中，以令該介電材成為該框體；以及移除該模具。
前述之製法中，該框體藉由結合層設於該承載件上。
前述之製法中，該框體之製程係包括：形成該介電材於該模具中，以令該介電材成為該框體；以及移除該模具。
本發明另提供一種半導體封裝件之製法，係包括：提供一承載結構，該承載結構係定義有一體成型之承載件與框體，且該框體具有複數開口；置放電子元件於各該開口中；形成包覆層於各該開口中，以固定各該電子元件；以及形成線路層於各該電子元件上，且該線路層電性連接各該電子元件。
前述之製法中，該承載結構之製程係包括：提供一其內具有複數凸部之模具；填充介電材於該模具中，以令該介電材成為該承載結構，且該介電材於對應各該凸部之處係成為該些開口；以及移除該模具。
前述之製法中，該承載結構之製程係包括：提供一其內具有複數凸部之模具；形成介電材於該模具中；壓合該模具，以令該介電材成為該承載結構，且該介電材於對應各該凸部之處係成為該些開口；以及移除該模具。
前述之製法中，該開口之壁面係相對該開口之底面呈傾斜狀態。
前述之兩種製法中，該承載件之形狀係為矩形或圓形。
前述之兩種製法中，該開口與該承載件之間不具有導角。
前述之兩種製法中，復包括形成線路重佈結構於各該電子元件與該線路層上，且該線路重佈結構電性連接該線路層。
前述之兩種製法中，復包括移除該承載件。
本發明提供一種承載結構，係包括：一承載件：以及具有複數開口之框體，係設於該承載件上，且該框體之材質不同於該承載件之材質。
前述之承載結構中，該框體藉由結合層設於該承載件上。
本發明提供一種承載結構，係包括：一承載件：以及具有複數開口之框體，係藉由結合層設於該承載件上，且該框體之材質相同於該承載件之材質。
前述之兩種承載結構中，該承載件係為有機材質或無機材質。
本發明提供一種承載結構，係包括：一承載件，係為介電材；以及具有複數開口之框體，係設於該承載件上並與該承載件一體成型。
前述之承載結構中，該開口之壁面係相對該承載件表面呈傾斜狀態。
前述之三種承載結構中，該承載件之形狀係為矩形或圓形。
前述之三種承載結構中，該開口與該承載件之間不具 有導角。
本發明提供一種承載結構之製法，係包括：設置一承載件於一模具中；形成介電材於該模具中，以令該介電材成為具有複數開口之框體，且該框體設於該承載件上；以及移除該模具。
本發明提供一種承載結構之製法，係包括：形成介電材於一模具中，以令該介電材成為一具有複數開口之框體；移除該模具；將該框體設於一承載件上。
前述之製法中，該框體藉由結合層設於該承載件上。
前述之兩種製法中，該承載件係為有機材質或無機材質。
本發明提供一種承載結構之製法，係包括：藉由模封製程，以一體成型製作一承載件與具有複數開口之框體，且該框體係設於該承載件上。
前述之製法中，該一體成型之製程係包括：提供一其內具有複數凸部之模具；填充介電材於該模具中，以令該介電材成為一承載件與設於該承載件上之框體，且該介電材於對應各該凸部之處係成為該框體之複數開口；以及移除該模具。
前述之製法中，該一體成型之製程係包括：提供一其內具有複數凸部之模具；形成介電材於該模具中；壓合該模具，以令該介電材成為承載件與設於該承載件上之框體，且該介電材於對應各該凸部之處係成為該框體之複數開口；以及移除該模具。
前述之製法中，該開口之壁面係相對該承載件表面呈傾斜狀態。
前述之三種製法中，該承載件之形狀係為矩形或圓形。
前述之三種製法中，該開口與該承載件之間不具有導角。
由上可知，本發明之半導體封裝件及其承載結構暨製法，藉由該框體之設計、或同時製作該承載件與該開口，以精確控制該開口之尺寸，故能提升該電子元件之置放精度、或半導體封裝件之表面完整性，以提升後續封裝製程之良率。
1,2,3,4,5,6‧‧‧半導體封裝件
10,20,30,60‧‧‧承載件
11‧‧‧熱化離型膠層
12,22‧‧‧半導體元件
12a,22a,32a‧‧‧作用側
12b,22b,32b‧‧‧非作用側
120,220,320‧‧‧電極墊
13,23,33‧‧‧包覆層
14,24,35‧‧‧線路重佈結構
15,25,36‧‧‧絕緣保護層
16,26‧‧‧銲球
17,42‧‧‧支撐件
170,300‧‧‧結合層
200,310,410,510,610‧‧‧開口
21‧‧‧黏著層
3a,4a,5a,6a‧‧‧承載結構
31,41,51,61‧‧‧框體
32‧‧‧電子元件
34‧‧‧線路層
340‧‧‧導電盲孔
350‧‧‧介電部
351‧‧‧線路部
360‧‧‧開孔
37‧‧‧導電元件
40‧‧‧基部
8‧‧‧介電材
9‧‧‧模具
9a‧‧‧第一模體
9b‧‧‧第二模體
90‧‧‧凸部
91‧‧‧框模型
K‧‧‧缺角
R‧‧‧導角
S‧‧‧切割路徑
第1A至1E圖係為習知半導體封裝件之製法的剖面示意圖；第2A至2E圖係習知半導體封裝件之另一製法的剖面示意圖；其中，第2B’及2E’圖係第2B及2E圖之實際狀態；第3A至3F圖係本發明之半導體封裝件之製法之第一實施例的剖面示意圖；其中，第3C’、3E’及3F’圖係第3C至3F圖之另一方式，第3D’及3D”圖係第3D圖之不同態樣(省略線路層)之上視圖；第4A至4F圖係本發明之半導體封裝件之製法之第二實施例的剖面示意圖；第5A至5D圖係本發明之半導體封裝件之製法之第三實施例的剖面示意圖；以及 第6A至6E圖係本發明之半導體封裝件之製法之第四實施例的剖面示意圖；其中，第6A’及6E’圖係第6A及6E圖之另一方式。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第3A至3F圖係為本發明之半導體封裝件3之製法之第一實施例的剖面示意圖。於本實施例中，該半導體封裝件3之製法係為晶圓級(wafer form)或整版面級(panel form)。
如第3A及3B圖所示，設置一承載件30於一模具9中，再將介電材填入該模具9中，使該介電材成為框體31，再移除該模具9，藉以形成一具有複數開口310之框體31 於該承載件30上，且令該具有複數開口310之框體31與該承載件30作為承載結構3a。
於本實施例中，該承載件30係為如半導體板材、陶瓷材之無機材質或如可撓性材之有機材質；具體地，該無機材質例如含矽之板體(如玻璃板)，且該有機材質係如聚醯亞胺(Polyimide，簡稱PI)、聚對二唑苯(Polybenzoxazole，簡稱PBO)、苯環丁烯(Benzocyclclobutene，簡稱BCB)等。
再者，該框體31之介電材係為封裝膠體、如矽(Si)、氧化矽(SiO2)、氮化矽(SixNy)等。
又，該模具9係包含第一模體9a與第二模體9b，該第一模體9a設有一框模型91，且該承載件30係設於該第二模體9b上。
如第3C圖所示，置放複數電子元件32於該些開口310中。
於本實施例中，該電子元件32係為主動元件、被動元件或其組合者，且該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。於此，該電子元件32係為主動元件，其具有相對之作用側32a與非作用側32b，該作用側32a具有複數電極墊320。
再者，該電子元件32之非作用側32b可藉由一結合層(圖略)，將該半導體元件32結合至該些開口310中。具體地，該結合層係如晶片黏著層(die attach film，簡稱DAF)，可先形成於該電子元件32之非作用側32b，再將 該電子元件32置放於該開口310中；或者，該結合層亦可先形成於該開口310中(如點膠方式)，再將該電子元件32結合至該結合層上。
又，如第3C’圖所示，該電子元件32亦可以其作用側32a結合至該些開口310中。
如第3D圖所示，接續第3C圖之製程，形成一包覆層33於該開口310中與該框體31上，以令該包覆層33包覆該電子元件32而固定該電子元件32。接著，形成一線路層34於該包覆層33上，且該線路層34具有形成於該包覆層33中之導電盲孔340，以電性連接該電子元件32之電極墊320。
於本實施例中，該包覆層33係包覆該電子元件32之周圍與該作用側32a。
再者，形成該包覆層33之材質係為如氧化矽(SiO2)、氮化矽(SixNy)等之無機材質、或如聚醯亞胺(Polyimide，簡稱PI)、聚對二唑苯(Polybenzoxazole，簡稱PBO)、苯環丁烯(Benzocyclclobutene，簡稱BCB)等之有機材質。
又，該承載件30之形狀係為矩形(如第3D’圖所示)或圓形(如第3D”圖所示)。
如第3E圖所示，進行線路重佈層(Redistribution layer，簡稱RDL)製程，即形成一線路重佈結構35於該包覆層33與該線路層34上，且該線路重佈結構35係電性連接該線路層34。
於本實施例中，該線路重佈結構35係包含相疊之介電 部350、線路部351、及如防銲層或介電層之絕緣保護層36，該線路部351電性連接該線路層34，且該絕緣保護層36形成有複數開孔360，令該線路部351之部份表面外露於各該開孔360，以供結合如銲球之導電元件37。
再者，形成該介電部350之材質係可如該包覆層33之材質。
如第3F圖所示，移除該承載件30，且沿如第3E圖所示之切割路徑S進行切單製程，以外露該電子元件32之非作用側32b，並保留該框體31俾供支撐整體結構，以增加該半導體封裝件3之整體結構之剛性。
再者，若接續第3C’圖之製程，於形成該包覆層33後(亦可依需求移除或保留該非作用側32b之包覆層33)，需先移除該承載件30以外露該電子元件32之作用側32a，如第3E’圖所示，再形成該線路層34與該線路重佈結構35，之後才進行切單製程，如第3F’圖所示。
本發明之製法中，藉由該框體31與該承載件30分開製作，且藉由該模具9製作該框體31之開口310，故只需確定該框模型91符合需求，即能精確控制作該開口310之尺寸，使該開口310與該承載件30之間不具有導角，因而即使在該開口310底部產生導角，仍可有效控制該導角之精度。
第4A至4F圖係為本發明之半導體封裝件4之製法之第二實施例的剖面示意圖。本實施例與第一實施例之差異僅在於形成框體之製程，其它步驟之製程大致相同，故不 再贅述相同處。
如第4A圖所示，以模封(molding)方式形成介電材於一模具9中，以令該介電材成為該框體41與承載該框體41之基部40。
於本實施例中，該介電材(該框體41與該基部40)係為封裝膠體。
再者，所述之模封方式可參考後述之第6A’與6B圖之製程。
如第4B圖所示，移除該模具9，再將該框體41以其開口410之側設於一支撐件42(如貼片)上。
如第4C圖所示，以研磨或噴砂方式移除該基部40。
如第4D圖所示，移除該支撐件42，再將該框體41設於該承載件30上，令該具有複數開口410之框體41與該承載件30作為承載結構4a。
於本實施例中，係先將一結合層300設於該承載件30上，再將該框體41結合於該結合層300上。
再者，該結合層300係為晶片黏著層(DAF)、塗佈膠材(glue coating)、利用化學氣相沉積(Chemical Vapor Deposition，簡稱CVD)方式、或如晶圓融合(wafer fusion)製程之熱氧化(thermal oxidation)方式形成氧化矽(SiO2)。
如第4E至4F圖所示，係為第3C至3F圖之製程(亦適用第3C’、3E’與3F’圖之製程)，其中，該電子元件32結合至該些開口410中之結合層300上。
本發明之製法中，藉由該框體41與該承載件30分開 製作，且藉由該模具9製作該框體41之開口410，故只需確定該模具9符合需求，即能精確控制該開口410之尺寸，使該開口410與該承載件30之間不具有導角，因而即使在該開口410底部產生導角，仍可有效控制該導角之精度。
第5A至5D圖係為本發明之半導體封裝件5之製法之第三實施例的剖面示意圖。本實施例與第一實施例之差異僅在於形成該框體之製程，其它步驟之製程大致相同，故不再贅述相同處。
如第5A圖所示，蝕刻一半導體板材，以形成具有複數開口510之框體51。
如第5B圖所示，形成一結合層300於該承載件30上，再將該框體51設於該承載件30上之結合層300上，令該具有複數開口510之框體51與該承載件30及該結合層300作為承載結構5a。
如第5C至5D圖所示，係為第3C至3F圖之製程(亦適用第3C’、3E’與3F’圖之製程)。
本發明之製法中，藉由該框體51與該承載件30分開製作，故能先確定該開口510之尺寸符合需求，再將該框體51設於該承載件30上，使該開口510與該承載件30之間不具有導角，故即使在該開口510底部產生導角，仍可有效控制該導角之精度。
第6A至6E圖係為本發明之半導體封裝件6之製法之第四實施例的剖面示意圖。本實施例與第一實施例之差異僅在於形成該承載件與框體之製程，其它步驟之製程大致 相同，故不再贅述相同處。
如第6A圖所示，提供一其內具有複數凸部90之模具9。於本實施例中，該模具9係包含第一模體9a與第二模體9b，該些凸部90係設於該第一模體9a上。
如第6B圖所示，以模封方式將介電材填入該模具9中，以令該介電材成為該承載件60與框體61，使該承載件60與該框體61係為一體成型，且該介電材於對應該凸部90之處係成為開口610，並令該具有複數開口610之框體61與該承載件60作為承載結構6a。
於另一實施例中，如第6A’圖所示，亦可先形成介電材8於該模具9之第二模體9b上，再壓合該第一模體9a與第二模體9b，以如第6B圖所示，令該介電材8成為該承載件60與框體61，且該介電材於對應該凸部90之處係成為開口610。
如第6C圖所示，移除該模具9，以提供一由該具有複數開口610之框體61與該承載件60所構成之承載結構6a。
於本實施例中，該開口610之壁面係相對該承載件60表面(即該開口610之底面)呈傾斜狀態。
如第6D至6E圖所示，係為第3C至3F圖之製程(亦適用第3C’、3E’與3F’圖之製程)。
本發明之製法中，雖然該該承載件60與該框體61同時製作，但藉由該模具9製作該開口610，故只需確定該凸部90之尺寸符合需求，即能精確控制該開口610之尺寸，使該開口610與該承載件60之間不具有導角，即使在 該開口610底部產生導角，仍可有效控制該導角之精度。
另外，於第一至第四實施中，該包覆層33僅形成於該開口310,410,510,610中，故該線路層34無需導電盲孔連接該電極墊320，如第6E’圖所示。
本發明係提供一種半導體封裝件3,4，係包括：一承載件30、一具有複數開口310,410之框體31,41、複數電子元件32、一包覆層33以及一線路層34。
所述之承載件30係為有機材質或無機材質所製成者。
所述之框體31,41係設於該承載件30上，且形成該框體31,41之材質可不同於形成該承載件30之材質，例如，形成該框體31,41之材質係為介電材。
於一實施例中，該框體41藉由一結合層300結合至該承載件30。
所述之電子元件32係分別容設於各該開口310,410中。
所述之包覆層33係形成於各該開口310,410中以包覆各該電子元件32之周圍。
所述之線路層34係形成於各該電子元件32上且電性連接各該電子元件32。
本發明復提供一種半導體封裝件5，係包括：一承載件30、一具有複數開口510之框體51、複數電子元件32、一包覆層33以及一線路層34。
所述之承載件30係為有機材質或無機材質所製成者。
所述之框體51係藉由一結合層300結合於該承載件 30，且形成該框體51之材質相同於形成該承載件30之材質。
所述之電子元件32係分別容設於各該開口510中。
所述之包覆層33係形成於各該開口510中以包覆各該電子元件32之周圍。
所述之線路層34係形成於各該電子元件32上且電性連接各該電子元件32。
本發明另提供一種半導體封裝件6，係包括：一由介電材形成之承載件60、一具有複數開口610之框體61、複數電子元件32、一包覆層33以及一線路層34。
所述之框體61係設於該承載件60上並與該承載件60一體成型。
所述之電子元件32係分別容設於各該開口610中。
所述之包覆層33係形成於各該開口610中以包覆各該電子元件32之周圍。
所述之線路層34係形成於各該電子元件32上且電性連接各該電子元件32。
於一實施例中，所述之半導體封裝件3,4,5,6復包括一線路重佈結構35，係設於各該電子元件32與該線路層34上並電性連接該線路層34。
本發明提供一種承載結構3a,4a，係包括：一承載件30、以及一設於該承載件30上並具有複數開口310,410之框體31,41，且形成該框體31,41之材質不同於形成該承載件30之材質。
於一實施例之承載結構4a中，該框體41藉由結合層300結合於該承載件30。
本發明提供一種承載結構5a，係包括：一承載件30、以及一具有複數開口510之框體51，該框體51係藉由一結合層300結合於該承載件30，且形成該框體51之材質相同於形成該承載件30之材質。
所述之承載結構3a,4a,5a中，該承載件30係為有機材質或無機材質所製成者。
本發明提供一種承載結構6a，係包括：一由介電材形成之承載件60、以及一具有複數開口610之框體61，該框體61係設於該承載件60上並與該承載件60一體成型。
於一實施例中，該開口610之壁面係相對該承載件60表面呈傾斜狀態。
所述之承載結構3a,4a,5a,6a中，該承載件30,60之形狀係為矩形或圓形。
所述之承載結構3a,4a,5a,6a中，該開口310,410,510,610與該承載件30,60之間不具有導角。
綜上所述，本發明之半導體封裝件及其製法，藉由藉由該框體之設計、或同時製作該承載件與該開口，以精確控制該開口之尺寸，故能提升該電子元件之置放精度、或半導體封裝件之表面完整性，以提升後續封裝製程之良率。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修 改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
3‧‧‧半導體封裝件
3a‧‧‧承載結構
30‧‧‧承載件
31‧‧‧框體
310‧‧‧開口
32‧‧‧電子元件
320‧‧‧電極墊
33‧‧‧包覆層
34‧‧‧線路層
35‧‧‧線路重佈結構
350‧‧‧介電部
351‧‧‧線路部
36‧‧‧絕緣保護層
360‧‧‧開孔
37‧‧‧導電元件
S‧‧‧切割路徑

Claims (46)

  1. 一種半導體封裝件，係包括：一承載件；一具有複數開口之框體，係設於該承載件上，且形成該框體之材質不同於形成該承載件之材質；複數電子元件，係分別容設於各該開口中；包覆層，係形成於各該開口中以包覆該電子元件；以及線路層，係形成於各該電子元件上且電性連接各該電子元件。
  2. 如申請專利範圍第1項所述之半導體封裝件，其中，形成該框體之材質係為介電材。
  3. 如申請專利範圍第1項所述之半導體封裝件，其中，該框體藉由結合層結合至該承載件。
  4. 一種半導體封裝件，係包括：一承載件；一具有複數開口之框體，係藉由結合層結合至該承載件，且形成該框體之材質相同於形成該承載件之材質；複數電子元件，係分別容設於各該開口中；包覆層，係形成於各該開口中以包覆各該電子元件；以及線路層，係形成於各該電子元件上且電性連接各該電子元件。
  5. 如申請專利範圍第1或4項所述之半導體封裝件，其中，該承載件係為無機材質或有機材質所製成者。
  6. 一種半導體封裝件，係包括：一由介電材形成之承載件；一具有複數開口之框體，係結合於該承載件上並與該承載件一體成型；複數電子元件，係分別容設於各該開口中；包覆層，係形成於各該開口中以包覆各該電子元件；以及線路層，係形成於各該電子元件上且電性連接各該電子元件。
  7. 如申請專利範圍第6項所述之半導體封裝件，其中，該開口之壁面係相對該承載件表面呈傾斜狀態。
  8. 如申請專利範圍第1、4或6項所述之半導體封裝件，其中，該承載件之形狀係為矩形或圓形。
  9. 如申請專利範圍第1、4或6項之半導體封裝件，其中，該開口與該承載件之間不具有導角。
  10. 如申請專利範圍第1、4或6項之半導體封裝件，復包括線路重佈結構，係設於各該電子元件與該線路層上並電性連接該線路層。
  11. 一種半導體封裝件之製法，係包括：形成一具有複數開口之框體於一承載件上；置放電子元件於各該開口中；形成包覆層於各該開口中，以包覆並固定各該電 子元件；以及形成線路層於各該電子元件上，並令該線路層電性連接各該電子元件。
  12. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，該承載件係為無機材質或有機材質所製成者。
  13. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，形成該框體之材質係為介電材。
  14. 如申請專利範圍第13項所述之半導體封裝件之製法，其中，該框體之製程係包括：將該承載件置放於一模具中；填充該介電材於該模具中，以令該介電材成為該框體；以及移除該模具。
  15. 如申請專利範圍第13項所述之半導體封裝件之製法，其中，該框體之製程係包括：填充該介電材於一模具中，以令該介電材成為該框體；以及移除該模具。
  16. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，形成該框體之材質係為無機材質或有機材質。
  17. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，該框體藉由結合層結合至該承載件。
  18. 如申請專利範圍第11項所述之半導體封裝件之製法，復包括移除該承載件。
  19. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，該承載件之形狀係為矩形或圓形。
  20. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，該開口與該承載件之間不具有導角。
  21. 一種半導體封裝件之製法，係包括：提供一承載結構，該承載結構係定義有一體成型之承載件與框體，且該框體具有複數開口；置放複數電子元件於各該開口中；形成包覆層於各該開口中，以包覆並固定各該電子元件；以及形成線路層於各該電子元件上，並令該線路層電性連接各該電子元件。
  22. 如申請專利範圍第21項所述之半導體封裝件之製法，其中，該承載結構之製程係包括：提供一其內具有複數凸部之模具；填充介電材於該模具中，以令該介電材成為承載結構，且該介電材於對應各該凸部之處係成為該些開口；以及移除該模具。
  23. 如申請專利範圍第21項所述之半導體封裝件之製法，其中，該承載結構之製程係包括：提供一其內具有複數凸部之模具；填充介電材於該模具中；壓合該模具，以令該介電材成為該承載結構，且 該介電材於對應各該凸部之處係成為該些開口；以及移除該模具。
  24. 如申請專利範圍第22或23項所述之半導體封裝件之製法，其中，該開口之壁面係相對該開口之底面呈傾斜狀態。
  25. 如申請專利範圍第21項所述之半導體封裝件之製法，復包括移除該承載結構之承載件。
  26. 如申請專利範圍第21項所述之半導體封裝件之製法，其中，該承載件之形狀係為矩形或圓形。
  27. 如申請專利範圍第21項所述之半導體封裝件之製法，其中，該開口與該承載件之間不具有導角。
  28. 如申請專利範圍第11或21項所述之半導體封裝件之製法，復包括形成線路重佈結構於各該電子元件與該線路層上，且該線路重佈結構電性連接該線路層。
  29. 一種承載結構，係包括：一承載件：以及具有複數開口之框體，係設於該承載件上，且該框體之材質不同於該承載件之材質。
  30. 如申請專利範圍第29項所述之承載結構，其中，該框體藉由結合層設於該承載件上。
  31. 一種承載結構，係包括：一承載件：以及具有複數開口之框體，係藉由結合層設於該承載件上，且該框體之材質相同於該承載件之材質。
  32. 如申請專利範圍第29或31項所述之承載結構，其中，該承載件係為無機材質或有機材質。
  33. 一種承載結構，係包括：一由介電材形成之承載件；以及具有複數開口之框體，係設於該承載件上並與該承載件一體成型。
  34. 如申請專利範圍第33項所述之承載結構，其中，該開口之壁面係相對該承載件表面呈傾斜面。
  35. 如申請專利範圍第29、31或33項之承載結構，其中，該承載件之形狀係為矩形或圓形。
  36. 如申請專利範圍第29、31或33項之承載結構，其中，該開口與該承載件之間不具有導角。
  37. 一種承載結構之製法，係包括：將一承載件置放於一模具中；填充介電材於該模具中，以令該介電材成為具有複數開口之框體，且該框體結合於該承載件上；以及移除該模具。
  38. 一種承載結構之製法，係包括：填充介電材於一模具中，以令該介電材成為一具有複數開口之框體；移除該模具；將該框體設於一承載件上。
  39. 如申請專利範圍第38項所述之承載結構之製法，其中，該框體藉由結合層結合於該承載件上。
  40. 如申請專利範圍第37或38項所述之承載結構之製法，其中，該承載件係為無機材質或有機材質所製成者。
  41. 一種承載結構之製法，係包括：藉由模封製程，以一體成型方式製作一承載件及一結合該承載件之具有複數開口的框體。
  42. 如申請專利範圍第41項所述之承載結構之製法，其中，該一體成型之製程係包括：提供一其內具有複數凸部之模具；填充介電材於該模具中，以令該介電材成為一承載件與結合於該承載件上之框體，且該介電材於對應各該凸部之處係成為該框體之複數開口；以及移除該模具。
  43. 如申請專利範圍第41項所述之承載結構之製法，其中，該一體成型之製程係包括：提供一其內具有複數凸部之模具；填充介電材於該模具中；壓合該模具，以令該介電材成為承載件及結合該承載件之框體，且該框體於對應各該凸部之處係成為該些開口；以及移除該模具。
  44. 如申請專利範圍第42或43項所述之承載結構之製法，其中，該開口之壁面係相對該承載件表面呈傾斜狀態。
  45. 如申請專利範圍第37、38或41項所述之承載結構之製法，其中，該承載件之形狀係為矩形或圓形。
  46. 如申請專利範圍第37、38或41項所述之承載結構之製法，其中，該開口與該承載件之間不會具有導角。
TW103131713A 2014-09-15 2014-09-15 Semiconductor package and its carrier structure and method of manufacture TWI560827B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103131713A TWI560827B (en) 2014-09-15 2014-09-15 Semiconductor package and its carrier structure and method of manufacture
CN201410613008.5A CN105405812A (zh) 2014-09-15 2014-11-03 半导体封装件及其承载结构暨制法
US14/849,639 US20160079110A1 (en) 2014-09-15 2015-09-10 Semiconductor package, carrier structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103131713A TWI560827B (en) 2014-09-15 2014-09-15 Semiconductor package and its carrier structure and method of manufacture

Publications (2)

Publication Number Publication Date
TW201611216A true TW201611216A (zh) 2016-03-16
TWI560827B TWI560827B (en) 2016-12-01

Family

ID=55455456

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103131713A TWI560827B (en) 2014-09-15 2014-09-15 Semiconductor package and its carrier structure and method of manufacture

Country Status (3)

Country Link
US (1) US20160079110A1 (zh)
CN (1) CN105405812A (zh)
TW (1) TWI560827B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI621224B (zh) * 2017-07-14 2018-04-11 欣興電子股份有限公司 封裝結構及其製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935009B2 (en) * 2016-03-30 2018-04-03 International Business Machines Corporation IR assisted fan-out wafer level packaging using silicon handler
US11189576B2 (en) 2016-08-24 2021-11-30 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
TWI645523B (zh) * 2017-07-14 2018-12-21 矽品精密工業股份有限公司 封裝結構及其製法
TWI621223B (zh) * 2017-08-11 2018-04-11 矽品精密工業股份有限公司 電子封裝件及其製法
KR20210104364A (ko) 2020-02-17 2021-08-25 삼성전자주식회사 반도체 패키지

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792021B1 (ko) * 2000-03-30 2008-01-04 가부시키가이샤 에바라 세이사꾸쇼 반응성 탐식자 칩 및 그 제조방법
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
ITTO20030269A1 (it) * 2003-04-08 2004-10-09 St Microelectronics Srl Procedimento per la fabbricazione di un dispositivo
TWI245350B (en) * 2004-03-25 2005-12-11 Siliconware Precision Industries Co Ltd Wafer level semiconductor package with build-up layer
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
CN101021685A (zh) * 2006-02-16 2007-08-22 虹创科技股份有限公司 基板结构及薄膜图案层的制造方法
CN101064259A (zh) * 2006-04-25 2007-10-31 矽品精密工业股份有限公司 半导体封装件及其芯片承载结构与制法
TWI364801B (en) * 2007-12-20 2012-05-21 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
TWI384606B (zh) * 2008-05-30 2013-02-01 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
US8119454B2 (en) * 2008-12-08 2012-02-21 Stmicroelectronics Asia Pacific Pte Ltd. Manufacturing fan-out wafer level packaging
US8847376B2 (en) * 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US9252076B2 (en) * 2013-08-07 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9190318B2 (en) * 2013-10-22 2015-11-17 Globalfoundries Inc. Method of forming an integrated crackstop
US9252047B2 (en) * 2014-01-23 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd Interconnect arrangement with stress-reducing structure and method of fabricating the same
US9704830B1 (en) * 2016-01-13 2017-07-11 International Business Machines Corporation Semiconductor structure and method of making

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI621224B (zh) * 2017-07-14 2018-04-11 欣興電子股份有限公司 封裝結構及其製造方法

Also Published As

Publication number Publication date
CN105405812A (zh) 2016-03-16
TWI560827B (en) 2016-12-01
US20160079110A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
CN106356340B (zh) 半导体器件及其制造方法
TWI515840B (zh) 容忍微電子元件誤置於其中之微電子組件
TWI500091B (zh) 封裝一半導體裝置之方法及封裝裝置
TWI476841B (zh) 半導體封裝件及其製法
TWI570842B (zh) 電子封裝件及其製法
TWI446501B (zh) 承載板、半導體封裝件及其製法
TW201611216A (zh) 半導體封裝件及其承載結構暨製法
CN106876356B (zh) 芯片嵌入硅基式扇出型封装结构及其制作方法
TWI582913B (zh) 半導體封裝件及其製法
TW201714275A (zh) 半導體封裝結構及其形成方法
TWI614848B (zh) 電子封裝結構及其製法
TWI587458B (zh) 電子封裝件及其製法與基板結構
TWI550783B (zh) 電子封裝件之製法及電子封裝結構
TWI543320B (zh) 半導體封裝件及其製法
TW201314846A (zh) 半導體封裝件及其製法
TW201707174A (zh) 電子封裝件及其製法
TWI469294B (zh) 半導體封裝件及其製法
JP2017073472A (ja) 半導体装置の製造方法
TWI556381B (zh) 半導體封裝件及其製法
TWI597809B (zh) 電子封裝件及其製法
TWI515841B (zh) 半導體封裝件及其製法
TWI691041B (zh) 電子封裝件及其封裝基板與製法
TWI612627B (zh) 電子封裝件及其製法
TWI559468B (zh) 電子封裝結構及其承載件
TWI552293B (zh) 半導體封裝件及其製法