TWI559468B - 電子封裝結構及其承載件 - Google Patents

Description

電子封裝結構及其承載件

本發明係有關一種封裝結構，尤指一種提升製程可靠度之電子封裝結構及其承載件。

隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。目前應用於晶片封裝領域之技術，例如晶片尺寸構裝(Chip Scale Package，簡稱CSP)、晶片直接貼附封裝(Direct Chip Attached，簡稱DCA)或多晶片模組封裝(Multi-Chip Module，簡稱MCM)等覆晶型態的封裝模組、或將晶片立體堆疊化整合為三維積體電路(3D IC)晶片堆疊技術等。

第1A至1E圖係為習知半導體封裝件1於製程中的狀態之剖面示意圖。

如第1A圖所示，一半導體封裝件1具有半導體晶片11、包覆該半導體晶片11之封裝層12、以及形成於該半導體晶片11與該封裝層12上之線路重佈層(Redistribution layer，簡稱RDL)10，且該封裝層12與該半導體晶片11設於一承載件9之膠層90上。

具體地，為了避免該半導體晶片11之厚度太薄或該半導體晶片11之翹曲(warpage)太大而造成製程破片與機台處理問題，係採用玻璃製之承載件9承載該半導體晶片11。再者，目前非穿孔式之中介板(Non-TSV Interposer，簡稱NTI)封裝製程或扇出(Fan-out)封裝製程中，係使用封裝材製成該封裝層12。

惟，因該封裝層12的熱膨脹係數(Coefficient of thermal expansion，簡稱CTE)與該承載件9的CTE不同且差異甚大，導致兩者CTE不匹配(mismatch)，使後續製程易生問題，令製成品發生可靠度之問題。

以NTI封裝製程為例，如第1B圖所示，該封裝層12之CTE大於20ppm/℃，而該承載件9的CTE小於5ppm/℃，故於高溫之製程時，CTE不匹配會造成該封裝層12將該膠層90推向該承載件9之邊緣。因此，於降溫過程中，如第1C圖所示，該膠層90之膠材90’會殘留在該承載件9之側面，導致該膠層90於該承載件9邊緣產生一圈氣室(void)91。

或者，於降溫之後，如第1D圖所示，殘留的膠材90’會爬到該半導體封裝件1之側面，造成進行後續之形成光阻層8於該線路重佈層10上之作業時，該光阻層8之邊緣會形成凸泡(bubble)80，而使該光阻層8產生不平整之狀況。由於該光阻層8不平整，令製程無法繼續進行，例如，機台之器件無法平整置放於該光阻層8上，致使機台發出警示而停止作業。因此，若欲進行後續製程，則需研磨該 光阻層8，使該光阻層8’趨近平整，如第1E圖所示，方能進行後續製程。如此，會增加製造步驟、時間與成本，而造成產品之產量(throughput)下降。

因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。

鑑於上述習知技術之種種缺失，本發明係提供一種電子封裝結構，係包括：承載件，係具有擋牆及由該擋牆所圍繞成之凹陷區；結合層，係形成於該凹陷區中，使該結合層受限於該擋牆而位於該擋牆內；以及封裝件，係設於該結合層上。

前述之電子封裝結構中，該封裝件包含線路層、設於該線路層上之至少一電子元件、及形成於該線路層上以包覆該電子元件之封裝層。該電子元件之表面與該封裝層之表面齊平，使該結合層結合於該封裝層與該電子元件之表面。該封裝層的熱膨脹係數與該承載件的熱膨脹係數不同。

本發明亦提供一種承載件，係包括：板體，係具有相對之第一側與第二側；以及擋牆，係形成於該板體之第一側上，以於該第一側上圍繞出凹陷區，供容置用以結合封裝件之結合層，使該結合層受限於該擋牆而位於該擋牆內。

前述之承載件中，該擋牆之材質可相同於或不同於該板體之材質。

前述之電子封裝結構及其承載件中，該擋牆係位於該第一側之邊緣上，亦即，該擋牆得與該第一側之邊緣齊平， 或者，該擋牆未與該第一側之邊緣齊平而位於趨近該第一側之邊緣處上。

前述之電子封裝結構及其承載件中，形成該承載件(或板體)之材質可為矽、金屬、或耐高溫塑膠。

由上可知，本發明之電子封裝結構及其承載件，主要藉由該承載件具有擋牆之設計，使該結合層受限於該擋牆，而無法隨該封裝層向外擴張，故能避免發生該結合層溢膠所造成的氣室與光阻層凸泡之問題，而能提高產品之產量。

1‧‧‧半導體封裝件

10‧‧‧線路重佈層

11‧‧‧半導體晶片

12,32‧‧‧封裝層

2,2’‧‧‧承載件

20‧‧‧板體

20a‧‧‧第一側

20b‧‧‧第二側

200‧‧‧凹陷區

21,21’‧‧‧擋牆

3‧‧‧封裝件

30‧‧‧基板本體

300‧‧‧線路層

301‧‧‧導電柱

31‧‧‧電子元件

310‧‧‧導電凸塊

311‧‧‧底膠

4‧‧‧結合層

5‧‧‧電子封裝結構

8,8’‧‧‧光阻層

80‧‧‧凸泡

9‧‧‧承載件

90‧‧‧膠層

90’‧‧‧膠材

91‧‧‧氣室

第1A至1E圖係為習知半導體封裝件於製程中的狀態之剖面示意圖；第2及2’圖係為本發明之承載件之不同實施例之剖面示意圖；以及第3A至3B圖係為本發明之電子封裝結構於製程中的狀態之剖面示意圖。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例 關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

第2圖係為本發明之承載件2的剖面示意圖。如第2圖所示，該承載件2係包括一板體20以及一擋牆21。

所述之板體20係具有相對之第一側20a與第二側20b，且該板體20之材質係由矽、金屬、或耐高溫塑膠等所形成者。

所述之擋牆21係形成於該板體20之第一側20a上，以於該第一側20a上圍繞出凹陷區200。

該擋牆21係位於該第一側20a之邊緣上，具體言之，如第2圖所示之承載件2，該擋牆21係與該第一側20a之邊緣齊平，如第2’圖所示之承載件2’，該擋牆21’則未與該第一側20a之邊緣齊平而位於趨近該第一側20a之邊緣處上。

再者，所述之擋牆21可一體地形成於該板體20之第一側20a上，如第2圖所示，即該擋牆21之材質係與該板體20之材質相同。或者，可用蝕刻、電鍍或圖案化光阻製程，將硬化光阻形成於該板體20上，以作為該擋牆21’，如第2’圖所示，即該擋牆21’之材質不同該板體20之材質。

第3A及3B圖係為本發明之電子封裝結構5之製程狀態之剖面示意圖。

如第3A圖所示，一封裝件3藉由結合層4設於第2圖所示之承載件2上，以形成該電子封裝結構5。

所述之結合層4係形成於該凹陷區200中，使該結合層4受限於該擋牆21而位於該擋牆21內。於本實施例中，該結合層4係為膠材。

所述之封裝件3係設於該結合層4上，使該封裝件3位於該凹陷區200上。該封裝件3包含基板本體30、設於該基板本體30上之複數電子元件31、及形成於該基板本體30上以包覆該些電子元件31之封裝層32，且該電子元件31之表面與該封裝層32之表面齊平，使該結合層4結合於該電子元件31與該封裝層32之表面。

於本實施例中，該基板本體30係為線路結構、無核心層之線路板、或具有核心層之線路板，且其具有至少一線路層300及電性連接該線路層300之複數導電柱301(如銅柱或銲球)，且可依需求採用不同之製程製作該些導電柱301，並無特別限制。

再者，該電子元件31以覆晶方式設於該基板本體30上。具體地，該電子元件31係以複數導電凸塊310結合該基板本體30之導電柱301，再以底膠311包覆該些導電凸塊310與導電柱301。然而，該電子元件31與該基板本體30之結合方式係依需求而定，並不限於上述覆晶方式，亦可為扇出方式或其它方式。

又，該電子元件31係為主動元件、被動元件或其二者組合等之未切單結構，且該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。

另外，該封裝層32係為如環氧樹脂(epoxy)之封裝膠體或介電材所形成者，且該封裝層32的熱膨脹係數與該承載件2(或板體20)的熱膨脹係數不同，例如，該封裝層32之CTE大於該承載件2(或板體20)的CTE。

如第3B圖所示，於該電子封裝結構5進行後續高溫製程時，該封裝層32會朝向該承載件2之邊緣擴張而位於該擋牆21之頂面上，但該結合層4受限於該擋牆21，無法隨該封裝層32向外擴張，即該結合層4仍位於該凹陷區200中而未延伸至該擋牆21之頂面上。因此，於後續降溫過程中，該結合層4之膠材不會殘留在該承載件2之側面，因而能避免該結合層4產生氣室之問題。

再者，於降溫之後，該結合層4之膠材不會延溢到該封裝件3之側面，因而於進行後續之形成光阻層(圖略)於該基板本體30上之步驟時，該光阻層之邊緣不會形成凸泡。由於該光阻層能平整，不會有製程無法順利進行之狀況，遑論有無研磨該光阻層之需要，因而能減少製造步驟、時間及成本，並有效提升產品之產量。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範 圍所列。

2‧‧‧承載件

20‧‧‧板體

200‧‧‧凹陷區

21‧‧‧擋牆

3‧‧‧封裝件

30‧‧‧基板本體

300‧‧‧線路層

301‧‧‧導電柱

31‧‧‧電子元件

310‧‧‧導電凸塊

311‧‧‧底膠

32‧‧‧封裝層

4‧‧‧結合層

5‧‧‧電子封裝結構

Claims (12)

1. 一種電子封裝結構，係包括：承載件，係具有擋牆及由該擋牆所圍繞成之凹陷區；結合層，係充填於該凹陷區中，且該結合層之上表面不高於該擋牆之頂面，使該結合層受限於該擋牆而位於該擋牆內；以及封裝件，係設於該結合層上，且該封裝件之上表面高於該擋牆之頂面。
2. 如申請專利範圍第1項所述之電子封裝結構，其中，該擋牆係位於該承載件第一側之邊緣上。
3. 如申請專利範圍第2項所述之電子封裝結構，其中，該擋牆係與該承載件第一側之邊緣齊平。
4. 如申請專利範圍第2項所述之電子封裝結構，其中，該擋牆未與該承載件第一側之邊緣齊平而位於趨近該承載件第一側之邊緣處上。
5. 如申請專利範圍第1項所述之電子封裝結構，其中，形成該承載件之材質係包含矽、金屬、或耐高溫塑膠。
6. 如申請專利範圍第1項所述之電子封裝結構，其中，該封裝件包含線路層、設於該線路層上之至少一電子元件、及形成於該線路層上以包覆該電子元件之封裝層。
7. 如申請專利範圍第6項所述之電子封裝結構，其中，該電子元件之表面與該封裝層之表面齊平，使該結合 層結合於該封裝層與該電子元件之表面。
8. 如申請專利範圍第6項所述之電子封裝結構，其中，該封裝層的熱膨脹係數與該承載件的熱膨脹係數不同。
9. 一種承載件，係包括：板體，係具有相對之第一側與第二側；以及擋牆，係形成於該板體之第一側上，以於該第一側上圍繞出凹陷區，供容置用以結合封裝件之結合層，該結合層充填於該凹陷區中，且該結合層之上表面不高於該擋牆之頂面，使該結合層受限於該擋牆而位於該擋牆內，其中，該擋牆未與該第一側之邊緣齊平而位於趨近該第一側之邊緣處上。
10. 如申請專利範圍第9項所述之承載件，其中，形成該板體之材質係包含矽、金屬、或耐高溫塑膠。
11. 如申請專利範圍第9項所述之承載件，其中，該擋牆之材質不同於該板體之材質。
12. 如申請專利範圍第9項所述之承載件，其中，該擋牆之材質相同於該板體之材質。