TWI556381B - 半導體封裝件及其製法 - Google Patents

半導體封裝件及其製法 Download PDF

Info

Publication number
TWI556381B
TWI556381B TW103105604A TW103105604A TWI556381B TW I556381 B TWI556381 B TW I556381B TW 103105604 A TW103105604 A TW 103105604A TW 103105604 A TW103105604 A TW 103105604A TW I556381 B TWI556381 B TW I556381B
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor component
active surface
insulating material
layer
Prior art date
Application number
TW103105604A
Other languages
English (en)
Other versions
TW201533866A (zh
Inventor
紀傑元
黃榮邦
陳彥亨
廖宴逸
許習彰
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW103105604A priority Critical patent/TWI556381B/zh
Priority to CN201410066876.6A priority patent/CN104867906B/zh
Publication of TW201533866A publication Critical patent/TW201533866A/zh
Application granted granted Critical
Publication of TWI556381B publication Critical patent/TWI556381B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體封裝件及其製法
本發明係有關一種半導體封裝件，尤指一種具堆疊結構之半導體封裝件及其製法。
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。早期多晶片封裝結構係為採用並排式(side-by-side)多晶片封裝結構，其係將兩個以上之晶片彼此並排地安裝於一共同基板之主要安裝面。晶片與共同基板上導電線路間之連接一般係藉由導線銲接方式(wire bonding)達成。然而該並排式多晶片封裝構造之缺點為封裝成本太高及封裝結構尺寸太大，因該共同基板之面積會隨著晶片數目的增加而增加。
為解決上述習知問題，近年來為使用垂直式之堆疊方法來安裝所增加的晶片，如第1G圖所示。
第1A至1G圖係為習知半導體封裝件1之製法的剖面示意圖。
如第1A圖所示，提供一承載件10，其以黏著層100黏接複數第一半導體元件11，再以結合層14堆疊該第二 半導體元件12於該第一半導體元件11上，且該第二半導體元件12之寬度r係大於該第一半導體元件11之寬度w。
如第1B圖所示，形成支撐膠15於該第二半導體元件12與該黏著層100之間，該支撐膠15係位於該第二半導體元件12之邊緣，且該支撐膠15與該第一半導體元件11之側面11c之間產生間隙13。
如第1C圖所示，形成一封裝層16於該承載件10上以包覆該支撐膠15與該第二半導體元件12，並維持該間隙13。
如第1D圖所示，移除該承載件10與黏著層100，以外露該封裝層16，且該間隙13成為凹面區160，使該第一半導體元件11位於該凹面區160中，而該第二半導體元件12外露於該凹面區160。
如第1E圖所示，形成絕緣材17於該封裝層16與該支撐膠15上及於該凹面區160中，使該絕緣材17包覆該第一半導體元件11及覆蓋該第二半導體元件12。
如第1F圖所示，形成複數第一導電盲孔181與複數第二導電盲孔182於該絕緣材17中，並形成一線路層18於該絕緣材17上，使該線路層18藉由該些第一導電盲孔181電性連接該第一半導體元件11、及藉由該些第二導電盲孔182電性連接該第二半導體元件12。
接著，形成複數如銲球之導電元件19於該線路層18上，以外接其它電子裝置。
如第1G圖所示，沿如第1F圖所示之切割路徑S進行 切單製程，以製成複數半導體封裝件1。
於習知半導體封裝件1之製法中，藉由該支撐膠15之佈設以形成該凹面區160，而有利於其內填充該絕緣材17，再於該絕緣材17內形成該些第一與第二導電盲孔181,182，使該線路層18能電性連接該第一與第二半導體元件11,12。
惟，於形成該封裝層16後，該支撐膠15容易受該封裝層16之側向力壓迫而產生位移和變形，如第1G’圖所示，因而覆蓋該第二半導體元件12之電極墊120，致使該凹面區160變形，導致於製作該些第一與第二導電盲孔181,182時無法與該第二半導體元件12之電極墊120精準對位，造成製程良率下降，甚至產品損失。
再者，該支撐膠15係利用點膠方式形成於該第二半導體元件12之邊緣，因而容易產生氣室(void)V，而導致該支撐膠15更容易受該封裝層16之側向力壓迫而產生位移和變形，造成製程良率下降。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種半導體封裝件，係包括：封裝層，係具有相對之第一表面與第二表面，且該第一表面之部分係為凹面區；第二半導體元件，係嵌埋於該凹面區中，且該第二半導體元件具有相對之第二作用面與第二非作用面；至少一第一半導體元 件，係位於該凹面區中並疊設於該第二半導體元件上，且該第一半導體元件具有相對之第一作用面與第一非作用面，又該第二半導體元件之寬度大於該第一半導體元件之寬度，以令該第二半導體元件之部分表面外露於該凹面區；絕緣材，係設於該凹面區中，使該絕緣材包覆該第一半導體元件及覆蓋該第二半導體元件；複數導電盲孔，係設於該絕緣材中且分別電性連接該第一與第二半導體元件；以及線路層，係設於該絕緣材上且電性連接該些導電盲孔。
本發明復提供一種半導體封裝件之製法，係包括：提供一承載件，其上設有至少一第一半導體元件，該第一半導體元件上堆疊有第二半導體元件，且該第二半導體元件之寬度大於該第一半導體元件之寬度，又該第一半導體元件具有相對之第一作用面與第一非作用面，而該第二半導體元件具有相對之第二作用面與第二非作用面；形成支撐材於該承載件與該第二半導體元件之間，且該支撐材包覆該第一半導體元件之周圍；形成封裝層於該承載件上以包覆該支撐材與該第二半導體元件，該封裝層具有相對之第一表面與第二表面，該第一表面係結合該承載件；移除該承載件與該支撐材，以外露該封裝層之第一表面，且該封裝層之第一表面形成有凹面區，使該第一半導體元件位於該凹面區中以外露於該封裝層之第一表面，而該第二半導體元件係外露於該凹面區；形成絕緣材於該凹面區中，使該絕緣材包覆該第一半導體元件及覆蓋該第二半導體元 件；以及形成複數導電盲孔於該絕緣材中，且形成線路層於該絕緣材上，使該些導電盲孔電性連接該線路層、第一與第二半導體元件。
前述之半導體封裝件及其製法中，該第一半導體元件之位置係位於該第二半導體元件之面積範圍內。
前述之半導體封裝件及其製法中，該第一作用面係結合該承載件，且該第一非作用面係結合該第二半導體元件，而於移除該承載件後，該第一作用面係外露於該封裝層之第一表面以電性連接該些導電盲孔。
前述之半導體封裝件及其製法中，該第二作用面係結合該第一半導體元件，且於移除該承載件與該支撐材後，該第二作用面係外露於該凹面區以電性連接該些導電盲孔。例如，該第二半導體元件之第二非作用面係外露於該封裝層之第二表面。
前述之半導體封裝件及其製法中，該絕緣材復設於該封裝層之第一表面上，且該第二半導體元件之寬度小於該凹面區之最大寬度。
另外，前述之半導體封裝件及其製法中，復包括形成線路重佈結構於該線路層與該絕緣材上，且該線路重佈結構電性連接該線路層。
由上可知，本發明之半導體封裝件及其製法，主要利用形成暫時性支撐材包覆該第一半導體元件之周圍，待形成該封裝層後，先移除該承載件與該支撐材以形成凹面區，再形成該絕緣材於該凹面區中，因而能避免該支撐材 覆蓋該第二半導體元件之電極墊之情況，故相較於習知技術，本發明能有效地使該些導電盲孔電性連接該第一與第二半導體元件，以提升製程良率。
1,2,2’,2”,3‧‧‧半導體封裝件
10,20‧‧‧承載件
100,200‧‧‧黏著層
11,21,31,31’‧‧‧第一半導體元件
11c,21c‧‧‧側面
12,22‧‧‧第二半導體元件
120‧‧‧電極墊
13‧‧‧間隙
14,24‧‧‧結合層
15‧‧‧支撐膠
16,26‧‧‧封裝層
160,260,260’‧‧‧凹面區
17,27‧‧‧絕緣材
18,28‧‧‧線路層
181,281‧‧‧第一導電盲孔
182,282‧‧‧第二導電盲孔
19,29’‧‧‧導電元件
21a‧‧‧第一作用面
21b‧‧‧第一非作用面
210‧‧‧第一電極墊
22a‧‧‧第二作用面
22b‧‧‧第二非作用面
220‧‧‧第二電極墊
23‧‧‧半導體結構
25‧‧‧支撐材
26a‧‧‧第一表面
26b,26b’‧‧‧第二表面
260a‧‧‧側部
260b‧‧‧底部
260c‧‧‧開口
271‧‧‧第一盲孔
272‧‧‧第二盲孔
29‧‧‧線路重佈結構
290‧‧‧介電層
291‧‧‧線路
292‧‧‧導電盲孔
30‧‧‧絕緣保護層
A,w,r,r’‧‧‧寬度
D‧‧‧口徑
S‧‧‧切割路徑
V‧‧‧氣室
第1A至1G圖係為習知半導體封裝件之製法的剖面示意圖；其中，第1G’圖係為第1C圖之實際情況；第2A至2H圖係為本發明之半導體封裝件之製法之第一實施的剖面示意圖；其中，第2C’圖係為第2C圖之另一態樣，第2H’及2H”圖係為第2H圖之其它不同態樣；以及第3A至3B圖係為本發明之半導體封裝件之製法之第二實施的剖面示意圖；其中，第3A’圖係為第3A圖之另一態樣。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述 之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2H圖係為本發明之半導體封裝件2之製法之第一實施例的剖面示意圖。
如第2A圖所示，提供一承載有半導體結構23之承載件20，該半導體結構23係為相疊之一第一半導體元件21與一第二半導體元件22，且該第二半導體元件22之寬度r(或面積)係大於該第一半導體元件21之寬度w(或面積)。
於本實施例中，該承載件20具有一黏著層200以黏接該半導體結構23，且先置放該第一半導體元件21於該黏著層200上，再堆疊單一該第二半導體元件22於單一該第一半導體元件21上。
再者，該第一半導體元件21係為晶片，其具有相對之第一作用面21a與第一非作用面21b，該第一作用面21a具有複數第一電極墊210，且該第一半導體元件21以其該第一作用面21a結合該承載件20之黏著層200。
又，該第二半導體元件22係為晶片，其具有相對之第二作用面22a與第二非作用面22b，該第二作用面22a具有複數第二電極墊220，且該第二半導體元件22以其第二作用面22a結合該第一半導體元件21之第一非作用面21b。較佳地，該第二半導體元件22之第二作用面22a藉由一結合層24結合該第一半導體元件21之第一非作用面21b， 其中，該結合層24可形成於該第一非作用面21b之部分區域(如第2A圖所示)或全部區域(如第3A圖所示)上。
另外，形成該黏著層200之材質係為離形材質，如熱剝離膠帶(Thermal Release Tape)或光解膠膜(UV Release Tape)，且形成該結合層24之材質係為壓克力型(Acryclic)膠材。
如第2B圖所示，形成支撐材25於該第二半導體元件22之第二作用面22a與該黏著層200之間，且該支撐材25包覆該第一半導體元件21之周圍。
於本實施例中，該支撐材25係延伸超出該第二半導體元件22之寬度r，以利於支撐該第二半導體元件22，且該支撐材25係結合該第一半導體元件21之側面21c，亦即該支撐材25與該第一半導體元件21之側面21c之間沒有間隙，更有利於支撐該第二半導體元件22。
再者，係以點膠(Dispensing)方式形成該支撐材25，且其係為暫時性材質，如光阻或壓克力型(Acryclic)膠材，其中，由於光阻黏度之可調性較大，故於後續製程中，可使該支撐材25不易發生位移和變形。
如第2C圖所示，形成一封裝層26於該承載件20之黏著層200上以包覆該支撐材25與該第二半導體元件22，且該封裝層26具有相對之第一表面26a與第二表面26b，該第一表面26a係結合該承載件20之黏著層200。
於本實施例中，該封裝層26之第一表面26a係齊平該第一半導體元件21之第一作用面21a，且該第二半導體元 件22係嵌埋於該封裝層26之第二表面26b內側，使該封裝層26之第二表面26b係覆蓋該第二半導體元件22之第二非作用面22b。
再者，於另一態樣中，該封裝層26之第二表面26b’可外露該第二半導體元件22之第二非作用面22b。如第2C’圖所示，該封裝層26之第二表面26b’係齊平該第二半導體元件22之第二非作用面22b，使該第二半導體元件22之第二非作用面22b外露於該封裝層26之第二表面26b’上。
如第2D圖所示，移除該承載件20、黏著層200與支撐材25，以外露該封裝層26之第一表面26a，且該封裝層26之第一表面26a形成有一凹面區260，使該第一半導體元件21位於該凹面區260中，而該第二半導體元件22之第二作用面22a外露於該凹面區260。
於本實施例中，藉由該黏著層200之離形特性以移除該承載件20，且利用化學剝離液(Stripper Chemicals)或電漿(plasma)方式清理移除該支撐材25。
再者，該凹面區260具有相接之側部260a與底部260b及相對該底部260b之開口260c，且因該凹面區260係由該支撐材25所造成，並由於該支撐材25係延伸超出該第二半導體元件22之寬度r，故該開口260c之口徑D係大於該底部260b之寬度A，及該第二半導體元件22之寬度r係小於或等於該底部260b之寬度A，即該第二半導體元件22之寬度r係小於該凹面區260之最大寬度(如口徑D)。
又，該第一半導體元件21之第一作用面21a(含該第一電極墊210)係外露於該封裝層26之第一表面26a，且該第二半導體元件22之第二作用面22a(含該第二電極墊220)係外露於該凹面區260之底部260b與該封裝層26之第一表面26a。
另外，依該支撐材25之佈設範圍，該第二半導體元件22之第二作用面22a係凸出於該凹面區260之底部260b；於其它實施例中，該第二半導體元件22之第二作用面22a亦可齊平該凹面區260’之底部260b，如第2H”圖所示。
如第2E圖所示，形成絕緣材27於該封裝層26之第一表面26a上及於該凹面區260中，使該絕緣材27包覆該第一半導體元件21之第一作用面21a與側面21c及覆蓋該第二半導體元件22之第二作用面22a，且使該第二半導體元件之第二作用面22a結合該絕緣材27。
於本實施例中，係以塗佈方式或其它方式製作該絕緣材27，且該絕緣材27係為單一構成，即於單一製程中使用一種材質完成之結構。於其它實施例中，該絕緣材27亦可為多材質構成，即先以一種材質填充該凹面區260，再以另一種材質形成於該封裝層26之第一表面26a上。
再者，該絕緣材27係為如聚醯亞胺(Polyimide,PI)之液態型有機材(liquid organic)或其它材質(如SiO2、SiNX)，可視為鈍化層(passivation layer)。
如第2F圖所示，形成複數第一盲孔271與第二盲孔272於該絕緣材27中，且令該第一半導體元件21之第一 電極墊210外露於該第一盲孔271，而該第二半導體元件22之第二電極墊220外露於該第二盲孔272。
於本實施例中，係以曝光與顯影製程製作該第一盲孔271與該第二盲孔272。
再者，可先製作孔深較淺之該第一盲孔271，再製作孔深較深之第二盲孔272；或者，該第一盲孔271與該第二盲孔272亦可同時製作。
如第2G圖所示，形成複數第一導電盲孔281於該第一盲孔271中，且形成複數第二導電盲孔282於該第二盲孔272中，並形成一線路層28於該絕緣材27上，使該線路層28藉由該些第一導電盲孔281電性連接該第一電極墊210、及藉由該些第二導電盲孔282電性連接該第二電極墊220。
接著，形成一絕緣保護層30於該線路層28與該絕緣材27上，且外露該線路層28，以形成複數如銲球之導電元件29’於該線路層28之外露表面上，供外接其它電子元件。
如第2H圖所示，沿如第2G圖所示之切割路徑S進行切單製程，以製成複數半導體封裝件2。
再者，若接續第2C’圖之製程，將製成如第2H’圖所示之半導體封裝件2’。
又，於另一實施例中，如第2H”圖所示之半導體封裝件2”，可先形成一線路重佈結構29於該線路層28與該絕緣材27上，且該線路重佈結構29電性連接該線路層28， 之後再形成該些導電元件29’及進行切單製程。詳細地，該線路重佈結構29具有至少一介電層290、結合該介電層290之線路291及位於該介電層290中之導電盲孔292，使該線路291藉由該導電盲孔292電性連接該線路層28，且該絕緣保護層30形成於該線路重佈結構29上而外露該線路291，以令該些導電元件29’設於該線路291之外露表面上。
第3A至3B圖係為本發明之半導體封裝件3之製法之第二實施例的剖面示意圖。本實施例與第一實施例之差異僅在於該半導體結構23之態樣，其它製程大致相同，故以下僅說明相異處。
如第3A圖所示，設置複數第一半導體元件31於該承載件20上，再堆疊該第二半導體元件22於該些第一半導體元件31上，使該些第一半導體元件31係支撐單一該第二半導體元件22。
於本實施例中，該些第一半導體元件31之位置係位於該第二半導體元件22之寬度r’範圍內。
再者，該些第一半導體元件31係為相同規格；或者，如第3A’圖所示，該些第一半導體元件31,31’之至少二者係為相異規格。
如第3B圖所示，進行如第2B至2H圖所示之製程，以製成該半導體封裝件3。
本發明之製法中，藉由該支撐材25作為暫時性材質，以於形成該封裝層26後，即移除該支撐材25，再填充該 絕緣材27於該凹面區260,260’中，故於製作該第一盲孔271與第二盲孔272時，該支撐材25不會覆蓋該第二半導體元件22之第二電極墊220，使該第一盲孔271與第二盲孔272能精準地與該第一與第二電極墊210,220對位。
再者，即使該支撐材25受該封裝層26之側向力壓迫而產生位移和變形，於製作該第一盲孔271與第二盲孔272時，因已移除該支撐材25，故該第二電極墊220仍不會被該支撐材25覆蓋。
又，藉由該支撐材25結合該第一半導體元件21之側面21c，以提供結構強度較強之支撐材25，故即使該支撐材25受該封裝層26之側向力壓迫，也只會產生輕微形變，亦即該凹面區260,260’之變形量在誤差範圍內，使該封裝層26仍不會覆蓋該第二半導體元件22之第二電極墊220。
因此，相較於習知技術，本發明之製法因先移除該支撐材25，再形成該絕緣材27，因而能避免該支撐材25覆蓋該第二半導體元件22之第二電極墊220之問題，故該第一盲孔271與第二盲孔272能精準地與該第一與第二電極墊210,220對位，使該些第一與第二導電盲孔281,282能有效地電性連接該第一與第二電極墊210,220，以提升製程良率。
本發明係提供一種半導體封裝件2,2’,2”,3，係包括：一具有一凹面區260,260’之封裝層26、嵌埋於該凹面區260,260’中之一第二半導體元件22、位於該凹面區260,260’中並疊設於該第二半導體元件22上之至少一第一半導體 元件21、設於該凹面區260,260’中之絕緣材27、設於該絕緣材27中之複數第一與第二導電盲孔281,282、以及設於該絕緣材27上之一線路層28。
所述之封裝層26係具有相對之第一表面26a與第二表面26b，且該凹面區260,260’設於該第一表面26a上。
所述之第一半導體元件21係具有相對之第一作用面21a與第一非作用面21b，該第一作用面21a係與該封裝層26之第一表面26a同側。
所述之第二半導體元件22係嵌埋於該封裝層26中且具有相對之第二作用面22a與第二非作用面22b，該第二作用面22a結合於該第一非作用面21b上，且該第二半導體元件22之寬度r,r’大於該第一半導體元件21之寬度w並小於或等於該底部260b之寬度A，以令該第二半導體元件22之第二作用面22a外露於該凹面區260,260’以結合該絕緣材27。
所述之絕緣材27復設於該封裝層26之第一表面26a上並包覆該第一半導體元件21及覆蓋該第二半導體元件22之第二作用面22a。
所述之第一導電盲孔281係電性連接該第一半導體元件21之第一作用面21a。
所述之第二導電盲孔282係電性連接該第二半導體元件22之第二作用面22a。
所述之線路層28係電性連接該第一與第二導電盲孔281,282。
於一實施例中，該凹面區260中設有複數該第一半導體元件31,31’，且該些第一半導體元件31,31’係支撐該第二半導體元件22，又該些第一半導體元件31,31’之位置係位於該第二半導體元件22之寬度r’(或面積)範圍內。
於一實施例中，該第二半導體元件22之第二非作用面22b’係外露於該封裝層26之第二表面26b。
於一實施例中，所述之半導體封裝件2”復包括一線路重佈結構29，係設於該線路層28與該絕緣材27上且電性連接該線路層28。
綜上所述，本發明之半導體封裝件及其製法，藉由該支撐材作為暫時性材質而包覆該第一半導體元件，以提供強度較強之結構，故於形成該封裝層後，不易受該封裝層之側向力壓迫而產生位移和變形，且先移除該支撐材，再形成該絕緣材，因而能避免該支撐材覆蓋該第二半導體元件之第二電極墊之情況，使該些第一與第二導電盲孔能有效地電性連接該第一與第二電極墊，以提升製程良率。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧半導體封裝件
21‧‧‧第一半導體元件
21a‧‧‧第一作用面
21b‧‧‧第一非作用面
22‧‧‧第二半導體元件
22a‧‧‧第二作用面
22b‧‧‧第二非作用面
26‧‧‧封裝層
26a‧‧‧第一表面
26b‧‧‧第二表面
260‧‧‧凹面區
27‧‧‧絕緣材
28‧‧‧線路層
281‧‧‧第一導電盲孔
282‧‧‧第二導電盲孔
29’‧‧‧導電元件
30‧‧‧絕緣保護層
w,r‧‧‧寬度

Claims (15)

  1. 一種半導體封裝件，係包括：封裝層，係具有相對之第一表面與第二表面，且該第一表面之部分係為凹面區；第二半導體元件，係嵌埋於該凹面區中，且該第二半導體元件具有相對之第二作用面與第二非作用面；至少一第一半導體元件，係位於該凹面區中並疊設於該第二半導體元件上，且該第一半導體元件具有相對之第一作用面與第一非作用面，又該第二半導體元件之寬度大於該第一半導體元件之寬度，以令該第二半導體元件之部分表面外露於該凹面區，其中，該第二半導體元件之寬度小於該凹面區之最大寬度；絕緣材，係設於該凹面區中，使該絕緣材包覆該第一半導體元件及覆蓋該第二半導體元件；複數導電盲孔，係設於該絕緣材中且分別電性連接該第一與第二半導體元件；以及線路層，係設於該絕緣材上且電性連接該些導電盲孔。
  2. 如申請專利範圍第1項所述之半導體封裝件，其中，該第一半導體元件之位置係位於該第二半導體元件之面積範圍內。
  3. 如申請專利範圍第1項所述之半導體封裝件，其中，該第一作用面係與該封裝層之第一表面同側，使該第 一作用面電性連接該些導電盲孔，且該第一非作用面係結合該第二半導體元件。
  4. 如申請專利範圍第1項所述之半導體封裝件，其中，該第二作用面係結合該第一半導體元件且覆蓋有該絕緣材，使該第二作用面電性連接該些導電盲孔。
  5. 如申請專利範圍第4項所述之半導體封裝件，其中，該第二半導體元件之第二非作用面係外露於該封裝層之第二表面。
  6. 如申請專利範圍第1項所述之半導體封裝件，其中，該絕緣材復設於該封裝層之第一表面上。
  7. 如申請專利範圍第1項所述之半導體封裝件，復包括線路重佈結構，係設於該線路層與該絕緣材上且電性連接該線路層。
  8. 一種半導體封裝件之製法，係包括：提供一承載件，其上設有至少一第一半導體元件，該第一半導體元件上堆疊有第二半導體元件，且該第二半導體元件之寬度大於該第一半導體元件之寬度，又該第一半導體元件具有相對之第一作用面與第一非作用面，而該第二半導體元件具有相對之第二作用面與第二非作用面；形成支撐材於該承載件與該第二半導體元件之間，且該支撐材包覆該第一半導體元件之周圍；形成封裝層於該承載件上以包覆該支撐材與該第二半導體元件，該封裝層具有相對之第一表面與第二 表面，該第一表面係結合該承載件；移除該承載件與該支撐材，以外露該封裝層之第一表面，且該封裝層之第一表面形成有凹面區，使該第一半導體元件位於該凹面區中以外露於該封裝層之第一表面，而該第二半導體元件係外露於該凹面區；形成絕緣材於該凹面區中，使該絕緣材包覆該第一半導體元件及覆蓋該第二半導體元件；以及形成複數導電盲孔於該絕緣材中，且形成線路層於該絕緣材上，使該些導電盲孔電性連接該線路層、第一與第二半導體元件。
  9. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該第一半導體元件之位置係位於該第二半導體元件之面積範圍內。
  10. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該第一作用面係結合該承載件，且該第一非作用面係結合該第二半導體元件，而於移除該承載件後，該第一作用面係外露於該封裝層之第一表面以電性連接該些導電盲孔。
  11. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該第二作用面係結合該第一半導體元件，且於移除該承載件與該支撐材後，該第二作用面係外露於該凹面區以電性連接該些導電盲孔。
  12. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，該第二半導體元件之第二非作用面係外露於該 封裝層之第二表面。
  13. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該絕緣材復設於該封裝層之第一表面上。
  14. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該第二半導體元件之寬度小於該凹面區之最大寬度。
  15. 如申請專利範圍第8項所述之半導體封裝件之製法，復包括形成線路重佈結構於該線路層與該絕緣材上，且該線路重佈結構電性連接該線路層。
TW103105604A 2014-02-20 2014-02-20 半導體封裝件及其製法 TWI556381B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103105604A TWI556381B (zh) 2014-02-20 2014-02-20 半導體封裝件及其製法
CN201410066876.6A CN104867906B (zh) 2014-02-20 2014-02-26 半导体封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103105604A TWI556381B (zh) 2014-02-20 2014-02-20 半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201533866A TW201533866A (zh) 2015-09-01
TWI556381B true TWI556381B (zh) 2016-11-01

Family

ID=53913639

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103105604A TWI556381B (zh) 2014-02-20 2014-02-20 半導體封裝件及其製法

Country Status (2)

Country Link
CN (1) CN104867906B (zh)
TW (1) TWI556381B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346588B (zh) * 2017-09-30 2020-12-04 中芯集成电路（宁波）有限公司 一种晶圆级系统封装方法以及封装结构
TWI673834B (zh) * 2018-09-26 2019-10-01 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201332071A (zh) * 2012-01-20 2013-08-01 矽品精密工業股份有限公司 承載板、半導體封裝件及其製法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100508185C (zh) * 2006-09-12 2009-07-01 日月光半导体制造股份有限公司 可堆叠式半导体封装结构及其制造方法
CN100521124C (zh) * 2007-10-31 2009-07-29 日月光半导体制造股份有限公司 承载器及其制造方法
TWI446515B (zh) * 2010-12-07 2014-07-21 Unimicron Technology Corp 無核心及嵌埋堆疊晶片之封裝結構及其製法
TWI463619B (zh) * 2012-06-22 2014-12-01 矽品精密工業股份有限公司 半導體封裝件及其製法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201332071A (zh) * 2012-01-20 2013-08-01 矽品精密工業股份有限公司 承載板、半導體封裝件及其製法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
本案明書自承之先前技術 *

Also Published As

Publication number Publication date
TW201533866A (zh) 2015-09-01
CN104867906A (zh) 2015-08-26
CN104867906B (zh) 2018-01-12

Similar Documents

Publication Publication Date Title
TWI496270B (zh) 半導體封裝件及其製法
TWI446501B (zh) 承載板、半導體封裝件及其製法
TWI570842B (zh) 電子封裝件及其製法
TWI476841B (zh) 半導體封裝件及其製法
TWI582913B (zh) 半導體封裝件及其製法
TWI604570B (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
TW201804577A (zh) 半導體封裝
TW201507075A (zh) 半導體封裝件及其製法
TWI581387B (zh) 封裝結構及其製法
TWI550783B (zh) 電子封裝件之製法及電子封裝結構
TWI669797B (zh) 電子裝置及其製法與基板結構
TWI574333B (zh) 電子封裝件及其製法
TWI544593B (zh) 半導體裝置及其製法
TW201611216A (zh) 半導體封裝件及其承載結構暨製法
TWI491017B (zh) 半導體封裝件及其製法
TWI503933B (zh) 半導體封裝件及其製法
TWI599007B (zh) 電子單體及其製法
TWI556381B (zh) 半導體封裝件及其製法
TWI556383B (zh) 封裝結構及其製法
TWI548049B (zh) 半導體結構及其製法
TWI497664B (zh) 半導體封裝件之製法
TWI567843B (zh) 封裝基板及其製法
TW201637139A (zh) 電子封裝結構及電子封裝件之製法
TWI515841B (zh) 半導體封裝件及其製法
TWI710032B (zh) 封裝堆疊結構及其製法暨封裝結構