TWI556383B

TWI556383B - 封裝結構及其製法

Info

Publication number: TWI556383B
Application number: TW103129813A
Authority: TW
Inventors: 李岳洋; 劉佳怡; 洪良易
Original assignee: 矽品精密工業股份有限公司
Priority date: 2014-08-29
Filing date: 2014-08-29
Publication date: 2016-11-01
Also published as: TW201608685A; CN105575917B; CN105575917A

Description

封裝結構及其製法

本發明係有關一種封裝結構，尤指一種覆晶式封裝結構及其製法。

隨著電子產業的發達，現今的電子產品已趨向輕薄短小與功能多樣化的方向設計，半導體封裝技術亦隨之開發出不同的封裝型態。為滿足半導體裝置之高積集度(Integration)以及微型化(Miniaturization)需求，除傳統打線式(Wire bonding)之半導體封裝技術外，亦可藉由覆晶(Flip chip)方式，以提升佈線密度。

第1A至1B圖係為習知覆晶式封裝結構1之剖視示意圖。

如第1A圖所示，一半導體晶片11藉由複數銲錫凸塊13結合至一封裝基板10上。

如第1B圖所示，形成底膠12於該半導體晶片11與該封裝基板10之間，以包覆該些銲錫凸塊13。

然而，形成該底膠12時係由外向內灌注，故該底膠12不易流入該封裝基板10較中間之區域，因而無法完整包覆該區域之銲錫凸塊13。因此，遂發展出一種直接壓合非導電性絕緣膜(Non-conductive Film，簡稱NCF)以減少底膠固化時間之NCF製程。

第1A’至1C’圖係為習知晶片尺寸封裝(Chip Scale Package，簡稱CSP)之覆晶式封裝結構1’之製法的剖視示意圖。

如第1A’圖所示，形成一非導電性絕緣膜(NCF)12’於一晶圓11’上，再將該晶圓11’與該非導電性絕緣膜12’沿切割路徑S進行切單製程，以取得複數個具有該非導電性絕緣膜12’之晶片11。

如第1B’圖所示，提供一具有電性接觸墊100之封裝基板10，且形成銲錫凸塊13於該電性接觸墊100上。

於進行切單製程時，該非導電性絕緣膜12’之邊緣會產生應力集中現象而導致其發生碎裂(如第1B’圖所示之裂痕k)，且切割用之刀具於長期使用後容易鈍化，導致該非導電性絕緣膜12’之邊緣會發生切割不良的情形，亦會使該非導電性絕緣膜12’發生碎裂。

如第1C’圖所示，將該晶片11以該非導電性絕緣膜12’熱壓貼合於該封裝基板10上，令該晶片11之電極墊110結合該銲錫凸塊13以電性連接該電性接觸墊100，而製成該封裝結構1’，且該非導電性絕緣膜12’未接觸該絕緣保護層101。

惟，習知封裝結構1’之製法中，由於該非導電性絕緣膜12’之邊緣會發生碎裂，故當進行熱壓貼合製程後，該非導電性絕緣膜12’之邊緣會產生空隙(void)120，使該晶片11與該封裝基板10之間並無法完全密封，即該空隙120位於該晶片11與該封裝基板10之間，因而容易滲入水氣，以致於後續製程中容易發生爆米花現象(Popcorn)，致使產品良率降低。

因此，如何克服上述習知技術之種種問題，實已成為目前業界亟待克服之難題。

鑑於上述習知技術之種種缺失，本發明提供一種封裝結構，係包括：封裝基板，係具有一絕緣保護層；電子元件，係設於該封裝基板上，且該電子元件具有相對之作用面與非作用面，該作用面具有複數電極墊並結合於該封裝基板上；以及絕緣膜，係形成於該電子元件與該封裝基板之間，以包覆該些導電元件，且該絕緣保護層係位於對應該絕緣膜之邊緣。

本發明復提供一種封裝結構之製法，係包括：提供一具有相對之作用面與非作用面之電子元件，該電子元件之作用面具有複數電極墊，且一絕緣膜覆蓋該作用面與該些電極墊，該絕緣膜具有至少一縫隙；以及將該電子元件以該絕緣膜結合至一具有一絕緣保護層之封裝基板上，且該絕緣保護層係位於對應該絕緣膜之邊緣。

前述之製法中，該電子元件之製程係包括：形成該絕緣膜於一基材上，再將該基材與該絕緣膜進行切單製程。

前述之封裝結構及其製法中，該絕緣膜係為非導電性絕緣膜。

前述之封裝結構及其製法中，該絕緣保護層係為防銲層。

前述之封裝結構及其製法中，該電子元件係為主動元件、被動元件或其組合者。

前述之封裝結構及其製法中，該絕緣保護層係圍繞該絕緣膜之邊緣。

前述之封裝結構及其製法中，該絕緣膜係堆疊於該絕緣保護層上。

前述之封裝結構及其製法中，該絕緣保護層之上視狀係為凹凸狀。該絕緣保護層具有溝槽。該絕緣保護層係為階梯狀。

前述之封裝結構及其製法中，結合該電子元件與該封裝基板之前，該封裝基板係具有相對之第一表面與第二表面，該些導電元件與該絕緣保護層係形成於該第一表面上。因此，結合該電子元件與該封裝基板之後，該絕緣膜係結合至該封裝基板之第一表面上。

另外，前述之封裝結構及其製法中，結合該電子元件與該封裝基板之前，該封裝基板復具有線路層，該線路層具有複數電性接觸墊與導電跡線，該絕緣保護層係外露該些電性接觸墊。例如，結合該電子元件與該封裝基板之前，該絕緣保護層復外露部分該導電跡線，則結合該電子元件與該封裝基板之後，該絕緣膜復結合至部分該導電跡線上。

由上可知，本發明之封裝結構及其製法，藉由該絕緣膜結合至該絕緣保護層上，以填補該絕緣膜之邊緣之空隙，使該電子元件與該封裝基板之間能有效密封，即該電子元件與該封裝基板之間沒有空隙，因而不易滲入水氣，故相較於習知技術，本發明可避免後續製程中發生爆米花現象，以提高產品良率。

1,1’,2,2’,2”‧‧‧封裝結構

10,20‧‧‧封裝基板

100,200‧‧‧電性接觸墊

101,201,201a-201e,201e’,401‧‧‧絕緣保護層

11‧‧‧晶片

11’‧‧‧晶圓

110,210‧‧‧電極墊

12‧‧‧底膠

12’‧‧‧非導電性絕緣膜

120‧‧‧空隙

13‧‧‧銲錫凸塊

20a‧‧‧第一表面

20b‧‧‧第二表面

20’‧‧‧線路層

202‧‧‧導電跡線

21‧‧‧電子元件

21’‧‧‧基材

21a‧‧‧作用面

21b‧‧‧非作用面

22,22’‧‧‧絕緣膜

23‧‧‧導電元件

301‧‧‧溝槽

k‧‧‧裂痕

S‧‧‧切割路徑

t‧‧‧縫隙

r‧‧‧寬度

第1A至1B圖係為習知覆晶式封裝結構之製法的剖視示意圖；第1A’至1C’圖係為習知覆晶式封裝結構之另一製法的剖視示意圖；第2A至2C圖係為本發明封裝結構之製法之剖視示意圖；其中，第2B’圖係為第2B圖之另一實施例，第2C’及2C”圖係為第2C圖之其它實施例；第3A至3E圖係為本發明之絕緣保護層之不同實施例之上視示意圖；其中，第3E’圖係為第3E圖之剖面圖；以及第4圖係為第2C圖之其它實施例。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”、及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

第2A至2C圖係為本發明之封裝結構2之製法之剖視示意圖。

如第2A圖所示，形成一絕緣膜22於一基材21’上，以令該絕緣膜22’覆蓋該基材21’，再將該基材21’與該絕緣膜22’沿切割路徑S進行切單製程，以取得複數個具有該絕緣膜22’之電子元件21。

於本實施例中，該電子元件21係為主動元件、被動元件或其組合者，且該主動元件係例如晶片，而該被動元件係例如電阻、電容及電感。

再者，該電子元件21具有相對之作用面21a與非作用面21b，該作用面21a具有複數電極墊210。

又，該絕緣膜22覆蓋該作用面21a與該些電極墊210，且該絕緣膜22係為非導電性絕緣膜(Non-conductive Film，簡稱NCF)。

如第2B圖所示，提供一具有相對之第一表面20a與第二表面20b的封裝基板20，且於該第一表面20a上具有一線路層20’與一絕緣保護層201。

於本實施例中，該封裝基板20之材質可為介電材或其它習知材質，並無特別限制，且該封裝基板20可具有電性連接該線路層20’之內部線路(圖略)，而該絕緣保護層201係為防銲層，如綠漆、黑漆。

再者，該線路層20’具有複數電性接觸墊200與複數導電跡線202，以令該些電性接觸墊200外露於該絕緣保護層201。

又，該些電性接觸墊200上具有複數導電元件23，例如含有銲錫材料之塊體(如銲球)。

另外，於進行切單製程時，該絕緣膜22之邊緣會產生應力集中現象而導致其發生碎裂(如第2B圖所示之縫隙t)，且切割用之刀具於長期使用後容易鈍化，導致該絕緣膜22之邊緣會發生切割不良的情形，亦會使該絕緣膜22發生碎裂。

於另一實施例中，如第2B’圖所示，亦可於切單製程前，先將該些導電元件23形成於該電極墊210上，且該絕緣膜22係覆蓋該作用面21a、該些電極墊210與該些導電元件23，使該些電性接觸墊200上不需形成該些導電元件23。

如第2C圖所示，進行熱壓製程，將該電子元件21以該絕緣膜22結合至該封裝基板20之第一表面20a上，且該絕緣膜22具有該縫隙t之處係結合該絕緣保護層201。

於本實施例中，該絕緣膜22處於融熔狀態以貼合於該封裝基板20上，且該絕緣膜22具有該縫隙t之處係堆疊於該絕緣保護層201上，例如該絕緣膜22之堆疊部分之寬度r約小於2mm。

再者，不論接續第2B或2B’圖之製程，於熱壓製程後，該些導電元件23係電性結合該些電極墊210與該些電性接觸墊200，且該絕緣膜22包覆該些導電元件23。

又，如第2C’圖所示，若於結合該電子元件21與該封裝基板20之前，部分該導電跡線202外露於該絕緣保護層201，則於結合該電子元件21與該封裝基板20之後，該絕緣膜22復結合至部分該導電跡線202上。

另外，如第2C”圖所示，該線路層不形成有位於該第一表面20a上之導電跡線202，且該絕緣膜22具有該縫隙t之處係抵靠於該絕緣保護層201之側面而未堆疊於該絕緣保護層201上。

本發明之製法中，雖然該絕緣膜22之邊緣會發生碎裂，而當進行熱壓貼合製程時，該絕緣膜22之邊緣會產生空隙(void)，但藉由該絕緣膜22結合該絕緣保護層201，使該絕緣保護層201之材料填補該絕緣膜22之該縫隙t，以令該電子元件21與該封裝基板20之間有效密合，即該電子元件21與該封裝基板20之間沒有空隙，因而不易滲入水氣。

再者，該絕緣膜22對應該電子元件21之形狀而呈矩形，且該縫隙t之處係為該絕緣膜22之邊緣，故該絕緣保護層201需位於對應該絕緣膜22之邊緣。

具體地，如第3A至3E圖所示，該絕緣保護層 201a,201b,201c,201d,201e係圍繞該絕緣膜22之邊緣。其中，如第3D圖所示之絕緣保護層201d係為凹凸狀，如鋸齒，故能增加該絕緣膜22與該絕緣保護層201d之結合面積，以增強結合力。又如第3E及3E’圖所示之絕緣保護層201e,201e’係具有溝槽301，亦即該電子元件21外圍環繞多圈絕緣保護層201e,201e’，故當該電子元件21之尺寸大小不同時，仍可有效結合該絕緣膜22與該絕緣保護層201e,201e’。

需注意，該絕緣保護層之佈設圖案不限於第3A至3E圖之態樣。

另外，如第4圖所示，該絕緣保護層401亦可呈現階梯狀，不僅能增加該絕緣膜22與該絕緣保護層401之結合面積，且可配合該電子元件21之尺寸變化而結合該絕緣膜22具有該縫隙t之處。

本發明提供一種封裝結構2,2’,2”，係包括：一封裝基板20、一電子元件21以及一絕緣膜22。

所述之封裝基板20係具有相對之第一表面20a與第二表面20b、及形成於該第一表面20a上之一絕緣保護層201。該絕緣保護層201係為防銲層或綠漆。

所述之電子元件21係為主動元件、被動元件或其組合者，其設於該封裝基板20上，且該電子元件21具有相對之作用面21a與非作用面21b，該作用面21a具有複數電極墊210並藉由複數導電元件23結合於該封裝基板20之第一表面20a上。

所述之絕緣膜22係為非導電性絕緣膜(NCF)，其形成於該電子元件21與該封裝基板20之第一表面20a之間，以包覆該些導電元件23，且該絕緣保護層201係位於對應該絕緣膜22之邊緣。

於一實施例中，該絕緣膜22具有至少一縫隙t，又該絕緣膜22具有該縫隙t之處係結合該絕緣保護層201。

於一實施例中，該絕緣保護層201a-201e係圍繞該絕緣膜22之邊緣。

於一實施例中，該封裝基板20復具有線路層20’，該線路層20’具有複數電性接觸墊200與複數導電跡線202，以令該些電性接觸墊200外露於該絕緣保護層201。另外，該絕緣膜22亦可結合至部分該導電跡線202上。

於一實施例中，該絕緣膜22係堆疊於該絕緣保護層201上。

綜上所述，本發明之封裝結構及其製法，藉由該絕緣膜結合至該絕緣保護層上，以填補該絕緣膜之空隙，使該電子元件與該封裝基板之間能有效密封，因而不易滲入水氣，故能避免後續製程中發生爆米花現象，以提高產品良率。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

2‧‧‧封裝結構

20‧‧‧封裝基板

20a‧‧‧第一表面

20b‧‧‧第二表面

200‧‧‧電性接觸墊

201‧‧‧絕緣保護層