TWI817552B - 封裝結構及其製造方法 - Google Patents

封裝結構及其製造方法 Download PDF

Info

Publication number
TWI817552B
TWI817552B TW111121803A TW111121803A TWI817552B TW I817552 B TWI817552 B TW I817552B TW 111121803 A TW111121803 A TW 111121803A TW 111121803 A TW111121803 A TW 111121803A TW I817552 B TWI817552 B TW I817552B
Authority
TW
Taiwan
Prior art keywords
glass substrate
protective layer
top surface
cutting edge
layer
Prior art date
Application number
TW111121803A
Other languages
English (en)
Other versions
TW202349748A (zh
Inventor
陳瀅竹
李政廷
郭季海
柯正達
林溥如
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW111121803A priority Critical patent/TWI817552B/zh
Priority to US17/814,527 priority patent/US20230402391A1/en
Application granted granted Critical
Publication of TWI817552B publication Critical patent/TWI817552B/zh
Publication of TW202349748A publication Critical patent/TW202349748A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Packages (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)

Abstract

一種封裝結構的製造方法包括：在玻璃基板的頂面上形成重佈線層；在玻璃基板的頂面上形成保護層；切割玻璃基板與保護層，使玻璃基板具有切割邊緣，其中玻璃基板的切割邊緣中具有裂縫；以及加熱保護層，使一部分的保護層朝玻璃基板的底面流動，以覆蓋玻璃基板的切割邊緣並填入玻璃基板的切割邊緣中的裂縫。

Description

封裝結構及其製造方法
本揭露係關於一種封裝結構及一種封裝結構的製造方法。
一般而言，mini LED與micro-LED之顯示器會採用玻璃基板，而這類顯示器的製造過程通常包括切割玻璃基板的製程。然而，在玻璃基板無保護機制的情況下進行切割製程時，由於玻璃基板的應力或是切割參數等影響，使玻璃基板的切割邊緣難免會產生細微的裂縫，降低了玻璃基板的結構穩定度。因此，當玻璃基板發生碰撞，例如在運輸或裝設LED（例如mini LED或micro-LED）的過程中，將使切割所產生之裂縫進一步在玻璃基板中擴大延伸，增加了玻璃基板破裂的機會，使得整體製造成本增加並降低了顯示器產品的良率。
本揭露之一技術態樣為一種封裝結構。
根據本揭露一實施方式，一種封裝結構包括玻璃基板、重佈線層以及保護層。玻璃基板具有頂面與鄰接頂面的切割邊緣。玻璃基板的切割邊緣中具有裂縫。重佈線層位於玻璃基板的頂面上。保護層位於玻璃基板的頂面上。一部分的保護層覆蓋玻璃基板的切割邊緣並填入玻璃基板的切割邊緣中的裂縫。
在本揭露一實施方式中，上述重佈線層與保護層彼此間隔一距離。
在本揭露一實施方式中，上述距離在0.5毫米至1毫米之間。
在本揭露一實施方式中，上述封裝結構更包括電子元件。電子元件位於重佈線層上。
在本揭露一實施方式中，上述保護層延伸至重佈線層上以覆蓋電子元件。
在本揭露一實施方式中，上述保護層的材質包括有機聚合物。
在本揭露一實施方式中，上述保護層為透明的。
在本揭露一實施方式中，上述保護層為非透明的。
本揭露之一技術態樣為一種封裝結構的製造方法。
根據本揭露一實施方式，一種封裝結構的製造方法包括：在玻璃基板的頂面上形成重佈線層；在玻璃基板的頂面上形成保護層；切割玻璃基板與保護層，使玻璃基板具有切割邊緣，其中玻璃基板的切割邊緣中具有裂縫；以及加熱保護層，使一部分的保護層朝玻璃基板的底面流動，以覆蓋玻璃基板的切割邊緣並填入玻璃基板的切割邊緣中的裂縫。
在本揭露一實施方式中，上述切割玻璃基板與保護層係使用輪刀或雷射。
在本揭露一實施方式中，上述在玻璃基板的頂面上形成保護層，而重佈線層與保護層彼此間隔一距離。
在本揭露一實施方式中，上述在加熱保護層後，方法更包括在重佈線層上設置電子元件。
在本揭露一實施方式中，上述在玻璃基板的頂面上形成保護層前，方法更包括在重佈線層上設置電子元件。
在本揭露一實施方式中，上述在玻璃基板的頂面上形成保護層以覆蓋電子元件。
在本揭露一實施方式中，上述在玻璃基板的頂面上形成保護層係使用滴管塗佈。
在本揭露一實施方式中，上述加熱保護層的方法係使用設置在鄰接切割邊緣的部分保護層上的熱源。
在本揭露一實施方式中，上述方法更包括在保護層覆蓋切割邊緣並填入裂縫之後，移除熱源以固化保護層。
當封裝結構的玻璃基板進行切割時，由於玻璃應力的影響，因此玻璃基板的切割邊緣難免會產生裂縫。然而，在本揭露上述實施方式中，保護層可覆蓋玻璃基板的切割邊緣，並能填入玻璃基板的切割邊緣中的裂縫。如此一來，保護層可進一步避免裂縫在玻璃基板中繼續擴大，可加強玻璃基板的結構穩定度，以降低玻璃基板破裂的機會，進而降低整體製造成本並提高顯示器產品的良率。
以下揭示之實施方式內容提供了用於實施所提供的標的之不同特徵的許多不同實施方式，或實例。下文描述了元件和佈置之特定實例以簡化本案。當然，該等實例僅為實例且並不意欲作為限制。此外，本案可在各個實例中重複元件符號及/或字母。此重複係用於簡便和清晰的目的，且其本身不指定所論述的各個實施方式及/或配置之間的關係。
諸如「在……下方」、「在……之下」、「下部」、「在……之上」、「上部」等等空間相對術語可在本文中為了便於描述之目的而使用，以描述如附圖中所示之一個元件或特徵與另一元件或特徵之關係。空間相對術語意欲涵蓋除了附圖中所示的定向之外的在使用或製造方法中的裝置的不同定向。裝置可經其他方式定向(旋轉90度或以其他定向)並且本文所使用的空間相對描述詞可同樣相應地解釋。
第1圖繪示根據本揭露一實施方式之封裝結構100的剖面圖。封裝結構100包括玻璃基板110、重佈線層120以及保護層130。封裝結構100的玻璃基板110具有頂面112、鄰接頂面112的切割邊緣114以及相對於頂面112的底面116。舉例來說，玻璃基板110的材質可包括矽，但並不以此為限。
玻璃基板110的切割邊緣114中具有至少一裂縫118。封裝結構100的重佈線層120位於玻璃基板110的頂面112上。重佈線層120可具有接墊122。封裝結構100的保護層130位於玻璃基板110的頂面112上。值得注意的是，一部分的保護層130覆蓋玻璃基板110的切割邊緣114並填入玻璃基板110的切割邊緣114中的裂縫118。
在本實施方式中，保護層130可位於玻璃基板110的切割道上，並且重佈線層120與保護層130彼此可間隔距離d1。距離d1在0.5毫米至1毫米之間。此外，封裝結構100更包括電子元件140。舉例來說，電子元件140可包括晶片，例如mini LED晶片或micro-LED晶片，但並不以此為限。
電子元件140可位於重佈線層120上並電性連接重佈線層120的接墊122。在本實施方式中，保護層130的材質可包括有機聚合物(Polymer)，且可以是熱塑型樹脂。此外，保護層130可為非透明的。舉例來說，保護層130的顏色可為黑色，以使保護層130能吸收光線，減少玻璃基板110對外界光線的反射，提升影像品質。在第1圖中，以保護層130覆蓋玻璃基板110一側的切割邊緣114為例。然而，在實際應用的情況下，玻璃基板110四周的切割邊緣114皆可被保護層130覆蓋，以提高保護層130對玻璃基板110整體的保護效果。此外，保護層130可根據不同製程方式具有不同的高度h1。舉例來說，當使用滴管於玻璃基板110的切割道上塗佈保護層130並切割熔融後(將於以下詳細說明)，保護層130於玻璃基板110的頂面112上的高度h1可低於電子元件140的頂部到玻璃基板110的頂面112的距離。也就是說，保護層130並未覆蓋電子元件140以及重佈線層120。
具體而言，當封裝結構100的玻璃基板110進行切割時，由於玻璃應力的影響，因此玻璃基板110的切割邊緣114難免會產生裂縫118。然而，保護層130可覆蓋玻璃基板110的切割邊緣114，並能填入玻璃基板110的切割邊緣114中的裂縫118。如此一來，保護層130可進一步避免裂縫118在玻璃基板110的切割邊緣114中繼續擴大，可加強玻璃基板110的結構穩定度。此外，填入於裂縫118的保護層130可降低玻璃基板110破裂的機會，因此可降低整體製造成本並提高顯示器產品的良率。
應理解到，已敘述的元件連接關係與功效將不重覆贅述，合先敘明。在以下敘述中，將說明其他形式的封裝結構。
第2圖繪示根據本揭露另一實施方式之封裝結構100a的剖面圖。封裝結構100a包括玻璃基板110、重佈線層120、保護層130a以及電子元件140。第2圖所示之實施方式與第1圖所示之實施方式差異在於，保護層130a可延伸至重佈線層120上以覆蓋電子元件140。也就是說，在執行完重佈線層120的製程步驟後，可接著將電子元件140設置在重佈線層120的接墊122上，並接著執行形成保護層130a的製程步驟(將於以下詳細說明)。舉例來說，電子元件140可包括晶片，但並不以此為限。
此外，保護層130a的材質可包括有機聚合物，並且保護層130a可為透明的。當電子元件140為LED時，由於保護層130a為透明的，因此即使保護層130a延伸至重佈線層120上並覆蓋電子元件140，並不會在視覺上阻擋電子元件140，可維持使用者的觀測體驗並同時提供電子元件140保護效果。此外，封裝結構100a的保護層130a可進一步避免裂縫118在玻璃基板110的切割邊緣114中繼續擴大，可加強玻璃基板110的結構穩定度。玻璃基板110的切割邊緣114中的裂縫118被保護層130a填入，可降低玻璃基板110破裂的機會，因此可降低製造成本並提高封裝結構100a的良率。在第2圖中，以保護層130a覆蓋玻璃基板110一側的切割邊緣114為例。然而，在實際應用的情況下，玻璃基板110四周的切割邊緣114皆可被保護層130a覆蓋，以提高保護層130a對玻璃基板110整體的保護效果。此外，保護層130a可根據不同製程方式具有不同的高度h2。舉例來說，當保護層130a整個塗佈於玻璃基板110上並切割熔融後(將於以下詳細說明)，保護層130a於玻璃基板110的頂面112上的高度h2可高於電子元件140的頂部到玻璃基板110的頂面112的距離，並且保護層130a可覆蓋電子元件140以及重佈線層120。
在以下敘述中，將說明封裝結構100(見第1圖)與封裝結構100a(見第2圖)的製造方法。已敘述的元件連接關係與材料將不重覆贅述，合先敘明。
第3圖繪示根據本揭露一實施方式之封裝結構的製造方法的流程圖。封裝結構的製造方法包括下列步驟。首先在步驟S1中，在玻璃基板的頂面上形成重佈線層。接著在步驟S2中，在玻璃基板的頂面上形成保護層。接著在步驟S3中，切割玻璃基板與保護層，使玻璃基板具有切割邊緣，其中玻璃基板的切割邊緣中具有裂縫。之後在步驟S4中，加熱保護層，使一部分的保護層朝玻璃基板的底面流動，以覆蓋玻璃基板的切割邊緣並填入玻璃基板的切割邊緣中的裂縫。在以下敘述中，將詳細說明上述各個步驟。
第4A圖繪示根據本揭露一實施方式之玻璃基板110未進行切割製程前之俯視圖。第4B圖繪示第4A圖的玻璃基板110沿線段4B-4B的剖面圖。同時參照第4A圖與第4B圖，玻璃基板110上具有重佈線層120以及保護層130。重佈線層120與保護層130之間在玻璃基板110上具有距離d1。在玻璃基板110未進行切割製程前，玻璃基板110的外圍具有區域111。舉例來說，區域111可為玻璃基板110一部分的切割道。製造方法包括在玻璃基板110的頂面112上形成重佈線層120。形成重佈線層120後，可在玻璃基板110的頂面112上形成保護層130。在一些實施方式中，在玻璃基板110的頂面112上形成保護層130係使用滴管塗佈、印刷或噴塗。舉例來說，保護層130可形成於玻璃基板110的切割道上，並且重佈線層120與保護層130彼此分開。
第5A圖繪示第4A圖的玻璃基板110進行切割製程後之俯視圖。第5B圖繪示第5A圖的玻璃基板110沿線段5B-5B的剖面圖。同時參照第5A圖與第5B圖，在玻璃基板110的頂面112上形成保護層130後，可切割玻璃基板110與保護層130，使玻璃基板110具有切割邊緣114，保護層130具有切割邊緣132。在一些實施方式中，切割玻璃基板110、區域111(見第4A圖)以及保護層130係使用輪刀切割或雷射切割。使用輪刀或雷射切割玻璃基板110期間，由於玻璃基板110的玻璃應力或是切割參數等影響，玻璃基板110的切割邊緣114可能會產生細微的裂縫118。在第5A圖所示之結構中，玻璃基板110的四周皆可被保護層130覆蓋，以提高保護層130對玻璃基板110整體的保護效果並降低玻璃基板110破裂的機會。
第6圖繪示根據本揭露一實施方式之封裝結構的製造方法在中間階段的剖面圖。請參照第6圖與回到第1圖，接著，在切割玻璃基板110與保護層130後，可設置熱源200以加熱保護層130的切割邊緣132。熱源200可位於保護層130的切割邊緣132上。藉由熱源200沿方向D加熱保護層130後，保護層130可從固態轉變為融熔態，使部分的保護層130可朝玻璃基板110的底面116流動，以覆蓋玻璃基板110的切割邊緣114。因此，當玻璃基板110的切割邊緣114具有裂縫118時，保護層130可填入玻璃基板110的切割邊緣114中的裂縫118。如此一來，保護層130可進一步避免裂縫118在玻璃基板110的切割邊緣114中繼續擴大，可加強玻璃基板110的結構穩定度。此外，玻璃基板110的切割邊緣114中的裂縫118被保護層130填入可降低玻璃基板110破裂的機會，可提高顯示器產品的良率。
接著，在部分的保護層130覆蓋玻璃基板110的切割邊緣114後，製造方法更包括移除玻璃基板110上方的熱源200，以固化保護層130。在一些實施方式中，玻璃基板110在未進行切割製程前，可將玻璃基板110放置於載台(圖未示)上，並且玻璃基板110在進行切割製程與加熱保護層130後，可將樣品(例如封裝結構100)移動至拖盤或乘載盤(圖未示)上。降溫後的保護層130可由融熔態轉變回固態，使保護層130停止朝玻璃基板110的底面116流動。接著，在加熱保護層130的切割邊緣132並移除熱源200後，製造方法更包括在重佈線層120上設置電子元件140，以形成如第1圖所示之結構。此外，電子元件140可電性連接重佈線層120的接墊122。在一些實施方式中，保護層130可為非透明的。舉例來說，保護層130的顏色可為黑色，以使保護層130能吸收光線，減少玻璃基板110對外界光線的反射，提升影像品質。
在一些實施方式中，當使用雷射切割玻璃基板110與保護層130時，可藉由參數設定使雷射源的溫度視為熱源200。因此在玻璃基板110與保護層130具有切割邊緣114、132時，可同時加熱保護層130使保護層130從固態轉變為融熔態，以覆蓋玻璃基板110的切割邊緣114。如此一來，玻璃基板110的切割邊緣114中的裂縫118可被保護層130填入，以降低玻璃基板110破裂的機會。
第7A圖繪示根據本揭露一實施方式之玻璃基板110未進行切割製程前之俯視圖。第7B圖繪示第7A圖的玻璃基板110沿線段7B-7B的剖面圖。同時參照第7A圖與第7B圖，保護層130a塗佈於玻璃基板110上並覆蓋重佈線層120以及電子元件140，可提高保護層130a對玻璃基板110整體的保護效果。首先，可在玻璃基板110的頂面112上形成重佈線層120。接著，在玻璃基板110的頂面112上形成保護層130之前，可在重佈線層120上設置電子元件140。電子元件140可電性連接重佈線層120的接墊122。接著，在重佈線層120上設置電子元件140後，可在玻璃基板110的頂面112上形成保護層130a以覆蓋電子元件140。也就是說，設置電子元件140的製程步驟可在形成保護層130a的製程步驟之前。
第8圖及第9圖繪示根據本揭露另一實施方式之封裝結構的製造方法在不同階段的剖面圖。請參照第8圖，接著，在玻璃基板110的頂面112上形成保護層130a後，可切割玻璃基板110與保護層130a，使玻璃基板110具有切割邊緣114，保護層130a具有切割邊緣132a。舉例來說，當使用輪刀或雷射切割玻璃基板110期間，由於玻璃基板110的玻璃應力或是切割參數等影響，玻璃基板110的切割邊緣114可能會產生細微的裂縫118。
請參照第9圖與回到第2圖，接著，在切割玻璃基板110與保護層130a後，可設置熱源200以加熱保護層130a的切割邊緣132a。藉由熱源200沿方向D加熱保護層130a後，保護層130a可從固態轉變為融熔態，使部分的保護層130a可朝玻璃基板110的底面116流動，以覆蓋玻璃基板110的切割邊緣114。因此，當玻璃基板110的切割邊緣114具有裂縫118時，保護層130a可填入玻璃基板110的切割邊緣114中的裂縫118。如此一來，保護層130a可進一步避免裂縫118在玻璃基板110的切割邊緣114中繼續擴大，可降低玻璃基板110破裂的機會並封裝結構100a的良率。
接著，在部分的保護層130a覆蓋玻璃基板110的切割邊緣114後，可移除玻璃基板110上方的熱源200。降溫後的保護層130a可由融熔態轉變回固態以停止朝玻璃基板110的底面116流動，以形成如第2圖所示之結構。在一些實施方式中，玻璃基板110在未進行切割製程前，可將玻璃基板110放置於載台(圖未示)上，並且玻璃基板110在進行切割製程與加熱保護層130a後，可將樣品(例如封裝結構100a)移動至拖盤或乘載盤(圖未示)上。在一些實施方式中，保護層130a為透明的，即使保護層130a延伸至重佈線層120上以覆蓋電子元件140，並不會在視覺上阻擋電子元件140，可維持使用者的觀測體驗並同時提供電子元件140保護效果。
前述概述了幾個實施方式的特徵，使得本領域技術人員可以更好地理解本揭露的態樣。本領域技術人員應當理解，他們可以容易地將本揭露用作設計或修改其他過程和結構的基礎，以實現與本文介紹的實施方式相同的目的和/或實現相同的優點。本領域技術人員還應該認識到，這樣的等效構造不脫離本揭露的精神和範圍，並且在不脫離本揭露的精神和範圍的情況下，它們可以在這裡進行各種改變，替換和變更。
100,100a:封裝結構 110:玻璃基板 111:區域 112:頂面 114:切割邊緣 116:底面 118:裂縫 120:重佈線層 122:接墊 130,130a:保護層 132,132a:切割邊緣 140:電子元件 h1:高度 h2:高度 d1:距離 D:方向 S1:步驟 S2:步驟 S3:步驟 S4:步驟 4B-4B:線段 5B-5B:線段 7B-7B:線段
當接合隨附諸圖閱讀時，得自以下詳細描述最佳地理解本揭露之一實施方式。應強調，根據工業上之標準實務，各種特徵並未按比例繪製且僅用於說明目的。事實上，為了論述清楚，可任意地增大或減小各種特徵之尺寸。 第1圖繪示根據本揭露一實施方式之封裝結構的剖面圖。 第2圖繪示根據本揭露另一實施方式之封裝結構的剖面圖。 第3圖繪示根據本揭露一實施方式之封裝結構的製造方法的流程圖。 第4A圖繪示根據本揭露一實施方式之玻璃基板未進行切割製程前之俯視圖。 第4B圖繪示第4A圖的玻璃基板沿線段4B-4B的剖面圖。 第5A圖繪示第4A圖的玻璃基板進行切割製程後之俯視圖。 第5B圖繪示第5A圖的玻璃基板沿線段5B-5B的剖面圖。 第6圖繪示根據本揭露一實施方式之封裝結構的製造方法在中間階段的剖面圖。 第7A圖繪示根據本揭露一實施方式之玻璃基板未進行切割製程前之俯視圖。 第7B圖繪示第7A圖的玻璃基板沿線段7B-7B的剖面圖。 第8圖及第9圖繪示根據本揭露另一實施方式之封裝結構的製造方法在不同階段的剖面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:封裝結構
110:玻璃基板
112:頂面
114:切割邊緣
116:底面
118:裂縫
120:重佈線層
122:接墊
130:保護層
140:電子元件
d1:距離
h1:高度

Claims (17)

  1. 一種封裝結構，包含： 一玻璃基板，具有一頂面與鄰接該頂面的一切割邊緣，其中該玻璃基板的該切割邊緣中具有一裂縫； 一重佈線層，位於該玻璃基板的該頂面上；以及 一保護層，位於該玻璃基板的該頂面上，其中一部分的該保護層覆蓋該玻璃基板的該切割邊緣並填入該玻璃基板的該切割邊緣中的該裂縫。
  2. 如請求項1所述之封裝結構，其中該重佈線層與該保護層彼此間隔一距離。
  3. 如請求項2所述之封裝結構，其中該距離在0.5毫米至1毫米之間。
  4. 如請求項1所述之封裝結構，更包含： 一電子元件，位於該重佈線層上。
  5. 如請求項4所述之封裝結構，其中該保護層延伸至該重佈線層上以覆蓋該電子元件。
  6. 如請求項1所述之封裝結構，其中該保護層的材質包括有機聚合物。
  7. 如請求項1所述之封裝結構，其中該保護層為透明的。
  8. 如請求項1所述之封裝結構，其中該保護層為非透明的。
  9. 一種封裝結構的製造方法，包含： 在一玻璃基板的一頂面上形成一重佈線層； 在該玻璃基板的該頂面上形成一保護層； 切割該玻璃基板與該保護層，使該玻璃基板具有一切割邊緣，其中該玻璃基板的該切割邊緣中具有一裂縫；以及 加熱該保護層，使一部分的該保護層朝該玻璃基板的一底面流動，以覆蓋該玻璃基板的該切割邊緣並填入該玻璃基板的該切割邊緣中的該裂縫。
  10. 如請求項9所述之方法，其中切割該玻璃基板與該保護層係使用輪刀或雷射。
  11. 如請求項9所述之方法，其中在該玻璃基板的該頂面上形成該保護層，而該重佈線層與該保護層彼此間隔一距離。
  12. 如請求項11所述之方法，其中在加熱該保護層後，更包含： 在該重佈線層上設置一電子元件。
  13. 如請求項9所述之方法，其中在該玻璃基板的該頂面上形成該保護層前，更包含： 在該重佈線層上設置一電子元件。
  14. 如請求項13所述之方法，其中在該玻璃基板的該頂面上形成該保護層以覆蓋該電子元件。
  15. 如請求項9所述之方法，其中在該玻璃基板的該頂面上形成該保護層係使用滴管塗佈。
  16. 如請求項9所述之方法，其中加熱該保護層的方法係使用設置在鄰接該切割邊緣的部分該保護層上的一熱源。
  17. 如請求項16所述之方法，更包含： 在該保護層覆蓋該切割邊緣並填入該裂縫之後，移除該熱源以固化該保護層。
TW111121803A 2022-06-13 2022-06-13 封裝結構及其製造方法 TWI817552B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111121803A TWI817552B (zh) 2022-06-13 2022-06-13 封裝結構及其製造方法
US17/814,527 US20230402391A1 (en) 2022-06-13 2022-07-24 Package structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111121803A TWI817552B (zh) 2022-06-13 2022-06-13 封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI817552B true TWI817552B (zh) 2023-10-01
TW202349748A TW202349748A (zh) 2023-12-16

Family

ID=89076763

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111121803A TWI817552B (zh) 2022-06-13 2022-06-13 封裝結構及其製造方法

Country Status (2)

Country Link
US (1) US20230402391A1 (zh)
TW (1) TWI817552B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200910524A (en) * 2007-05-10 2009-03-01 Ibm Inhibiting damage from dicing and chip packaging interaction failures in back end of line structures
TW201608685A (zh) * 2014-08-29 2016-03-01 矽品精密工業股份有限公司 封裝結構及其製法
TW202209510A (zh) * 2020-05-06 2022-03-01 美商高通公司 具有經應力處理的非活性表面以避免封裝引發的破裂的ｉｉｉ－ｖ化合物半導體裸晶以及相關方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200910524A (en) * 2007-05-10 2009-03-01 Ibm Inhibiting damage from dicing and chip packaging interaction failures in back end of line structures
TW201608685A (zh) * 2014-08-29 2016-03-01 矽品精密工業股份有限公司 封裝結構及其製法
TW202209510A (zh) * 2020-05-06 2022-03-01 美商高通公司 具有經應力處理的非活性表面以避免封裝引發的破裂的ｉｉｉ－ｖ化合物半導體裸晶以及相關方法

Also Published As

Publication number Publication date
TW202349748A (zh) 2023-12-16
US20230402391A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
CN104851961B (zh) 发光器件的芯片级封装方法及结构
CN105304509B (zh) 半导体封装和封装半导体装置的方法
US11056474B2 (en) Semiconductor package, semiconductor device and method of forming the same
US6661089B2 (en) Semiconductor package which has no resinous flash formed on lead frame and method for manufacturing the same
TWI597786B (zh) 半導體封裝結構及其製法
CN107742630A (zh) 影像感测器封装结构
CN106541310A (zh) 显示面板的切割方法
EP3054491A1 (en) Led packaging structure and method for manufacturing the same
US20080105941A1 (en) Sensor-type semiconductor package and fabrication
TWM455258U (zh) 具有氣室缺口之影像感測器結構
JP6332253B2 (ja) パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置
US20070164386A1 (en) Semiconductor device and fabrication method thereof
US8310069B2 (en) Semiconductor package having marking layer
US20240250055A1 (en) Package structure with protective lid
US11183480B2 (en) Semiconductor device
TWI817552B (zh) 封裝結構及其製造方法
CN104347558B (zh) 半导体封装件及其制造方法
TWI284399B (en) Chip package process
CN117276445A (zh) 封装结构及其制造方法
US6521481B1 (en) Method for controlling adhesive distribution in a flip-chip semiconductor product
US7492037B2 (en) Package structure and lead frame using the same
TWI359481B (en) Sensor semiconductor package and method thereof
KR20220086284A (ko) 자주형 ncf 시트 및 그를 포함하는 반도체 패키지
TWI400823B (zh) 發光二極體封裝結構及其製造方法
CN102509722A (zh) 半导体封装件及其制造方法