TWI591759B - 電子封裝件及其製法 - Google Patents

電子封裝件及其製法 Download PDF

Info

Publication number
TWI591759B
TWI591759B TW104127468A TW104127468A TWI591759B TW I591759 B TWI591759 B TW I591759B TW 104127468 A TW104127468 A TW 104127468A TW 104127468 A TW104127468 A TW 104127468A TW I591759 B TWI591759 B TW I591759B
Authority
TW
Taiwan
Prior art keywords
active surface
electronic component
electronic
encapsulation layer
spacer
Prior art date
Application number
TW104127468A
Other languages
English (en)
Other versions
TW201709407A (zh
Inventor
楊志仁
姚進財
黃富堂
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW104127468A priority Critical patent/TWI591759B/zh
Publication of TW201709407A publication Critical patent/TW201709407A/zh
Application granted granted Critical
Publication of TWI591759B publication Critical patent/TWI591759B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

電子封裝件及其製法
本發明係有關一種半導體裝置，尤指一種電子封裝件及其製法。
隨著電子產業的發達，現今的電子產品已趨向輕薄短小與功能多樣化的方向設計，半導體封裝技術亦隨之開發出不同的封裝型態。為滿足半導體裝置之高積集度(Integration)、微型化(Miniaturization)以及高電路效能等需求，遂而發展出現行晶圓級晶片尺寸封裝(wafer level chip scale package，簡稱WLCSP)之封裝技術。
第1A至1E圖係為習知WLCSP之封裝件1之製法之剖面示意圖。
如第1A及1B圖所示，將一晶圓12’切割成複數半導體元件12，再置放該些半導體元件12於一承載板10之黏著層11上，之後檢測各該半導體元件12。該些半導體元件12具有相對之作用面12a與非作用面12b、及鄰接該作用面12a與非作用面12b之側面12c，且該作用面12a上具有複數電極墊120，以供該些半導體元件12透過該作用面12a黏著於該黏著層11上。
如第1C圖所示，形成一封裝層13於該黏著層11上，以包覆該半導體元件12。
如第1D圖所示，移除該承載板10及黏著層11，以外露該半導體元件12之作用面12a。
如第1E圖所示，進行線路重佈層(Redistribution layer，簡稱RDL)製程，以形成一線路重佈結構14於該封裝層13與該半導體元件12之作用面12a上，並使該線路重佈結構14電性連接該半導體元件12之電極墊120。
接著，形成一絕緣保護層15於該線路重佈結構14上，且該絕緣保護層15外露該線路重佈結構14之部分表面，供結合如銲錫凸塊之導電元件16，以製得WLCSP封裝件1，後續即可透過該導電元件16而使該WLCSP封裝件1接置於基板等外部元件。
之後，沿如第1E圖所示之切割路徑S進行切單製程。
惟，習知WLCSP封裝件1製程中，將該晶圓12’切單形成複數半導體元件12時，刀具沿切割道切割時，容易於半導體元件12之側壁發生碎裂問題，導致良率降低；另外，於切單後的半導體元件12在運送過程或置放時，若發生碰撞，亦容易導致側壁發生碎裂問題。
因此，如何克服上述習知技術之問題，實已成為目前業界亟待克服之難題。
鑑於上述習知技術之種種缺失，本發明係提供一種電子封裝件，係包括：一電子元件，該電子元件具有相對之 作用面、非作用面與鄰接該作用面之側面，其中該作用面設有複數電極墊，且該非作用面水平延伸有一凸出部；以及封裝層，係形成於該凸出部上且覆蓋至少部分該電子元件之側面。
本發明復提供一種電子封裝件，係包括：一電子元件，該電子元件具有相對之作用面、非作用面與鄰接該作用面之側面，其中該作用面設有複數電極墊；以及封裝層，係覆蓋至少部分該電子元件之側面，且該封裝層之底面係與該非作用面齊平。
本發明復提供一種電子封裝件，係包括：一電子元件，該電子元件具有相對之作用面、非作用面與鄰接該非作用面之側面，其中該作用面設有複數電極墊，且該作用面水平延伸有一凸出部；以及封裝層，係形成於該凸出部上且覆蓋至少部分該電子元件之側面。
本發明復提供一種電子封裝件之製法，係包括：提供一整版面基板，該整版面基板係包含複數電子元件與間隔部，該間隔部係位於各該電子元件之間，且該電子元件係具有相對之作用面與非作用面，該作用面並具有複數電極墊；於對應該電子元件之作用面之一側，形成溝道於該間隔部上，以外露出該電子元件之側面，其中該溝道未貫穿該整版面基板，且該側面係鄰接該作用面；以點膠或印刷方式形成封裝層於該溝道中；以及沿該間隔部分離各該電子元件，使該封裝層形成於該電子元件之至少部分側面上。
本發明復提供一種電子封裝件之製法，係包括：提供 一整版面基板，該整版面基板係包含複數電子元件與間隔部，該間隔部係位於各該電子元件之間，且該電子元件係具有相對之作用面與非作用面，該作用面並具有複數電極墊；於對應該電子元件之非作用面之一側，形成溝道於該間隔部上，以外露出該電子元件之側面，其中該溝道未貫穿該整版面基板，且該側面係鄰接該非作用面；以點膠或印刷方式形成封裝層於該溝道中；以及沿該間隔部分離各該電子元件，使該封裝層形成於該電子元件之至少部分側面上。前述之製法中，沿該間隔部分離各該電子元件之路徑寬度係小於該間隔部之寬度。
前述之製法中，復包括，於分離各該電子元件前，先移除該非作用面之部分材質。
前述之電子封裝件及其製法中，復包括形成複數導電元件於該些電極墊上。
前述之電子封裝件及其製法中，該封裝層復延伸形成於該電子元件之側面及部分該作用面。
前述之電子封裝件及其製法中，該封裝層係為底膠(Underfill)或環氧樹脂(Epoxy)。
由上可知，本發明之電子封裝件及其製法中，係藉由先形成未貫穿該間隔部之溝道，再形成封裝層於該溝道中，使該封裝層覆蓋該電子元件之部分側面，甚或覆蓋該電子元件之全部之側面及部分作用面(覆蓋該側面及作用面交接處)，俾於後續進行切單、運送或置放作業時，可透過該封裝層有效保護該電子元件，避免發生電子元件側壁 裂損問題。
1‧‧‧封裝件
10‧‧‧承載板
11‧‧‧黏著層
12’‧‧‧晶圓
12‧‧‧半導體元件
12a、22a‧‧‧作用面
12b、22b‧‧‧非作用面
12c、22c、22c’‧‧‧側面
120、220‧‧‧電極墊
13、25‧‧‧封裝層
14‧‧‧線路重佈結構
15、221‧‧‧絕緣保護層
16、23‧‧‧導電元件
2,2’‧‧‧電子封裝件
20‧‧‧整版面基板
21‧‧‧間隔部
22‧‧‧電子元件
24、24’‧‧‧溝道
25a‧‧‧底面
222、222’‧‧‧凸出部
d‧‧‧厚度
L‧‧‧寬度
S‧‧‧切割路徑
第1A至1E圖係為習知WLCSP封裝件之製法的剖視示意圖；第2A至2E圖係為本發明之電子封裝件之製法之剖視示意圖，其中，第2A’、2C’、2D’、2E’圖係為第2A、2C、2D、2E圖之另一實施態樣；以及第3A及3B圖係為本發明之電子封裝件之製法另一實施態樣之示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
請參閱第2A至2E圖，係為本發明之電子封裝件2之製法之剖視示意圖。
如第2A圖所示，提供一整版面基板20，該整版面基板20包含複數電子元件22與間隔部21。該間隔部21係結合於各該電子元件22之間。
該電子元件22具有作用面22a與相對該作用面22a之非作用面22b。該作用面22a上具有複數電極墊220，並形成一絕緣保護層221於該作用面22a與該些電極墊220上。該些電極墊220外露於該絕緣保護層221。
其中，該電子元件22可為主動元件、被動元件或其組合者。且該主動元件可為例如半導體晶片，而該被動元件可為例如電阻、電容及電感。此外，該整版面基板20可為晶圓，且該電子元件22可為主動元件。
另該電子元件22可完成線路重佈層(Redistribution layer，簡稱RDL，圖略)製程，該線路重佈結構之最外側設有該些電極墊220。
亦或如第2A’圖所示，於另一實施例中，亦可先形成複數導電元件23於該些電極墊220上，再進行後續製程。
以下實施例係對應於第2A圖進行說明。
如第2B圖所示，於對應該電子元件22之作用面22a之一側(即自該作用面22a上方)，以例如刀具切割方式形成一溝道24於該間隔部21上，使各該電子元件22形成有側面22c。該側面22c為相鄰該作用面22a。其中，該溝道24並未貫穿該間隔部21，亦即僅移除部分該間隔部21， 例如：使該間隔部21之保留厚度d為20μm，以形成該溝道24，且該溝道24之寬度L(或該間隔部21之寬度)係為10μm至3mm。
如第2C圖所示，以點膠方式形成形成一封裝層25於該溝道24中，且該些封裝層25未覆蓋該作用面22a。
另外，亦可透過印刷方式於該溝道24中填入封裝層25。
於本實施例中，該封裝層25未填滿該溝道24，可減少材料使用，進而降低成本，其中該封裝層25可為絕緣材，例如，底膠(Underfill)或環氧樹脂(Epoxy)。
亦或如第2C’圖所示，在其它實施例中，該封裝層25係填滿該溝道24，且該些封裝層25覆蓋於該電子元件之側面22c與部分作用面22a上，亦即使該封裝層25覆蓋該側面及作用面交接處，以提供更佳保護。
於一實施例中，該封裝層25未形成於該電子元件22之非作用面22b上。
如第2D圖所示，形成複數導電元件23於該些電極墊220上，並沿切割路徑S(即沿該間隔部21之路徑)切割該整版面基板20，以分離各該電子元件22。
於本實施例中，係以鑽石刀切割該封裝層25之方式進行切單製程，且該切割路徑S之寬度係小於該溝道24之寬度。
於本實施例中，該些導電元件23可為銲球、金屬凸塊或其結合之態樣。
亦或如第2D’圖所示，進行薄化製程，即研磨移除該非作用面22b之部分材質，使該溝道24中之封裝層25外露於該非作用面22b，且該溝道24中之封裝層25之底面25a齊平該非作用面22b，同時形成複數導電元件23於該些電極墊220上，並沿切割路徑S(即沿該間隔部21之路徑)切割該整版面基板20，以分離各該電子元件22。
如第2E及2E’圖所示，經過前述切單製程後，即可使該封裝層25形成於該電子元件22之側面22c上，俾獲取複數電子封裝件2,2’。
該第2E圖係為對應第2D圖所製得之電子封裝件2，其中，由於在第2D圖中並未進行薄化製程，因此，在該電子元件22之非作用面22b處仍留有部分間隔部材質以構成一凸出部222，對此，該電子封裝件2係包含：一電子元件22，該電子元件22具有相對之作用面22a、非作用面22b與鄰接該作用面22a與非作用面22b之側面22c，其中該作用面22a設有複數電極墊220，且該非作用面水平延伸有一凸出部222；封裝層25，係位於該凸出部222上且覆蓋部分該電子元件22之側面22c；以及導電元件23，係設於該電極墊上。
該第2E’圖係為對應第2D’圖所製得之電子封裝件2’，其中，由於在第2D’圖進行薄化製程，因此該封裝層25底面係與該非作用面22b齊平且覆蓋部分該電子元件22之側面22c。
另外，在其它實施例中，該封裝層25係形成於該電子 元件22之側面22c與部分該作用面22a上(例如第2C’圖)。
請參閱第3A及3B圖，係為本發明之電子封裝件及其製法另一實施例之示意圖。本實施例與前述實施例大致相同，主要差異在於將溝道形成於電子元件之非作用面之一側。
如第3A圖所示，提供一整版面基板20，該整版面基板20包含複數電子元件22與間隔部21。該間隔部21係結合於各該電子元件22之間。
該電子元件22具有作用面22a與相對該作用面22a之非作用面22b。該作用面22a上具有複數電極墊220，並形成一絕緣保護層221於該作用面22a與該些電極墊220上。該些電極墊220外露於該絕緣保護層221。
接著，對應該電子元件22之非作用面22b之一側(即自該非作用面22b上方)，以例如刀具切割方式形成一溝道24’於該間隔部21上，使各該電子元件22形成有側面22c’，該側面22c’係鄰接該非作用面22b。其中，該溝道24’並未貫穿該間隔部21，亦即僅移除部分該間隔部21。
之後，以點膠或印刷方式形成形成一封裝層25於該溝道24’中。此外，該封裝層25亦可類似第2C’圖般延伸並覆蓋部分該電子元件22之非作用面22b。
如第3B圖所示，沿該間隔部21之路徑切割該整版面基板20，以分離各該電子元件22，其中該電子元件22之作用面22a水平延伸有一凸出部222’，且該封裝層25係 形成於該凸出部222’上且覆蓋至少部分該電子元件22之側面22c’。另外於分離各該電子元件22前，可先移除該非作用面22b之部分材質。
綜上所述，本發明之電子封裝件及其製法中，係藉由先形成未貫穿該間隔部之溝道，再形成封裝層於該溝道中，使該封裝層覆蓋該電子元件之至少部分側面，甚或覆蓋該電子元件之全部之側面及部分作用面(覆蓋該側面及作用面交接處)，俾於後續進行切單、運送或置放作業時，可透過該封裝層有效保護該電子元件，避免發生電子元件側壁裂損問題。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧電子封裝件
22‧‧‧電子元件
22a‧‧‧作用面
22b‧‧‧非作用面
22c‧‧‧側面
220‧‧‧電極墊
221‧‧‧絕緣保護層
222‧‧‧凸出部
23‧‧‧導電元件
25‧‧‧封裝層

Claims (14)

  1. 一種電子封裝件，係包括：一電子元件，該電子元件具有相對之作用面、非作用面與鄰接該作用面之側面，其中該作用面設有複數電極墊，且該非作用面水平延伸有一凸出部；以及封裝層，係形成於該凸出部上且覆蓋至少部分該電子元件之側面，而未接觸該作用面與非作用面。
  2. 一種電子封裝件，係包括：一電子元件，該電子元件具有相對之作用面、非作用面與鄰接該作用面之側面，其中該作用面設有複數電極墊；以及封裝層，係覆蓋至少部分該電子元件之側面，而未接觸該作用面與非作用面，且該封裝層之底面係與該非作用面齊平。
  3. 一種電子封裝件，係包括：一電子元件，該電子元件具有相對之作用面、非作用面與鄰接該非作用面之側面，其中該作用面設有複數電極墊，且該作用面水平延伸有一凸出部；封裝層，係形成於該凸出部上且覆蓋至少部分該電子元件之側面，而未接觸該作用面與非作用面。
  4. 如申請專利範圍第1或2項所述之電子封裝件，其中，該封裝層復延伸形成於該電子元件之側面及部分該作用面。
  5. 如申請專利範圍第1、2或3項所述之電子封裝件，其 中，該封裝層係為底膠(Underfill)或環氧樹脂(Epoxy)。
  6. 如申請專利範圍第1、2或3項所述之電子封裝件，復包括有導電元件，係設於該電極墊上。
  7. 一種電子封裝件之製法，係包括：提供一整版面基板，該整版面基板係包含複數電子元件與間隔部，該間隔部係位於各該電子元件之間，且該電子元件係具有相對之作用面與非作用面，該作用面並具有複數電極墊；於對應該電子元件之作用面之一側，形成溝道於該間隔部上，以外露出該電子元件之側面，其中該溝道未貫穿該整版面基板，且該側面係鄰接該作用面；以點膠或印刷方式形成封裝層於該溝道中；以及沿該間隔部分離各該電子元件，使該封裝層形成於該電子元件之至少部分側面上，而未接觸該作用面與非作用面。
  8. 一種電子封裝件之製法，係包括：提供一整版面基板，該整版面基板係包含複數電子元件與間隔部，該間隔部係位於各該電子元件之間，且該電子元件係具有相對之作用面與非作用面，該作用面並具有複數電極墊；於對應該電子元件之非作用面之一側，形成溝道於該間隔部上，以外露出該電子元件之側面，其中該溝道未貫穿該整版面基板，且該側面係鄰接該非作用面； 以點膠或印刷方式形成封裝層於該溝道中；以及沿該間隔部分離各該電子元件，使該封裝層形成於該電子元件之至少部分側面上，而未接觸該作用面與非作用面。
  9. 如申請專利範圍第7項所述之電子封裝件之製法，其中，該封裝層復延伸形成於該電子元件之側面及部分該作用面。
  10. 如申請專利範圍第8項所述之電子封裝件之製法，其中，該封裝層復延伸形成於該電子元件之側面及部分該非作用面。
  11. 如申請專利範圍第7或8項所述之電子封裝件之製法，其中，該封裝層係為底膠(Underfill)或環氧樹脂(Epoxy)。
  12. 如申請專利範圍第7或8項所述之電子封裝件之製法，其中，沿該間隔部分離各該電子元件之路徑寬度係小於該間隔部之寬度。
  13. 如申請專利範圍第7或8項所述之電子封裝件之製法，復包括，於分離各該電子元件前，先移除該非作用面之部分材質。
  14. 如申請專利範圍第7或8項所述之電子封裝件之製法，復包括形成複數導電元件於該些電極墊上。
TW104127468A 2015-08-24 2015-08-24 電子封裝件及其製法 TWI591759B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104127468A TWI591759B (zh) 2015-08-24 2015-08-24 電子封裝件及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104127468A TWI591759B (zh) 2015-08-24 2015-08-24 電子封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201709407A TW201709407A (zh) 2017-03-01
TWI591759B true TWI591759B (zh) 2017-07-11

Family

ID=58774432

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104127468A TWI591759B (zh) 2015-08-24 2015-08-24 電子封裝件及其製法

Country Status (1)

Country Link
TW (1) TWI591759B (zh)

Also Published As

Publication number Publication date
TW201709407A (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
KR101692955B1 (ko) 반도체 패키지 및 그 제조 방법
TWI384590B (zh) 半導體裝置及其製造方法
TWI541954B (zh) 半導體封裝件及其製法
KR101473093B1 (ko) 반도체 디바이스 및 그 제조 방법
US20160351462A1 (en) Fan-out wafer level package and fabrication method thereof
TWI566339B (zh) 電子封裝件及其製法
US9859266B2 (en) Method of forming 3D integrated circuit package with panel type lid
TWI567894B (zh) 晶片封裝
US11227848B2 (en) Chip package array, and chip package
TWI599007B (zh) 電子單體及其製法
TW201448163A (zh) 半導體封裝件及其製法
KR20190090162A (ko) 반도체 패키지 및 그 제조 방법
TWI556383B (zh) 封裝結構及其製法
TWI575676B (zh) 電子封裝結構及其製法
TWI548049B (zh) 半導體結構及其製法
TWI591759B (zh) 電子封裝件及其製法
TW201637139A (zh) 電子封裝結構及電子封裝件之製法
US20170148679A1 (en) Semiconductor package, semiconductor substrate, semiconductor structure and fabrication method thereof
TWI443785B (zh) 半導體晶圓、晶片、具有該晶片之半導體封裝件及其製法
TWI556381B (zh) 半導體封裝件及其製法
TWI597809B (zh) 電子封裝件及其製法
TW201541605A (zh) 堆疊式封裝件及其製法
TWI703615B (zh) 電子封裝件之製法
TWI545714B (zh) 電子封裝件及其製法
JP2012146734A (ja) 半導体装置およびその製造方法ならびに実装体