TWI443785B - 半導體晶圓、晶片、具有該晶片之半導體封裝件及其製法 - Google Patents

半導體晶圓、晶片、具有該晶片之半導體封裝件及其製法 Download PDF

Info

Publication number
TWI443785B
TWI443785B TW100126530A TW100126530A TWI443785B TW I443785 B TWI443785 B TW I443785B TW 100126530 A TW100126530 A TW 100126530A TW 100126530 A TW100126530 A TW 100126530A TW I443785 B TWI443785 B TW I443785B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
semiconductor
trench
semiconductor package
substrate
Prior art date
Application number
TW100126530A
Other languages
English (en)
Other versions
TW201306190A (zh
Inventor
廖俊明
林志男
余國華
蕭承旭
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW100126530A priority Critical patent/TWI443785B/zh
Priority to CN2011102662953A priority patent/CN102903684A/zh
Publication of TW201306190A publication Critical patent/TW201306190A/zh
Application granted granted Critical
Publication of TWI443785B publication Critical patent/TWI443785B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

半導體晶圓、晶片、具有該晶片之半導體封裝件及其製法
本發明係有關一種半導體封裝件及其製法，尤指一種具有溝槽之半導體晶片及具有該晶片之半導體封裝件及其製法。
現有的半導體封裝結構產品中，有些產品在封裝完成後必須將半導體晶片的表面裸露於封裝膠體外，之後，再接置散熱片於該半導體晶片的裸露表面上以達到散熱的效果，然而，封裝的過程可能會造成封裝膠體溢膠的問題。
參閱第1A圖及第1B圖，係為習知半導體封裝件1之剖面示意圖。如第1A圖所示，係以半導體晶片12之主動面121以導電元件15電性連接於基板11上。接著，如第1B圖所示，係以封裝膠體13進行半導體晶片12之封裝。當進行封裝製程時，由於半導體晶片12之非主動面122為一平面，因此，封裝膠體13會有少部分溢膠(Resin bleeding)至半導體晶片12非主動面122的部分表面上。而半導體封裝件1對於封裝膠體13的溢膠面積範圍係有一定的規範，最佳狀況為封裝膠體13表面與該半導體晶片12的非主動面122齊平。因此，若溢膠範圍超過規範之範圍標準時，例如封裝膠體13溢出至該半導體晶片12之非主動面122上時，則除了後續接置散熱件14時會有平整性問題外，亦會有散熱件14的散熱效率下降的問題發生。
因此，如何控制封裝膠體溢流的範圍實為當前急需解決的問題。
據此，本發明提供一種半導體封裝件，包括：基板；設置並電性連接於該基板上之半導體晶片，其中，該半導體晶片之頂面係具有溝槽；以及形成於該基板上之封裝膠體，且包覆該半導體晶片側面並外露出該半導體晶片頂面。
本發明復提供一種半導體封裝件之製法，包括：設置並電性連接一半導體晶片於基板上，其中，該半導體晶片之頂面具有溝槽；以及於該基板上形成封裝膠體，以包覆該半導體晶片側面並外露出該半導體晶片之頂面。
本發明復提供一種半導體晶圓，包括：彼此相連以形成一片體之複數個半導體晶片，其中，各該半導體晶片之頂面形成有溝槽。
本發明復提供一種半導體晶片，係具有溝槽，形成於該半導體晶片之頂面。
由上可知，本發明之半導體封裝件及其製法，藉由該半導體晶片之溝槽之設置，使得封裝膠體於封裝該半導體晶片時，即使因溢漏封裝膠體而覆蓋該半導體晶片之非主動面時，俾藉由溝槽的隔離而保護後續所設置的散熱件區域不被封裝膠體覆蓋，亦即，避免習知設置散熱片於半導體晶片之非主動面上，因溢漏封裝膠體而覆蓋於該散熱片之設置區域時，造成散熱片的平整性以及散熱效率下降的問題，因此得以提升半導體封裝件之品質。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“下”、“頂”、“側”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
請參閱第2A及2B圖，係為本發明半導體封裝件2之剖面示意圖。該半導體封裝件2包括基板21、半導體晶片22以及封裝膠體23。基板21上係設置並電性連接半導體晶片22，該半導體晶片22之頂面形成有溝槽223，於圖式中，該半導體晶片22之頂面亦即非主動面222，而於此實施例中，該半導體晶片22係透過導電元件25覆晶於該基板21上。封裝膠體23係形成於該基板21上，且包覆該半導體晶片22側面224並外露出該半導體晶片22頂面。
而於完成上述半導體封裝件2結構之後，該半導體晶片22之頂面係接置散熱件24以逸散及傳導該半導體晶片22產生之熱量。於此實施例中，半導體晶片22頂面形成的溝槽223可為環形，並形成於靠近該半導體晶片22之頂面側邊處，該散熱件24即接置於為該環形溝槽223所圈圍出之該半導體晶片22頂面上。由於實際封裝半導體晶片22時，部分封裝膠體23可能會溢流至半導體晶片22之非主動面222(即頂面)上，造成接置散熱件24平整性不佳的問題，因此，本發明係藉由該圍繞之溝槽223隔絕溢至該半導體晶片22非主動面222之封裝膠體23，使得部分封裝膠體23填入至該溝槽223中，以解決接置散熱件24平整性不佳的問題。
接著，請參閱第3A至3D圖，係用以舉例說明本發明半導體封裝件製法之剖面示意圖。
如第3A圖所示，提供一作承載之用的基板31。
如第3B圖所示，設置並電性連接一半導體晶片32於該基板31上，其中，半導體晶片32之頂面係具有溝槽323，於此實施例中，半導體晶片32係透過導電元件35覆晶於該基板31上，而該半導體晶片32之頂面即為非主動面322。
如第3C圖所示，模壓形成封裝膠體33於該基板31上，以包覆該半導體晶片32側面324並外露出該半導體晶片32頂面。
如第3D圖所示，於完成上述方法步驟後，可接置散熱件34於該半導體晶片32之頂面上，用以排除半導體晶片32產生之熱量。
於此實施例中，半導體晶片32頂面形成的溝槽323可為環形，並形成於靠近該半導體晶片32之頂面側邊處，而溝槽323可以雷射切割形成。需注意的是，該溝槽323係可於半導體晶圓尚未切割成半導體晶片32時形成，或者在已將半導體晶圓切割成半導體晶片32之後形成。當然，亦可於該半導體晶片32設置並電性連接於該基板31上之後，再於該半導體晶片32之頂面上形成溝槽323。
由於實際封裝半導體晶片32時，部分封裝膠體33可能會溢流至半導體晶片32之非主動面322上，造成接置散熱件34平整性不佳的問題，因此，本發明係藉由該圍繞之溝槽323隔絕溢至該半導體晶片32非主動面322之封裝膠體33，使得部分封裝膠體33填入至該溝槽323中，以解決接置散熱件34平整性不佳的問題。
請參閱第4A至4C圖，係用以說明半導體晶圓40及半導體晶片42之結構該半導體晶圓40包括複數個半導體晶片42，係彼此相連以形成一片體，其中，各該半導體晶片42之頂面形成有溝槽423。此外該溝槽423通常係為環形，且形成於該半導體晶片42之頂面近其側邊處。其中，前述之半導體晶圓表面係可以化學蝕刻方式、物理蝕刻方式(如反應式離子蝕刻、電漿蝕刻等)或以雷射形成溝槽423，之後復可進行晶圓切割製程，以形成單一具有溝槽423之半導體晶片42。
綜上所述，本發明之半導體晶圓、晶片、具有該晶片之半導體封裝件及其製法，藉由該溝槽隔絕溢至該半導體晶片頂面之封裝膠體，以控制封裝膠體溢流的範圍，避免該封裝膠體溢流至半導體晶片之頂面(即非主動表面)上，更確切而言，係避免部分封裝膠體溢流至該散熱片的設置區域內，以克服設置於該半導體晶片非主動面上之散熱件的平整性問題，提升半導體封裝件的品質。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
1、2、3．．．半導體封裝件
11、21、31．．．基板
12、22、32、42．．．半導體晶片
121、221、321．．．主動面
122、222、322．．．非主動面
223、323、423．．．溝槽
224、324．．．側面
13、23、33．．．封裝膠體
14、24、34．．．散熱件
15、25、35．．．導電元件
40．．．晶圓
第1A及1B圖係為習知半導體封裝件之剖面示意圖；
第2A及2B圖係為本發明半導體封裝件之剖面示意圖；
第3A至3D圖係為本發明半導體封裝件製法之剖面示意圖；以及
第4A至4C圖係說明半導體晶圓及半導體晶片之結構示意圖。
2．．．半導體封裝件
21．．．基板
22．．．半導體晶片
221．．．主動面
222．．．非主動面
223．．．溝槽
224．．．側面
23．．．封裝膠體
24．．．散熱件
25．．．導電元件

Claims (16)

  1. 一種半導體封裝件，包括：基板；半導體晶片，係設置並電性連接於該基板上，且該半導體晶片之非主動面形成有溝槽；以及封裝膠體，係形成於該基板上，且包覆該半導體晶片之側面，並外露出該半導體晶片之非主動面。
  2. 如申請專利範圍第1項所述之半導體封裝件，復包括散熱件，係接置於該半導體晶片之非主動面上。
  3. 如申請專利範圍第1項所述之半導體封裝件，其中，該半導體晶片係透過導電元件以覆晶方式接置於該基板上。
  4. 如申請專利範圍第1項所述之半導體封裝件，其中，該溝槽係為環形，且形成於該半導體晶片之非主動面近其側邊處。
  5. 如申請專利範圍第1項所述之半導體封裝件，其中，部分該封裝膠體係填入該溝槽中。
  6. 一種半導體封裝件之製法，係包括：於基板上設置並電性連接一半導體晶片，其中，該半導體晶片之非主動面具有溝槽；以及於該基板上形成封裝膠體，以包覆該半導體晶片側面，並外露出該半導體晶片之非主動面。
  7. 如申請專利範圍第6項所述之半導體封裝件之製法，復包括接置一散熱件於該半導體晶片之非主動面上。
  8. 如申請專利範圍第6項所述之半導體封裝件之製法，其中，該半導體晶片係透過導電元件以覆晶方式接置於該基板上。
  9. 如申請專利範圍第6項所述之半導體封裝件之製法，其中，該溝槽係為環形，且形成於該半導體晶片之非主動面近其側邊處。
  10. 如申請專利範圍第6項所述之半導體封裝件之製法，其中，部分該封裝膠體係填入該溝槽中。
  11. 如申請專利範圍第6項所述之半導體封裝件之製法，其中，該溝槽係以雷射切割形成。
  12. 如申請專利範圍第6項所述之半導體封裝件之製法，其中，該溝槽係於半導體晶圓尚未切割成半導體晶片時形成或已切割成半導體晶片後形成。
  13. 一種半導體晶圓，包括：複數個半導體晶片，係彼此相連以形成一片體，其中，各該半導體晶片之非主動面形成有溝槽。
  14. 如申請專利範圍第13項所述之半導體晶圓，其中，該溝槽係為環形，且形成於該半導體晶片之非主動面近其側邊處。
  15. 一種半導體晶片，係具有溝槽形成於該半導體晶片之非主動面。
  16. 如申請專利範圍第15項所述之半導體晶圓，其中，該溝槽係為環形，且形成於該半導體晶片之非主動面近其側邊處。
TW100126530A 2011-07-27 2011-07-27 半導體晶圓、晶片、具有該晶片之半導體封裝件及其製法 TWI443785B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100126530A TWI443785B (zh) 2011-07-27 2011-07-27 半導體晶圓、晶片、具有該晶片之半導體封裝件及其製法
CN2011102662953A CN102903684A (zh) 2011-07-27 2011-09-05 半导体晶片、芯片、具有该芯片的半导体封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100126530A TWI443785B (zh) 2011-07-27 2011-07-27 半導體晶圓、晶片、具有該晶片之半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201306190A TW201306190A (zh) 2013-02-01
TWI443785B true TWI443785B (zh) 2014-07-01

Family

ID=47575860

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100126530A TWI443785B (zh) 2011-07-27 2011-07-27 半導體晶圓、晶片、具有該晶片之半導體封裝件及其製法

Country Status (2)

Country Link
CN (1) CN102903684A (zh)
TW (1) TWI443785B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109065512B (zh) * 2013-08-15 2021-11-09 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN112331568B (zh) * 2020-11-04 2022-12-23 青岛歌尔微电子研究院有限公司 芯片防溢胶封装方法
TWI796726B (zh) * 2021-07-13 2023-03-21 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2459754Y (zh) * 2000-12-14 2001-11-14 胜开科技股份有限公司 一种集成电路
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
CN100533722C (zh) * 2002-07-01 2009-08-26 株式会社瑞萨科技 半导体器件
CN1549337A (zh) * 2003-05-09 2004-11-24 华泰电子股份有限公司 防止半导体封装件中散热片溢胶的散热片装置
TWM273082U (en) * 2005-04-01 2005-08-11 Lingsen Precision Ind Ltd Structure for preventing glue from spilling used in carrier board for packaging integrated circuit
CN101114624A (zh) * 2006-07-27 2008-01-30 矽品精密工业股份有限公司 散热型半导体封装件及其散热结构
CN100539052C (zh) * 2006-12-08 2009-09-09 日月光半导体制造股份有限公司 封装结构及其封装方法
CN101221930B (zh) * 2007-01-10 2010-06-09 日月光半导体制造股份有限公司 芯片封装结构及其封装方法

Also Published As

Publication number Publication date
TW201306190A (zh) 2013-02-01
CN102903684A (zh) 2013-01-30

Similar Documents

Publication Publication Date Title
TWI500091B (zh) 封裝一半導體裝置之方法及封裝裝置
TWI420640B (zh) 半導體封裝裝置、半導體封裝結構及其製法
TW201308539A (zh) 具有增大焊接接觸面的晶圓級封裝結構及製備方法
TWI680550B (zh) 堆疊式封裝結構及其製法
TWI503928B (zh) 半導體封裝件及其製法與中介板結構
KR101368793B1 (ko) 반도체 패키지 및 그 제조 방법
TWI524482B (zh) 晶片封裝結構及其製造方法
US20160351462A1 (en) Fan-out wafer level package and fabrication method thereof
TW201507064A (zh) 半導體封裝件及其製法
TWI518852B (zh) 半導體封裝件及其製法
JP2010232471A (ja) 半導体装置の製造方法および半導体装置
TWI443785B (zh) 半導體晶圓、晶片、具有該晶片之半導體封裝件及其製法
TWI431728B (zh) 具強化式基座之半導體封裝構造
US20140077387A1 (en) Semiconductor package and fabrication method thereof
CN102683264B (zh) 半导体结构的制作方法
TWI556383B (zh) 封裝結構及其製法
TWI575676B (zh) 電子封裝結構及其製法
TW201401451A (zh) 半導體封裝結構
TWI719006B (zh) 半導體裝置
TW202224034A (zh) 晶片封裝方法以及晶片封裝單元
TWI514529B (zh) 半導體封裝件及其製法與半導體結構暨半導體基板及其製法
TWI556381B (zh) 半導體封裝件及其製法
TW201445644A (zh) 半導體封裝件之製法
TW202143400A (zh) 電子封裝件及其製法
CN107017222B (zh) 半导体装置以及制造半导体装置的方法