CN101221930B - 芯片封装结构及其封装方法 - Google Patents

芯片封装结构及其封装方法 Download PDF

Info

Publication number
CN101221930B
CN101221930B CN2007100038649A CN200710003864A CN101221930B CN 101221930 B CN101221930 B CN 101221930B CN 2007100038649 A CN2007100038649 A CN 2007100038649A CN 200710003864 A CN200710003864 A CN 200710003864A CN 101221930 B CN101221930 B CN 101221930B
Authority
CN
China
Prior art keywords
chip
active region
packaging
stop ring
excessive glue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100038649A
Other languages
English (en)
Other versions
CN101221930A (zh
Inventor
翁国良
卢勇利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2007100038649A priority Critical patent/CN101221930B/zh
Publication of CN101221930A publication Critical patent/CN101221930A/zh
Application granted granted Critical
Publication of CN101221930B publication Critical patent/CN101221930B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种芯片封装结构，包括一封装基板、一芯片、多条导线、一溢胶防止环与一封装胶体。封装基板具有一承载表面与配置在承载表面上的多个连接点。芯片配置在承载表面上，其远离封装基板的一表面上具有一有源区域与多个焊垫，这些焊垫位于有源区域的外围，而这些导线连接这些焊垫与这些连接点。溢胶防止环配置在芯片上，其位于这些焊垫与有源区域之间，并围绕有源区域，并且溢胶防止环上具有至少一缓冲槽，其同样围绕有源区域。封装胶体配置在封装基板与芯片上，封装胶体至少覆盖这些焊垫、这些连接点与这些导线，并暴露出有源区域。

Description

芯片封装结构及其封装方法
技术领域
本发明涉及一种半导体元件及其方法，特别是关于一种芯片封装结构及其封装方法。
背景技术
在科技时代中，电子装置在日常生活中占有举足轻重的地位，而电子装置的核心便是芯片，芯片可以透过承载器(carrier)与其它芯片或无源元件连接。举例而言，上述电子装置可以是数码相机(digital camera)或数码摄像机(digital video camera)。数码相机或数码摄像机能够感测影像的原因主要在于配置有可以感测光线强度的光电元件。此外，通过封装方法可使光电元件内的芯片通过多条导线(bonding wire)与承载器连接，同时可保护这些导线避免受到外界温度、湿气与噪声的影响。
图1是一种光电元件的芯片封装结构的侧视剖面示意图。请参考图1A，芯片封装结构100包括一封装基板110、一芯片120、多条导线130、一溢胶防止环140与一封装胶体150。其中，封装基板110具有一承载表面112与配置在承载表面112上的多个连接点114。芯片120配置在承载表面112上，而芯片120在远离封装基板110的一表面122上具有一有源区域(active region)124与多个焊垫126，并且这些焊垫126位于有源区域124的外围。
此外，这些导线130连接这些焊垫126与这些连接点114，从而使芯片120与封装基板110彼此连接。溢胶防止环140配置在芯片120上，位于这些焊垫126与有源区域124之间，并围绕有源区域124。另外，封装胶体150配置在封装基板110与芯片120上，封装胶体150包覆这些焊垫126、这些连接点114、这些导线130与部分的溢胶防止环140，并且暴露出有源区域124。
请参考图1B，其为图1A的芯片封装结构在进行封装时的示意图。值得注意的是，现有的芯片封装结构100在进行封装方法(molding process)时，由于溢胶防止环140与模具组M的第二模具M2(第一模具M1承载封装基板110)之间无法完全密合，所以两者之间仍存在狭小的间隙。因此，当熔融的封装胶体150注入第一模具M1与第二模具M2在芯片120外围所形成的一模穴C时，熔融的封装胶体150容易通过该狭小间隙而溢流到有源区域124，从而造成有源区域124受到溢胶(flash)的污染。
发明内容
本发明的目的在于提供一种芯片封装结构，其溢胶防止环具有缓冲槽，以使芯片的有源区域不会受到溢胶污染。
本发明的另一目的在于提供一种芯片封装方法，以使芯片在进行封装时，其溢胶防止环的缓冲槽可容纳溢流的封装胶体，从而使芯片的有源区域不会受到溢胶的污染。
为实现上述目的，本发明提出一种芯片封装结构，包括一封装基板、一芯片、多条导线、一溢胶防止环与一封装胶体。其中，封装基板具有一承载表面以及配置在承载表面上的多个连接点。芯片配置在承载表面上，芯片远离封装基板的一表面上具有一有源区域以及多个焊垫，并且这些焊垫位于有源区域的外围，而这些导线连接这些焊垫与这些连接点。此外，溢胶防止环配置在芯片上，溢胶防止环位于这些焊垫与有源区域之间，并围绕有源区域，并且溢胶防止环上具有至少一缓冲槽，其同样围绕有源区域。另外，封装胶体配置在封装基板与芯片上，其中封装胶体至少覆盖这些焊垫、这些连接点与这些导线，并暴露出有源区域。
在本发明的一实施例中，上述缓冲槽暴露出芯片的表面。此外，芯片表面在对应于缓冲槽的位置上具有一凹陷。
在本发明的一实施例中，上述封装胶体覆盖部分的溢胶防止环。
在本发明的一实施例中，上述溢胶防止环的材料为金属。
在本发明的一实施例中，上述芯片包括电荷耦合元件、互补金氧半导体影像传感器、指纹识别器或是光二极管。
本发明提出的芯片封装方法包括下列步骤：首先，提供一封装基板，该封装基板具有一承载表面以及配置在承载表面上的多个连接点。接着，配置一芯片在承载表面上，芯片远离封装基板的一表面上具有一有源区域以及多个焊垫，并且这些焊垫位于有源区域的外围。然后，在芯片表面上形成一溢胶防止环，其位于这些焊垫与有源区域之间，并围绕有源区域。之后，在溢胶防止环上形成至少一缓冲槽，其同样围绕有源区域。然后，进行打线接合，以通过多条导线连接这些焊垫与其所对应的这些连接点。接着，提供一模具组，模具组包括一第一模具与一第二模具，第一模具承载封装基板，而第二模具压在溢胶防止环上，并覆盖有源区域，并且第一模具与第二模具在芯片外围形成一模穴，其中这些导线、这些连接点以及这些焊垫位于模穴内，而缓冲槽位于模穴外。随后，形成一封装胶体在模穴内，以使封装胶体覆盖这些焊垫、这些连接点与这些导线。最后，移除模具组，以暴露出有源区域。
在本发明的一实施例中，上述缓冲槽可通过蚀刻过程或激光钻孔在溢胶防止环上形成。
在本发明的一实施例中，上述芯片封装方法进一步包括在芯片表面对应于缓冲槽的位置上形成一凹陷，而缓冲槽暴露出凹陷。
在本发明的一实施例中，上述凹陷是在形成溢胶防止环之前预先形成。
在本发明的一实施例中，上述凹陷是在形成缓冲槽时一起形成。
与现有技术相比，由于本发明的溢胶防止环具有缓冲槽或芯片的表面具有对应的凹陷，所以在进行形成封装胶体的封装过程中，缓冲槽或与其对应的凹陷所形成的容纳空间可容纳溢流的封装胶体。因此，芯片的有源区域可避免受到溢胶的污染。
为让本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1A是现有的一种光电元件的芯片封装结构的侧视剖面示意图。
图1B是图1A的芯片封装结构在进行封装时的方法示意图。
图2是本发明第一实施例的一种芯片封装结构的侧视剖面示意图。
图3A至图3H是图2的芯片封装结构在封装过程中各步骤的侧视剖面示意图。
图4是本发明第二实施例的一种芯片封装结构的侧视剖面示意图。
图5是本发明第三实施例的一种芯片封装结构的侧视剖面示意图。
图6A至图6C是图5的芯片封装结构的凹陷的形成步骤示意图。
具体实施方式
第一实施例
图2是本发明第一实施例的一种芯片封装结构的侧视剖面示意图。第一实施例的芯片封装结构200包括一封装基板210、一芯片220、多条导线230、一溢胶防止环240与一封装胶体250。其中，封装基板210具有一承载表面212以及配置在承载表面212上的多个连接点214。芯片220配置在承载表面212上，芯片220在远离封装基板210的一表面上222具有一有源区域224以及多个焊垫226，并且这些焊垫226位于有源区域224的外围，而这些导线230连接这些焊垫226与这些连接点214。
第一实施例中，芯片220可以是应用于数码相机或数码摄像机的影像感测元件(image sensor)，包括电荷耦合元件、互补金氧半导体影像传感器、指纹识别器或是光二极管。芯片220的功能为接收一外部光讯号(透过有源区域224来撷取外部的影像)以转换为电讯号而加以处理。此外，这些焊垫226、这些导线230与这些连接点214仅排列在芯片220或封装基板210的单边上，但也可环绕于芯片220或封装基板210的周围。
溢胶防止环240配置在芯片220上。溢胶防止环240位于这些焊垫226与有源区域224之间，并围绕有源区域224，并且溢胶防止环240上具有至少一缓冲槽242(图2显示两个)，其同样围绕有源区域224。在第一实施例中，这些缓冲槽242的深度并未深及芯片220的表面222，并且溢胶防止环240的材料为金属。此外，溢胶防止环240的这些缓冲槽242的功能为防止封装过程中封装胶体250溢流而污染芯片220的有源区域224(详见下述)。
封装胶体250配置在封装基板210与芯片220上，其中封装胶体250至少覆盖这些焊垫226、这些连接点214与这些导线230，并暴露出有源区域224。在第一实施例中，封装胶体250进一步覆盖部分的溢胶防止环240。此外，封装胶体250的功能为保护这些导线230，避免外界的湿气、热量与噪声的影响，并且封装胶体250可支撑这些导线230以及提供能够手持的形状。
以下将对第一实施例的芯片封装结构的封装方法作一详细说明。图3A至图3H为图2芯片封装结构的封装方法的侧视剖面示意图。第一实施例的芯片封装方法包括下列步骤：首先，请参考图3A，提供一封装基板210，封装基板210具有一承载表面212以及配置在承载表面212上的多个连接点214。接着，请参考图3B，配置一芯片220在承载表面212上，芯片220在远离封装基板210的一表面222上具有一有源区域224以及多个焊垫226，并且这些焊垫226位于有源区域224的外围。
然后，请参考图3C，在芯片220表面222上形成一溢胶防止环240，其位于这些焊垫226与有源区域224之间，并围绕有源区域224。之后，请参考图3D，在溢胶防止环240上形成至少一缓冲槽242(图3D显示两个)，其同样围绕有源区域224，而形成这些缓冲槽242的方式可通过蚀刻过程或激光钻孔而成型。接着，请参考图3E，进行打线接合(wirebonding)，以通过多条导线230连接这些焊垫226与其所对应的这些连接点214。
接着，请参考图3F，提供一模具组M’，其包括一第一模具M1’与一第二模具M2’，第一模具M1’承载封装基板210，而第二模具M2’压在溢胶防止环240上，并覆盖有源区域224。由图3F可知，第二模具M2’并未触及有源区域224，以避免有源区域224内的元件(未图示)受压而损坏。第一模具M1’与第二模具M2’在芯片220外围形成一模穴C’，其中这些导线230、这些连接点214以及这些焊垫226位于模穴C’内，而这些缓冲槽242位于模穴C’外。
然后，请参考图3G，进行封装，形成一封装胶体250在模穴C’内，以使封装胶体250覆盖这些焊垫226、这些连接点214与这些导线230。在此必须说明的是，由于第二模具M2’与溢胶防止环240之间并非完全密合，并且注入模穴C’的封装胶体250为熔融状态，因此熔融的封装胶体250通常不可避免地会溢流到第二模具M2’与溢胶防止环240之间的间隙中。然而，由于溢胶防止环240具有这些缓冲槽242，因此可以容纳溢流的封装胶体250以避免芯片220的有源区域224受到溢胶污染，换句话说，封装胶体250可覆盖部分的溢胶防止环240。最后，请参考图3G与图3H，移除模具组M’，以暴露出有源区域224，而图2的芯片封装结构200即可完成。
第二实施例
图4为本发明第二实施例的一种芯片封装结构的侧视剖面示意图。请参考图2与图4，第二实施例的芯片封装结构300与第一实施例的芯片封装结构200的不同之处在于：第二实施例的溢胶防止环340的这些缓冲槽342可暴露出芯片320的表面322，换句话说，这些缓冲槽342的深度深及芯片320的表面322，以使得这些缓冲槽342的容纳空间较大。此外，这些缓冲槽342的功能，形成的步骤顺序与方式则与第一实施例所述相同，因此在此不再赘述。
第三实施例
图5为本发明第三实施例的一种芯片封装结构的侧视剖面示意图。请参考图4与图5，第三实施例的芯片封装结构400与第二实施例的芯片封装结构300的不同之处在于：第三实施例的芯片420的表面422在对应于这些缓冲槽442的位置上具有多个凹陷428(通常与这些缓冲槽442的数目相同)，并且这些缓冲槽442暴露出这些凹陷428，以使得这些缓冲槽442与这些凹陷428所共同具有的容纳空间较大。
此外，第三实施例的芯片封装方法与第一实施例的芯片封装方法有所不同。图6A至图6C为图5的芯片封装结构的凹陷的形成步骤示意图。请参考图6A与图3B，在相当于图3B的步骤之后，也即图6A的芯片420配置在封装基板410的承载表面412上的步骤之后，可以蚀刻过程或激光钻孔的方式在芯片420的表面422形成这些凹陷428。接着，请参考图6B，在芯片420的表面422上形成溢胶防止环440。接着，请参考图6C，可以蚀刻过程或激光钻孔的方式在溢胶防止环440上形成多个缓冲槽442，并且这些缓冲槽442对应暴露这些凹陷428，而这些缓冲槽442与所对应的凹陷428共同形成容纳空间。至于第三实施例随后的其余步骤则与第一实施例的图3E至图3H所示相同，因此在此也不再赘述。
在此必须说明的是，形成这些凹陷428的步骤并不限定在图6A的芯片420配置在封装基板410的承载表面412上的步骤之后，也可在晶圆(未图示)切割为多个芯片420之前预先在晶圆上形成(也即，这些凹陷428在图6B的形成溢胶防止环440的步骤之前预先形成即可)，或这些凹陷428在图6C形成这些缓冲槽442时一起形成。因此，第三实施例的芯片封装结构的这些凹陷的形成步骤仅是举例性质而非用于限定本发明。
综上所述，本发明的芯片封装结构及其封装方法具有以下的优点：
(一)由于本发明的溢胶防止环具有缓冲槽，所以在进行形成封装胶体的封装过程中，缓冲槽可容纳溢流的封装胶体。因此，芯片的有源区域可避免受到溢胶的污染。
(二)由于本发明的溢胶防止环具有缓冲槽并且芯片的表面具有对应的凹陷，所以在进行形成封装胶体的封装过程中，缓冲槽与对应的凹陷可共同容纳溢流的封装胶体。因此，芯片的有源区域可避免受到溢胶的污染。

Claims (9)

1.一种芯片封装结构，包括：
一封装基板，具有一承载表面以及配置在所述承载表面上的多个连接点；
一芯片，配置在所述承载表面上，所述芯片远离所述封装基板的一表面上具有一有源区域以及多个焊垫，并且所述焊垫位于所述有源区域的外围；
多条导线，连接所述焊垫与所述连接点；
一溢胶防止环，配置在所述芯片上，所述溢胶防止环位于所述焊垫与所述有源区域之间，并围绕所述有源区域；
一封装胶体，配置在所述封装基板与所述芯片上，其中所述封装胶体至少覆盖所述焊垫、所述连接点与所述导线；
其特征在于：所述溢胶防止环上具有至少一缓冲槽，其同样围绕所述芯片的有源区域；所述封装胶体完全暴露出所述芯片的有源区域。
2.根据权利要求1所述的芯片封装结构，其特征在于所述缓冲槽暴露出所述芯片的表面。
3.根据权利要求2所述的芯片封装结构，其特征在于所述芯片表面在对应于所述缓冲槽的位置上具有一凹陷。
4.根据权利要求1所述的芯片封装结构，其特征在于所述封装胶体覆盖部分的所述溢胶防止环。
5.根据权利要求1所述的芯片封装结构，其特征在于所述溢胶防止环的材料为金属。
6.一种芯片封装方法，包括下列步骤：
提供一封装基板，所述封装基板具有一承载表面以及配置在所述承载表面上的多个连接点；
配置一芯片在所述承载表面上，所述芯片远离所述封装基板的一表面上具有一有源区域以及多个焊垫，并且所述焊垫位于所述有源区域的外围；
在所述芯片表面上形成一溢胶防止环，所述溢胶防止环位于所述焊垫与所述有源区域之间，并围绕所述有源区域；
进行打线接合，以通过多条导线连接所述焊垫与其所对应的所述连接点；
提供一模具组，所述模具组包括一第一模具与一第二模具，所述第一模具承载所述封装基板，而所述第二模具压在所述溢胶防止环上，并覆盖所述有源区域，并且所述第一模具与所述第二模具在所述芯片外围形成一模穴，其中所述导线、所述连接点以及所述焊垫位于所述模穴内；
形成一封装胶体在所述模穴内，以使封装胶体覆盖所述焊垫、所述连接点与所述导线；
移除所述模具组，以暴露出所述有源区域；
其特征在于：所述芯片封装方法进一步包括在所述溢胶防止环上形成至少一缓冲槽这一步骤，所述缓冲槽围绕所述有源区域，并位于所述模具组所形成的模穴外。
7.根据权利要求6所述的芯片封装方法，其特征在于所述缓冲槽是通过蚀刻过程或激光钻孔在所述溢胶防止环上形成。
8.根据权利要求6所述的芯片封装方法，特征在于进一步包括在所述芯片表面对应于所述缓冲槽的位置上形成一凹陷，而所述缓冲槽暴露出所述凹陷。
9.根据权利要求8所述的芯片封装方法，其特征在于所述凹陷是在形成所述溢胶防止环之前预先形成，或者在形成所述缓冲槽时一起形成。
CN2007100038649A 2007-01-10 2007-01-10 芯片封装结构及其封装方法 Active CN101221930B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100038649A CN101221930B (zh) 2007-01-10 2007-01-10 芯片封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100038649A CN101221930B (zh) 2007-01-10 2007-01-10 芯片封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN101221930A CN101221930A (zh) 2008-07-16
CN101221930B true CN101221930B (zh) 2010-06-09

Family

ID=39631658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100038649A Active CN101221930B (zh) 2007-01-10 2007-01-10 芯片封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN101221930B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109413303A (zh) * 2017-08-18 2019-03-01 宁波舜宇光电信息有限公司 感光组件、成像模组、智能终端及制造感光组件的方法和模具
EP3672220A4 (en) * 2017-08-18 2020-09-09 Ningbo Sunny Opotech Co., Ltd. PHOTO-SENSITIVE ARRANGEMENT, IMAGE GENERATION MODULE, INTELLIGENT END DEVICE AND METHOD AND FORM FOR CREATING A LIGHT-SENSITIVE ARRANGEMENT

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI443785B (zh) * 2011-07-27 2014-07-01 矽品精密工業股份有限公司 半導體晶圓、晶片、具有該晶片之半導體封裝件及其製法
CN104851853A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构及封装方法
CN105977224A (zh) * 2016-06-23 2016-09-28 华天科技（西安）有限公司 一种防止表面溢塑封料的封装件围坝结构及其制造方法
CN105977214A (zh) * 2016-06-23 2016-09-28 华天科技（西安）有限公司 一种基于露芯塑封工艺的tsv芯片封装件及其制造方法
CN106711319A (zh) * 2016-12-23 2017-05-24 无锡市好达电子有限公司 Csp封装的声表面波滤波器芯片隔离槽
CN111090185A (zh) * 2019-12-24 2020-05-01 豪威半导体（上海）有限责任公司 点胶方法
CN111755406B (zh) * 2020-06-28 2022-04-26 西安微电子技术研究所 减少无应力释放器件焊点应力的结构、制作方法及应用
CN112331568B (zh) * 2020-11-04 2022-12-23 青岛歌尔微电子研究院有限公司 芯片防溢胶封装方法
CN114242685A (zh) * 2021-12-01 2022-03-25 展讯通信（上海）有限公司 双面封装组件及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1476065A (zh) * 2003-05-15 2004-02-18 王鸿仁 影像传感器封装法
US20060256222A1 (en) * 2005-05-11 2006-11-16 Yu-Pin Tsai CIS Package and Method Thereof
CN1873992A (zh) * 2005-06-03 2006-12-06 鸿富锦精密工业（深圳）有限公司 影像感测器封装和封装制程

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1476065A (zh) * 2003-05-15 2004-02-18 王鸿仁 影像传感器封装法
US20060256222A1 (en) * 2005-05-11 2006-11-16 Yu-Pin Tsai CIS Package and Method Thereof
CN1873992A (zh) * 2005-06-03 2006-12-06 鸿富锦精密工业（深圳）有限公司 影像感测器封装和封装制程

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109413303A (zh) * 2017-08-18 2019-03-01 宁波舜宇光电信息有限公司 感光组件、成像模组、智能终端及制造感光组件的方法和模具
CN110832836A (zh) * 2017-08-18 2020-02-21 宁波舜宇光电信息有限公司 感光组件、成像模组、智能终端及制造感光组件的方法和模具
EP3672220A4 (en) * 2017-08-18 2020-09-09 Ningbo Sunny Opotech Co., Ltd. PHOTO-SENSITIVE ARRANGEMENT, IMAGE GENERATION MODULE, INTELLIGENT END DEVICE AND METHOD AND FORM FOR CREATING A LIGHT-SENSITIVE ARRANGEMENT
JP6992163B2 (ja) 2017-08-18 2022-01-13 ▲寧▼波舜宇光▲電▼信息有限公司 感光アセンブリ、イメージングモジュール、スマート端末及び感光アセンブリの製造方法と金型
CN109413303B (zh) * 2017-08-18 2023-06-30 宁波舜宇光电信息有限公司 感光组件、成像模组、智能终端及制造感光组件的方法和模具

Also Published As

Publication number Publication date
CN101221930A (zh) 2008-07-16

Similar Documents

Publication Publication Date Title
CN101221930B (zh) 芯片封装结构及其封装方法
TWI289916B (en) Chip package and package process thereof
KR101031394B1 (ko) 광 센서 패키지
JP5378781B2 (ja) 半導体装置の製造方法および半導体装置
US7410836B2 (en) Method for fabricating a photosensitive semiconductor package
US7723146B2 (en) Integrated circuit package system with image sensor system
US7741161B2 (en) Method of making integrated circuit package with transparent encapsulant
US20080105941A1 (en) Sensor-type semiconductor package and fabrication
US20090045476A1 (en) Image sensor package and method for forming the same
US9087794B2 (en) Manufacturing method of molded package
JP6204577B2 (ja) オプトエレクトロニクス部品およびその製造方法
US20090256222A1 (en) Packaging method of image sensing device
JP2005502205A (ja) 表面実装可能な光結合素子パッケージ
US11193821B2 (en) Ambient light sensor with light protection
US6643919B1 (en) Method of fabricating a semiconductor device package having a core-hollowed portion without causing resin flash on lead frame
CN101241890A (zh) 芯片封装结构及其制作方法
TWI445139B (zh) 晶片封裝結構、晶片封裝模具與晶片封裝製程
KR101106329B1 (ko) 광 센서 패키징 방법
CN101162711A (zh) 封装盖板、芯片封装结构及其制造方法
KR20190053783A (ko) 수지 봉지 금형 및 반도체 장치의 제조 방법
CN101567333A (zh) 图像感测装置及其封装方法
US20080061425A1 (en) Chip package structure and fabricating method thereof
KR20040033193A (ko) 이미지 센서용 반도체 칩 패키지 및 제조 방법
CN101188202A (zh) 感测式封装件及其制造方法
CN100444361C (zh) 芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant