KR20190053783A - 수지 봉지 금형 및 반도체 장치의 제조 방법 - Google Patents

수지 봉지 금형 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20190053783A
KR20190053783A KR1020180134567A KR20180134567A KR20190053783A KR 20190053783 A KR20190053783 A KR 20190053783A KR 1020180134567 A KR1020180134567 A KR 1020180134567A KR 20180134567 A KR20180134567 A KR 20180134567A KR 20190053783 A KR20190053783 A KR 20190053783A
Authority
KR
South Korea
Prior art keywords
cavity
die pad
lead
depth
mold
Prior art date
Application number
KR1020180134567A
Other languages
English (en)
Inventor
야스히로 다구치
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20190053783A publication Critical patent/KR20190053783A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

다이 패드 (4) 를 이너 리드의 높이보다 하방에 다운 세팅시키고, 다운 세팅시키는 단차가 하금형 (11) 에 형성된 하형 캐비티 (11a) 의 깊이 (h3) 보다 커지도록 가공된 리드 프레임 (9) 을, 다이 패드 (4) 의 이면이 하형 캐비티 바닥면 (11b) 에 맞닿도록 배치하고, 이것을 상형 캐비티 (12a) 와 이 개구 단부에 연통되어 있는 서스펜션 리드 릴리스 홈 (15) 을 갖는 상금형 (12) 과 하금형 (11) 에 의해 클램프하고, 수지 봉지한다.

Description

수지 봉지 금형 및 반도체 장치의 제조 방법{RESIN SEALING MOLD AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 수지 봉지 금형 및 반도체 장치의 제조 방법에 관한 것이다.
파워 반도체로 대표되는 방열 특성을 필요로 하는 반도체 패키지는 반도체 칩을 재치 (載置) 하는 다이 패드의 이면을 수지로부터 노출시켜 방열판으로 하고, 기판 실장시에 이 방열판을 기판에 땜납 접합하여, 기판으로 열을 빠져나가게 하는 구조로 하고 있는 것이 일반적이다.
도 10 은 종래의 수지 봉지 금형에 리드 프레임을 세팅한 상태의 단면도이다. 도 10(a) 는 단면도, 도 10(b) 는 캐비티 부분의 확대 단면도이다. 도면에서는 하금형 (21) 과 상금형 (22) 사이에 리드 프레임 (9) 이 클램프된 상태를 나타내고 있다. 상금형 (22) 에는 상형 캐비티 (22a) 가 형성되고, 대향하도록 하형 캐비티 (21a) 가 형성되어 있다. 하형 캐비티 (21a) 에는 서스펜션 리드 (2) 에 의해 다운 세팅된 다이 패드 (4) 가 형성되고, 다이 패드 (4) 의 이면이 하금형 (21) 의 상면에 접하여 재치되어 있다. 이 때, 가공 편차를 고려하여, 다운 세팅된 다이 패드 (4) 의 굽힘 깊이를 하형 캐비티 (21a) 의 깊이보다 약간 크게 하고 있기 때문에, 금형에 의해 클램프되었을 때에 다이 패드 (4) 에 응력이 가해져, 그 이면은 중앙 부근이 들떠 간극 (S2) 이 발생한다. 이 상태에서 캐비티에 봉지 수지가 유입되면 다이 패드 (4) 의 이면의 들뜸에 의한 간극 (S2) 에 봉지 수지가 비집고 들어가 수지 버가 발생하게 된다. 발생한 수지 버는 다이 패드 (4) 의 이면으로부터의 방열을 저해하여 반도체 장치로서의 신뢰성을 현저하게 저하시킨다.
상기 과제 해결을 위하여, 몇 가지의 발명이 제안되어 있다. 예를 들어, 특허문헌 1 에는, 서스펜션 핀에 분기부를 형성한다는 기술이 개시되어 있다.
일본 공개특허공보 2008-227280호
그러나, 특허문헌 1 에 기재된 분기부를 형성하기 위해서는, 통상적인 스탬핑 금형으로 프레스 가공한 후에, 제거 펀치 및 다이를 사용한 추가 가공이 필요해진다. 추가 가공은 좁은 영역의 가공되기 때문에 리드 프레임 자체의 휨이나 굴곡도 발생하기 쉬워 형상이 안정되지 않는다. 또, 좁은 영역에 사용하는 제거 펀치 및 다이는 열화되기 쉬워, 정기적인 연마 혹은 교환이 필요해진다.
본 발명은, 이러한 사정을 감안하여 이루어진 것으로, 복잡한 추가 가공을 하지 않는 리드 프레임을 사용해도 수지 버를 발생시키지 않는 수지 봉지 금형 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제 해결을 위하여, 본 발명에서는 이하의 수단을 사용하였다.
다이 패드의 반도체 칩 탑재면의 반대면이 수지 봉지체로부터 노출된 반도체 장치를 성형하는 수지 봉지 금형으로서,
하금형에 형성된 하형 캐비티와,
상금형에, 상기 하형 캐비티와 대향하여 형성된 제 1 상형 캐비티와,
상기 제 1 상형 캐비티의 개구 단부 (端部) 에 연통하여 형성된 제 2 상형 캐비티를 갖는 것을 특징으로 하는 수지 봉지 금형으로 하였다.
다이 패드와, 상기 다이 패드를 지지하는 복수의 서스펜션 리드와, 상기 다이 패드의 근방에 이간되어 배치된 이너 리드와, 상기 이너 리드로부터 연신되어 형성된 아우터 리드를 형성한 리드 프레임을 준비하는 공정과,
상기 서스펜션 리드를 굴곡시키고, 상기 다이 패드가 상기 이너 리드의 높이보다 하방에 다운 세팅되고, 다운 세팅된 상기 다이 패드의 굽힘 깊이가 하금형에 형성된 하형 캐비티의 깊이보다 커지도록 상기 리드 프레임을 가공하는 공정과,
상기 다이 패드에 반도체 칩을 탑재하는 공정과,
상기 반도체 칩과 상기 이너 리드를 전기적으로 접속시키는 공정과,
상기 하형 캐비티의 바닥면에 상기 다이 패드의 반도체 칩 탑재면의 반대면을 맞닿게 하는 공정과,
상기 하형 캐비티와 쌍이 되는 제 1 상형 캐비티가 형성된 상금형을 상기 하금형과의 사이에 상기 리드 프레임을 클램프시킴과 함께, 상기 서스펜션 리드의 일부를 변형시키고, 변형된 부분을 상기 제 1 상형 캐비티 및 상기 제 1 상형 캐비티의 개구 단부에 연통하여 형성된 제 2 상형 캐비티에 넣는 공정과,
상기 하형 캐비티와 제 1 상형 캐비티와 제 2 상형 캐비티에 봉지 수지를 주입하여 수지 봉지하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법을 사용하였다.
상기 해결 수단을 사용함으로써, 얇은 수지 버의 발생이 없고, 방열성이 양호한 반도체 장치를 제공할 수 있다.
도 1 은 본 발명의 제 1 실시형태에 관련된 수지 봉지 금형의 단면도이다.
도 2 는 본 발명의 제 2 실시형태에 관련된 수지 봉지 금형의 단면도이다.
도 3 은 본 발명의 실시형태에 관련된 수지 봉지 금형으로 제조한 반도체 장치의 사시도이다.
도 4 는 본 발명의 실시형태에 관련된 수지 봉지 금형으로 제조한 반도체 장치의 상면도, 측면도, 이면도이다.
도 5 는 본 발명의 실시형태에 관련된 수지 봉지 금형을 사용한 반도체 장치의 제조 방법의 설명도이다.
도 6 은 도 5 에 계속되는, 본 발명의 실시형태에 관련된 수지 봉지 금형을 사용한 반도체 장치의 제조 방법의 설명도이다.
도 7 은 도 6 에 계속되는, 본 발명의 실시형태에 관련된 수지 봉지 금형을 사용한 반도체 장치의 제조 방법의 설명도이다.
도 8 은 도 7 에 계속되는, 본 발명의 실시형태에 관련된 수지 봉지 금형을 사용한 반도체 장치의 제조 방법의 설명도이다.
도 9 는 도 8 에 계속되는, 본 발명의 실시형태에 관련된 수지 봉지 금형을 사용한 반도체 장치의 제조 방법의 설명도이다.
도 10 은 종래의 수지 봉지 금형에 리드 프레임을 세팅한 상태의 단면도이다.
이하, 본 발명을 실시하기 위한 형태에 대하여, 도면을 사용하여 설명한다.
도 1 은 본 발명의 제 1 실시형태에 관련된 수지 봉지 금형의 단면도이다. 도 1(a) 는 상하 금형의 단면도, 도 1(b) 은 캐비티 단부의 확대도이다. 도 1(a) 에 나타내는 바와 같이, 금형 (100) 은, 쌍이 되는 하금형 (11) 및 상금형 (12) 으로 이루어진다. 하금형 (11) 에는 오목 형상의 하형 캐비티 (11a) 가 새겨지고, 그 외주측면인 하형 캐비티 측면 (11c) 에는 하금형 개구면 (13) 을 향하여 점차 넓어지는 테이퍼가 형성되어 있다. 또, 상금형 (12) 에는 오목 형상의 상형 캐비티 (12a) 가 새겨지고, 그 외주측면인 상형 캐비티 측면 (12c) 에는 상금형 개구면 (14) 을 향하여 점차 넓어지는 테이퍼가 형성되어 있다. 테이퍼는 성형 후의 수지 봉지체를 금형 (100) 으로부터 이형하기 쉽도록 하기 위한 것이다.
또, 하형 캐비티 (11a) 와 상형 캐비티 (12a) 는, 하금형 개구면 (13) 과 상금형 개구면 (14) 이 거의 맞도록 설계되어 있다. 또한, 상금형 (12) 에는 상형 캐비티 (12a) 의 개구단을 규정하는 상금형 개구면 (14) 의 단부와 연통하고 상형 캐비티 (12a) 에 비해 소용적의 캐비티인 서스펜션 리드 릴리스 홈 (15) 이 형성되어 있다. 이것은 리드 프레임 (9) 을 상하 금형 (11, 12) 으로 클램프하였을 때에 다이 패드에 가해지는 응력을 경감시키기 위한 것이다.
도 1(b) 는 캐비티 단부의 확대도로, 하금형 (11) 에 리드 프레임을 세팅하고, 리드 프레임에 상금형을 접촉시킨 상태를 나타내고 있다. 하금형 (11) 에 형성된 하형 캐비티 (11a) 의 하형 캐비티 바닥면 (11b) 상에, 반도체 칩을 재치하는 다이 패드 (4) 의 탑재면의 반대면인 이면이 접하여 놓여져 있다.
다이 패드 (4) 의 단부에는 서스펜션 리드 (2) 가 형성되고, 이로써 다이 패드가 지지되어 있다. 서스펜션 리드 (2) 는 다이 패드를 다운 세팅하는 서스펜션 리드 경사부 (2a) 와 서스펜션 리드 수평부 (2b) 로 이루어지고, 서스펜션 리드 릴리스 홈 (15) 은, 서스펜션 리드 수평부 (2b) 상에 대향하여 형성되어 있다. 서스펜션 리드 수평부 (2b) 는 서스펜션 리드 릴리스 홈 (15) 과 대향하는 부분과 상금형 (12) 과 직접적으로 접하는 부분으로 이루어지고, 리드 프레임이 상하 금형 (11, 12) 으로 클램프된 경우, 상금형 (12) 의 하면과 직접적으로 접하는 서스펜션 리드 수평부 (2b) 의 부분이, 상금형 (12) 의 하면과 하금형 (11) 의 상면으로 클램프되게 된다.
또한, 단면에서 봤을 때에 서스펜션 리드 릴리스 홈 (15) 의 상하는 릴리스 홈 상면 (15a) 과 상금형 개구면 (14), 그리고 일측면이 상형 캐비티 (12a) 로 개방되고, 타측면이 상금형 (12) 이라는 구성이다. 서스펜션 리드 릴리스 홈 (15) 의 릴리스 홈 상면 (15a) 은 상금형 (12) 의 상금형 개구면 (14) 과 평행하게 형성되고, 그들의 거리인 홈 깊이 (h1) 는 다운 세팅된 다이 패드 (4) 의 굽힘 깊이 (h2) 와 하형 캐비티 (11a) 의 깊이 (h3) 의 차분 (S1) 과 동등 이상으로 되어 있다. 그리고, 상금형 개구면 (14) 으로부터 상형 캐비티 상면 (12b) 의 거리로 정의되는 상형 캐비티 (12a) 의 깊이에 비하면, 홈 깊이 (h1) 는 작아지도록 형성된다. 이와 같은 구성으로 함으로써, 수지 봉지시에 서스펜션 리드 릴리스 홈 (15) 에 충전된 수지를 후에 용이하게 제거하는 것이 가능해진다.
도 2 는 본 발명의 제 2 실시형태에 관련된 수지 봉지 금형의 단면도이다. 도 1(b) 와의 차이는 서스펜션 리드 릴리스 홈 (16) 의 릴리스 홈 상면 (16a) 이 상금형 개구면 (14) 과 평행이 아니라 테이퍼상 상면 (경사면) 으로 한 점이다. 이 테이퍼상 상면은 서스펜션 리드가 클램프되었을 때의 서스펜션 리드 수평부 (2b) 의 변형을 따른 형상이고, 서스펜션 리드 릴리스 홈 (16) 의 상형 캐비티 (12a) 측의 홈 깊이 (h4) 가 그 반대측의 홈 깊이 (h5) 보다 커지도록 구성된다. 여기서, 홈 깊이 (h4) 는 제 1 실시형태에 있어서의 홈 깊이 (h1) 와 동일하고, 홈 깊이 (h5) 는 홈 깊이 (h1) 보다 작아지도록 형성하고 있다.
도 3 은 본 발명의 수지 봉지 금형으로 제조한 반도체 장치의 사시도이다. 도 3 에 나타내는 반도체 장치 (200) 는, 반도체 칩 (7) 이 다이 패드 (4) 상에 다이 어태치제 (8) 를 통하여 본딩되고, 다이 패드 (4) 의 주위 근방에 복수의 이너 리드 (5) 가 배치되고, 이들 이너 리드 (5) 로부터 각각 연신되어 아우터 리드 (1) 가 형성되어 있다. 그리고, 이너 리드 (5) 와 반도체 칩 (7) 상의 복수의 전극 패드 (도시 생략) 가 와이어 (6) 에 의해 전기적으로 접속되고, 이들이 봉지 수지 (3) 에 의해 피복된다는 구성이다. 또한, 반도체 칩 (7) 탑재면과 반대면의 다이 패드 (4) 의 이면이 봉지 수지 (3) 의 바닥면 중앙에 노출되도록 형성되고, 그 양단에는 복수의 서스펜션 리드 (2) 가 연결되고, 서스펜션 리드 (2) 가 구부러져, 이너 리드 (5) 보다 다운 세팅되도록 다이 패드 (4) 가 형성되어 있다.
도 4 는 본 발명의 수지 봉지형 반도체 장치를 나타내는 외형도이다. (a) 는 상면도이고, 사각형의 봉지 수지 (3) 가 대향하는 2 개의 측면의 각각에 아우터 리드 (1) 가 복수 형성되고, 또한, 아우터 리드 (1) 가 배치된 측면과 직교하는 다른 2 개의 측면의 각각에는 서스펜션 리드 (2) 의 단부가 노출되어 있다. (b) 는 서스펜션 리드 (2) 의 노출면에서 본 측면도로, 봉지 수지 (3) 의 거의 중앙의 높이로부터 돌출된 아우터 리드 (1) 가 절곡되어 봉지 수지 (3) 의 바닥면의 높이까지 연신되어 있다. 서스펜션 리드 (2) 가 봉지 수지 (3) 로부터 돌출되는 높이는 아우터 리드 (1) 의 돌출 높이와 동일하다. (c) 는 이면도로, 다이 패드 (4) 의 이면이 봉지 수지 (3) 의 이면으로부터 노출되어, 방열성이 양호한 수지 봉지형 반도체 장치 (200) 로 되어 있다. 이 수지 봉지형 반도체 장치 (200) 는, 일반적으로 걸윙으로 불리는 형상의 패키지이다.
도 5 ∼ 도 9 는 본 발명의 수지 봉지 금형을 사용한 반도체 장치의 제조 방법의 설명도이다. 먼저, 도 5 에 나타내는 본 발명의 리드 프레임 (9) 을 준비한다. (a) 는 상면도, (b) 는 (a) 의 A-A' 선에 있어서의 단면도이다. 리드 프레임 (9) 은, 반도체 칩 (7) 을 재치하는 다이 패드 (4) 와, 그 다이 패드 (4) 를 리드 프레임 (9) 의 틀과 연결되는 서스펜션 리드 (2) 와, 다이 패드 (4) 의 주위 근방에 이간되어 형성되는 이너 리드 (5) 와, 이너 리드 (5) 로부터 연신되어 형성되는 아우터 리드 (1) 와, 이웃하는 아우터 리드 (1) 끼리는, 그 사이에 형성되는 댐버 (10) 에 의해 연결되어 있다. 댐버 (10) 는 봉지 수지 (3) 가 아우터 리드 (1) 측으로 흘러드는 것을 방지하는 기능을 갖는 것이다.
(b) 의 단면도에 나타내는 바와 같이, 서스펜션 리드를 하방에 굽힘으로써 다이 패드 (4) 는 이너 리드 (5) 나 리드 프레임 (9) 의 틀보다 낮은 위치에 형성된다. 이 때, 다이 패드 (4) 를 봉지 수지 (3) 로부터 확실하게 노출하기 위해서 다이 패드 (4) 의 굽힘 깊이 (h2) 는 하형 캐비티 깊이 (h3) 보다 커지도록 굽힘 가공되고, 서스펜션 리드 경사부 (2a) 의 경사각 (α) 은 60˚ ∼ 120˚의 범위이면 된다. 일반적으로 경사각은 45˚전후로 설정되지만, 경사각을 60˚ ∼ 120˚로 함으로써 클램프시의 응력이 다이 패드 (4) 에 가해지는 것을 경감시킬 수 있고, 본 발명의 수지 봉지 금형과 조합하면, 다이 패드 (4) 의 이면에 수지 버를 생성하지 않기 때문에 유효한 작용을 한다.
90˚를 초과하는 경사각으로 하면 더나은 효과가 얻어진다. 한편, 리드 프레임 (9) 을 겹쳐 쌓을 수 있도록 하여 수송, 혹은 제조 공정 내의 변형 방지하기 위한 삽간지 (揷間紙) 를 없애는 것을 고려하면, 경사각 (α) 을 60˚ ∼ 80˚의 범위로 설정하는 것이 바람직하다. 상기에서는 굽힘 가공된 리드 프레임 (9) 에 대해 설명했지만, 우선은, 다이 패드 (4), 이너 리드 (5), 아우터 리드 (1), 서스펜션 리드 (2), 댐버 (10) 를 형성한 평판의 리드 프레임 (9) 을 준비하는 공정, 다음으로, 그 리드 프레임 (9) 에 소정의 굽힘 가공을 실시한다는 공정을 거쳐, 도 5 에 나타내는 리드 프레임 (9) 을 준비할 수 있게 된다.
도 6 은 도 5 에 계속되는, 본 발명의 수지 봉지 금형을 사용한 반도체 장치의 제조 방법의 설명도이다. 도 5 와 마찬가지로, (a) 는 상면도, (b) 는 (a) 의 A-A'선에 있어서의 단면도이다. 다이 패드 (4) 상에 반도체 칩 (7) 이 다이 어태치제 (8) 를 통하여 다이 본드되고, 이너 리드 (5) 와 반도체 칩 (7) 표면의 전극 패드가 와이어 (6) 로 전기적으로 접속된다. 또한, 이너 리드 (5) 와 반도체 칩 (7) 표면의 전극 패드의 접속은 와이어 (6) 에 한정하지 않고 다른 전기적 접속이어도 상관없다. 이너 리드 (5) 와 다이 패드 (4) 는 동일 평면이 아니라, 다운 세팅된 다이 패드 (4) 상에 형성된 반도체 칩 (7) 의 표면 높이는 이너 리드 (5) 의 표면 높이보다 낮아져 있다.
도 7 은 도 6 에 계속되는, 본 발명의 수지 봉지 금형을 사용한 반도체 장치의 제조 방법의 설명도로, 리드 프레임 (9) 을 하금형 (11) 에 세팅한 상태를 나타내는 도면이다. (a) 는 상면도, (b) 는 (a) 의 A-A'선에 있어서의 단면도, (c) 는 (b) 의 부분 확대도이다. 리드 프레임 (9) 의 중앙에 배치된 다이 패드 (4) 는 하형 캐비티 (11a) 내에 넣어지고, 다이 패드 (4) 의 이면이 하형 캐비티 바닥면 (11b) 에 접촉하여 세팅되어 있다. 다이 패드 (4) 의 굽힘 깊이 (h2) 는 하형 캐비티 깊이 (h3) 보다 크기 때문에 다이 패드 (4) 의 이면이 하형 캐비티 (11a) 에 접촉하면, 리드 프레임 (9) 의 이면과 하금형 (11) 상면 사이에는 간극 (S1) 이 발생한다. 이 때의 서스펜션 리드 경사부 (2a) 의 기울기는 리드 프레임 (9) 의 굽힘 가공시의 경사각 (α) 인 상태이다.
도 8 은 도 7 에 계속되는, 본 발명의 수지 봉지 금형을 사용한 반도체 장치의 제조 방법의 설명도로, 리드 프레임 (9) 을 하금형 (11) 및 상금형 (12) 으로 클램프한 상태를 나타내는 도면이다. (a) 는 단면도, (b) 는 (a) 의 부분 확대도이다.
상하 금형 (11, 12) 으로 리드 프레임 (9) 을 클램프함으로써, 도 7 에서 나타낸 리드 프레임 (9) 의 이면과 하금형 (11) 상면의 간극 (S1) 이 없어진다. 이 클램프에 의해 다이 패드 (4) 가 하형 캐비티 바닥면 (11b) 에 확실하게 고정됨과 동시에, 다이 패드 (4) 에 연결되는 서스펜션 리드 (2) 는 상형 캐비티 (12a) 및 서스펜션 리드 릴리스 홈 (15) 내에 돌출되도록 상방으로 변형된다. 또, 클램프 전의 경사각 (α) 이 90˚를 초과하는 경우, 클램프 후의 경사각 (β) 은 클램프 전의 경사각 (α) 보다 약간 작아진다. 서스펜션 리드 경사부 (2a) 와 서스펜션 리드 수평부 (2b) 가 교차하는 부분이 변형의 정부가 되어 상형 캐비티 (12a) 내에 넣어지고, 서스펜션 리드 릴리스 홈 (15) 내에는 그 정부로부터 계속되는 서스펜션 리드 수평부 (2b) 의 완만한 테이퍼부가 넣어진다. 클램프 전의 경사각 (α) 을 50˚보다 크게 설정한 것은 상금형 (12) 을 상방으로부터 강하시켜 클램프하였을 때에 리드 프레임 (9) 에 가해지는 응력에 의해 서스펜션 리드 수평부 (2b) 가 변형되기 쉽게 하기 위해서이다.
변형된 서스펜션 리드 수평부 (2b) 가 상금형 (12) 에 접하지 않도록 서스펜션 리드 릴리스 홈 (15) 의 홈 깊이 (h1) 는 설계되어 있고, 전술한 바와 같이, 다운 세팅된 다이 패드 (4) 의 굽힘 깊이 (h2) 와 하형 캐비티 (11a) 의 깊이 (h3) 의 차분 (S1) 과 동등 이상의 홈 깊이 (h1) 가 되도록 하고 있다.
도 8 에서는 제 1 실시형태의 서스펜션 리드 릴리스 홈 (15) 을 예로 도시하였지만, 도 2 에 나타낸 제 2 실시형태와 같은 상면이 테이퍼로 되어 있는 서스펜션 리드 릴리스 홈 (16) 을 사용하면, 서스펜션 리드 (2b) 의 변형을 따른 홈 형상이 되어, 여분의 공극이 적은 서스펜션 리드 릴리스 홈 (16) 으로 할 수 있다.
이상 설명한 바와 같이, 본 발명의 수지 봉지 금형을 사용하면, 서스펜션 리드 수평부 (2b) 를 상하 금형으로 클램프함으로써 간극 (S1) 이 없어지지만, 그 대신에 서스펜션 리드 (2) 에 변형이 발생하여 클램프시의 응력을 흡수하기 때문에, 과대한 응력이 다이 패드 (4) 에 가해지지 않아 변형을 피할 수 있다. 이로써, 하형 캐비티 바닥면 (11b) 과 다이 패드 (4) 의 이면에는 간극이 발생하지 않는다. 또, 다이 패드 (4) 의 변형으로 우려되는 반도체 칩 (7) 의 다이 본드 계면에서의 박리나 반도체 칩 (7) 자체의 휨도 피할 수 있어, 반도체 장치의 신뢰성이나 특성 시프트 등의 문제를 회피할 수 있다.
다음으로, 이 상태로 하형 캐비티 (11a) 및 상형 캐비티 (12a) 내에 봉지 수지 (3) 가 주입되게 된다. 도 9 는 도 8 에 계속되는, 본 발명의 수지 봉지 금형을 사용한 반도체 장치의 제조 방법의 설명도이다. 상하 금형의 캐비티 (11a, 12a) 내에 봉지 수지 (3) 를 주입시켜 성형하고, 금형으로부터 취출한 수지 봉지체로부터 서스펜션 리드 상의 여분의 수지를 제거한 후의 도면으로, 리드 프레임 (9) 의 틀은 떼어내지 않았다. (a) 는 상면도, (b) 는 측면도, (c) 는 이면도이다. (c) 의 이면도에 나타내는 바와 같이, 다이 패드 (4) 의 이면에는 수지 버가 부착되어 있지 않다. 이것은, 다이 패드 (4) 의 이면과 하형 캐비티 바닥면 (11b) 이 간극없이 밀착되어 있는 상태로 수지 봉지되었기 때문이다.
도 10 에 나타내는 바와 같은 종래의 수지 봉지 금형을 사용한 경우에는, 상금형 (22) 과 하금형 (21) 을 클램프하였을 때에 다이 패드 (4) 에 응력이 가해져, 그 이면 중앙이 들뜨고, 그 들뜬 간극 (S2) 에 봉지 수지 (3) 가 유입되어 얇은 수지 버를 생성하여, 다이 패드 (4) 이면으로부터의 방열을 저해하게 되지만, 본 발명의 수지 봉지 금형을 사용하면, 다이 패드 (4) 의 이면 중앙이 들뜨지 않아, 이면에 간극이 생기지 않기 때문에 방열성이 양호한 수지 봉지형의 반도체 장치를 형성하는 것이 가능해진다.
1 : 아우터 리드
2 : 서스펜션 리드
2a : 서스펜션 리드 경사부
2b : 서스펜션 리드 수평부
3 : 봉지 수지
4 : 다이 패드, 방열판
5 : 이너 리드
6 : 와이어
7 : 반도체 칩
8 : 다이 어태치제
9 : 리드 프레임
10 : 댐버
11 : 하금형
11a : 하형 캐비티
11b : 하형 캐비티 바닥면
11c : 하형 캐비티 측면
12 : 상금형
12a : 상형 캐비티
12b : 상형 캐비티 상면
12c : 상형 캐비티 측면
13 : 하금형 개구면
14 : 상금형 개구면
15, 16 : 서스펜션 리드 릴리스 홈
15a, 16a : 릴리스 홈 상면
100 : 금형
200 : 반도체 장치
h1, h4, h5 : 홈 깊이
h2 : 다이 패드 굽힘 깊이
h3 : 하형 캐비티 깊이
S1 : 간극
S2 : 간극 (다이 패드 들뜸)
α, β : 경사각

Claims (5)

  1. 다이 패드의 반도체 칩 탑재면의 반대면이 수지 봉지체로부터 노출된 반도체 장치를 성형하는 수지 봉지 금형으로서,
    하금형에 형성된 하형 캐비티와,
    상금형에, 상기 하형 캐비티와 대향하여 형성된 제 1 상형 캐비티와,
    상기 제 1 상형 캐비티의 개구 단부에 연통하여 형성된 제 2 상형 캐비티를 갖는 것을 특징으로 하는 수지 봉지 금형.
  2. 제 1 항에 있어서,
    상기 제 2 상형 캐비티의 깊이는, 상기 제 1 상형 캐비티의 깊이보다 작은 것을 특징으로 하는 수지 봉지 금형.
  3. 제 2 항에 있어서,
    상기 제 2 상형 캐비티의 깊이는, 다운 세팅된 상기 다이 패드의 굽힘 깊이와 상기 하형 캐비티의 깊이의 차분과 동등 이상의 크기인 것을 특징으로 하는 수지 봉지 금형.
  4. 다이 패드와, 상기 다이 패드를 지지하는 복수의 서스펜션 리드와, 상기 다이 패드의 근방에 이간되어 배치된 이너 리드와, 상기 이너 리드로부터 연신되어 형성된 아우터 리드를 형성한 리드 프레임을 준비하는 공정과,
    상기 서스펜션 리드를 굴곡시키고, 상기 다이 패드가 상기 이너 리드의 높이보다 하방에 다운 세팅되고, 다운 세팅된 상기 다이 패드의 굽힘 깊이가 하금형에 형성된 하형 캐비티의 깊이보다 커지도록 상기 리드 프레임을 가공하는 공정과,
    상기 다이 패드에 반도체 칩을 탑재하는 공정과,
    상기 반도체 칩과 상기 이너 리드를 전기적으로 접속시키는 공정과,
    상기 하형 캐비티의 바닥면에 상기 다이 패드의 반도체 칩 탑재면의 반대면을 맞닿게 하는 공정과,
    상기 하형 캐비티와 쌍이 되는 제 1 상형 캐비티가 형성된 상금형을 상기 하금형과의 사이에 상기 리드 프레임을 클램프시킴과 함께, 상기 서스펜션 리드의 일부를 변형시키고, 변형된 부분을 상기 제 1 상형 캐비티 및 상기 제 1 상형 캐비티의 개구 단부에 연통하여 형성된 제 2 상형 캐비티에 넣는 공정과,
    상기 하형 캐비티와 제 1 상형 캐비티와 제 2 상형 캐비티에 봉지 수지를 주입하여 수지 봉지하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 서스펜션 리드의 경사각이 90˚를 초과하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020180134567A 2017-11-10 2018-11-05 수지 봉지 금형 및 반도체 장치의 제조 방법 KR20190053783A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-217347 2017-11-10
JP2017217347A JP7030481B2 (ja) 2017-11-10 2017-11-10 樹脂封止金型および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20190053783A true KR20190053783A (ko) 2019-05-20

Family

ID=66433536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180134567A KR20190053783A (ko) 2017-11-10 2018-11-05 수지 봉지 금형 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US10804118B2 (ko)
JP (1) JP7030481B2 (ko)
KR (1) KR20190053783A (ko)
CN (1) CN109768024A (ko)
TW (1) TW201923996A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6695156B2 (ja) * 2016-02-02 2020-05-20 エイブリック株式会社 樹脂封止型半導体装置
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
TWI728922B (zh) * 2020-10-07 2021-05-21 頎邦科技股份有限公司 捲帶封裝的儲放構造及其載盤
CN117690832B (zh) * 2024-01-02 2024-05-24 浙江大学 一种半导体器件封装装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227280A (ja) 2007-03-14 2008-09-25 Nec Electronics Corp リードフレーム、ならびに半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252318A (ja) * 1993-02-26 1994-09-09 Fujitsu Ltd 半導体装置とその製造方法
JPH1092855A (ja) * 1996-09-12 1998-04-10 Nec Corp 樹脂封入金型
JP3602997B2 (ja) * 1999-12-15 2004-12-15 松下電器産業株式会社 半導体装置及び半導体装置の製造方法
JP5947107B2 (ja) * 2012-05-23 2016-07-06 ルネサスエレクトロニクス株式会社 半導体装置
WO2015173862A1 (ja) * 2014-05-12 2015-11-19 三菱電機株式会社 電力用半導体装置及びその製造方法
CN108604583B (zh) * 2016-02-08 2021-08-27 三菱电机株式会社 半导体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227280A (ja) 2007-03-14 2008-09-25 Nec Electronics Corp リードフレーム、ならびに半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN109768024A (zh) 2019-05-17
JP7030481B2 (ja) 2022-03-07
US20190148173A1 (en) 2019-05-16
JP2019087708A (ja) 2019-06-06
US10804118B2 (en) 2020-10-13
TW201923996A (zh) 2019-06-16

Similar Documents

Publication Publication Date Title
KR20190053783A (ko) 수지 봉지 금형 및 반도체 장치의 제조 방법
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
TWI445139B (zh) 晶片封裝結構、晶片封裝模具與晶片封裝製程
US8008131B2 (en) Semiconductor chip package assembly method and apparatus for countering leadfinger deformation
US11495523B2 (en) Lead frame having a die pad with a plurality of grooves on an underside
JP2866572B2 (ja) 半導体製造方法
JP3456983B2 (ja) リードフレームおよび樹脂封止型半導体装置の製造方法
JP4767277B2 (ja) リードフレームおよび樹脂封止型半導体装置
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4840893B2 (ja) 樹脂封止型半導体装置用フレーム
US20210098358A1 (en) Semiconductor package
JP4475785B2 (ja) 樹脂封止型半導体装置の製造方法
JP2018056310A (ja) 樹脂封止金型およびそれを用いた半導体装置の製造方法
JP3747991B2 (ja) 半導体装置の製造方法
JP5857883B2 (ja) モールドパッケージの製造方法
CN210040173U (zh) 半导体封装结构
KR0172020B1 (ko) Tab 시스템의 플라스틱 봉지 반도체 장치
JP2002026192A (ja) リードフレーム
JPH03276667A (ja) 半導体装置
JP4356960B2 (ja) 樹脂封止型半導体装置
JPS61194861A (ja) 樹脂封止型半導体装置
JPH11220087A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2015173170A (ja) 樹脂封止金型およびそれを用いた半導体装置の製造方法
KR100460072B1 (ko) 반도체패키지