JPH03276667A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03276667A
JPH03276667A JP2076145A JP7614590A JPH03276667A JP H03276667 A JPH03276667 A JP H03276667A JP 2076145 A JP2076145 A JP 2076145A JP 7614590 A JP7614590 A JP 7614590A JP H03276667 A JPH03276667 A JP H03276667A
Authority
JP
Japan
Prior art keywords
resin
heat dissipation
lead
bonding
bonding area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2076145A
Other languages
English (en)
Other versions
JP2886250B2 (ja
Inventor
Toru Nagamine
徹 長峰
Kazuo Shimizu
一男 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP2076145A priority Critical patent/JP2886250B2/ja
Publication of JPH03276667A publication Critical patent/JPH03276667A/ja
Application granted granted Critical
Publication of JP2886250B2 publication Critical patent/JP2886250B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造技術、特に、表面実装形パ
ッケージを備えている半導体装置におけるモーストネガ
ティブ電位を確保するワイヤボンディングを改良する技
術に関し、例えば、放熱フィンを備えている低熱抵抗形
半導体装置に利用して有効なものに関する。
〔従来の技術〕
表面実装形パッケージを備えている低熱抵抗形半導体装
置として、例えば、特開昭61−152051号公報に
記載されているように、一つのタブに複数の放熱フィン
が一体的に形成されており、この放熱フィンの一部が樹
脂封止パッケージの外部へ突出されている半導体装置で
あって、前記放熱フィンの突出部が幅広に形成されてい
るとともに、ガル・ウィング形状に屈曲成形されている
ものがある。
このような低熱抵抗形半導体装置において、モーストネ
ガティブ電位を確保する場合、放熱フィンにおける樹脂
封止の内部に埋め込まれる位置にボンディングエリアを
形成し、一端が半導体ペレ7)のモーストネガティブ電
位の電極パッドに接続されたワイヤの他端をこのボンデ
ィングエリアにボンディングするように構成することが
、考えられる。
〔発明が解決しようとする!II!!l)しかし、低熱
抵抗形半導体装置にあって、放熱フィンに形成されたボ
ンディングエリアにワイヤをボンディングする技術にお
いては、放熱フィンおよびリード群についてのガル・ウ
ィング形状への屈曲成形時において、放熱フィンおよび
リードについての押さえ代が少ないため、屈曲成形時に
その応力が幅広の放熱フィンに対して強く作用すること
により、ワイヤおよびそのボンディング部に歪が残り、
その結果、温度サイクル試験等において熱膨張差による
機械的ストレスが加えられると、放熱フィンにボンディ
ングされたワイヤに断線や剥がれが発注するという問題
点があること力(本発明者によって明らかにされた。
本発明の目的は、放熱フィンにボンディングされたワイ
ヤについての不良の発生を防止することができる半導体
装置の製造技術を捉供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。
すなわち、タブに放熱フィンが連結されており、この放
熱フィンの一部がパンケージ外に突出されている半導体
装置において、前記放熱フィンにボンディングエリアが
前記樹脂封止パッケージの樹脂充填部により取り囲まれ
るように形成されており、このボンディングエリアには
ワイヤの一端がボンディングされていることを特徴とす
る。
〔作用〕
前記した手段によれば、放熱フィンに形成されているボ
ンディングエリアが樹脂充填部によって取り囲まれてい
るため、放熱フィンの屈曲成形時に放熱フィンに応力が
作用した場合であっても、樹脂充填部に保護されている
ボンディングエリアには当該応力が作用することはない
、したがって、ボンディングエリアにボンディングされ
ているワイヤには不適正な歪が発生しないため、ワイヤ
は正常な状態を維持することになる。その結果、熱膨張
差による機械的ストレスが加えられても、放熱フィンの
ワイヤにおける断線や、剥がれ等は発生しない。
〔実施例〕
第1図は本発明の〜実施例である低熱抵抗形半導体装置
を示す一部切断平面図、第2図以降はその製造方法を説
明する各説明図である。
本実施例において、本発明に係る低熱抵抗形半導体装置
は、スモール・アウトライン・パッケージを備えている
低熱抵抗形半導体集積回路装置(以下、低熱抵抗形5O
P−ICという、)として構成されている。この低熱抵
抗形5OP−IC21は、略長方形の板形状に形成され
ているタブ7と、インナ部6aがタブ7の両方の長辺に
それぞれ近接されて放射状に配設されているとともに、
各インナ部6aにそれぞれ一体的に連設されているアウ
タ部6bが、タブ7の短辺側の側方にそれぞれ突出され
てガル・ウィング形状に屈曲されている複数本のり一部
6とを備えており、タブ7には一対の放熱フィン8が両
方の短辺にそれぞれ配されて一体的に連設されている。
放熱フィン8はその突出端部がリード6のアウタ部6a
の列における中央部に位置するように配されて外方へ突
出されているとともに、その突出端部はリード6のアウ
タ部6aに略対応するようにガル・ウィング形状に屈曲
されている。そして、放熱フィン8の突出端部はアウタ
リード部9を実質的に構成している。
また、放熱フィン8の表裏面には凹凸面部10がタブ7
との連結端部において放熱フィンと直交する方向に横断
するように配されて、コイニング加工(圧印加工)また
はエツチング加工等のような適当な手段により形成され
ている。
さらに、放熱フィン8の両端辺には一対1組のスリット
11.11が、タブ7との連結端部にそれぞれ配されて
、矩形形状に一体的に切設されている0両スリット11
.11は互いに適当な間隔だけ離間されて平行に配設さ
れており、樹脂封止パッケージ20の成形樹脂が充填さ
れることにより、樹脂充填部11Aが実質的に構成され
ている。
この一対のスリット11.11間に挟まれて形成されて
いる放熱フィン8の実体部によりボンディングエリア1
2が実質的に形成されており、このボンディングエリア
12の第1主面側にはボンディングパッド13が形成さ
れている。ボンディングパッド13はその表面が平坦面
になるようにコイニング加工またはエツチング加工等の
ような適当な手段により形成されており、その平面形状
が円形に形成されているとともに、その面積が後述する
ワイヤボンディング作業に必要な最小面積に設定されて
いる。
タブ7上には集積回路を作り込まれたペレット15が適
当な手段によりボンディングされており、ペレット15
の上面における外周縁部には複数個の電極パッド16.
17が略環状に配されて形成されている。これら電極パ
ッド16.17群のうち、信号回路等に接続されている
もの(以下、信号用パッドということがある。)16は
、ペレット15のリード6群側端辺にそれぞれ配されて
おり、これらには各リード6のインナ部6aとの間にワ
イヤ18がボンディングされて橋絡されている。したが
って、ペレット15の集積回路における信号回路等は信
号用パッド16、ワイヤ18、リード6を介して電気的
に外部に引き出されるようになっている。
他方、電極パッド16.17のうち、グランドさせるべ
きパッド(以下、グランド用パッドということがある。
)17は、ペレット15における放熱フィン8に対向す
る側縁部に配設されており、これらグランド用バンド1
8には放熱フィン8上に形成されたボンディングパッド
13との間にワイヤ19がボンディングされて橋絡され
ている。
すなわち、ワイヤ19はグランド用パッド18に第1ボ
ンデイングされるとともに、放熱フィン8上のボンディ
ングパッド13に第2ボンディングされている、したが
って、ペレット15の集積回路におけるグランド回路は
グランド用パッド18、ワイヤ19、ボンディングパッ
ド13、放熱フィン8およびそのアウタ部9を介して外
部に電気的に引き出されるようになっている。
そして、この低熱抵抗形5OPiC21は樹脂を用いら
れてトランスファ成形法等により略長方形の平盤形状に
一体成形された樹脂封止パッケージ20を備えており、
この樹脂封止パッケージ20により前記タブ7、リード
6のインナ部6a、放熱フィン8の一部、ペレット15
、ワイヤ18および19が非気密封止されている。すな
わち、リード6のアウタ部6a群は樹脂封止パッケージ
20における両長辺例の側面からそれぞれ突出されてお
り、放熱フィン8はそのアウタ部9が、樹脂封止パッケ
ージ20の両長辺例の側面においてリード6のアウタ部
6a群列の中央部へ突出されている。そして、リード6
のアウタ部6aおよび放熱フィン8のアウタ部9は、樹
脂封止パッケージ20の外部において下方向に屈曲され
た後、水平外方向にさらに屈曲されることにより、ガル
・ウィング形状に形成されている。
以下、本発明に係る半導体装置の製造方法の一実施例で
ある前記構成に係る低熱抵抗形SOP・ICの製造方法
を説明する。この説明により、前記低熱抵抗形5OP−
ICの構成はより一層明らかにされる。
本実施例に係る低熱抵抗形5OP−ICの製造方法にお
いては、第2図に示されているように構成されている多
連リードフレーム1が製造される。
この多連リードフレーム1は燐青銅や無酸素銅等のよう
な銅系(銅またはその合金)材料、または、コバールや
4270イ等のような鉄系材料からなる薄板が用いられ
て、打ち抜きプレス加工またはエツチング加工等のよう
な適当な手段により一体成形されており、この多連リー
ドフレーム1には複数の単位リードフレーム2が横方向
に1列に並設されている。但し、1単位のみが図示され
ている。
単位リードフレーム2は位置決め孔3aが開設されてい
る外枠3を一対備えており、両外枠3.3は所定の間隔
で平行一連にそれぞれ延設されている。隣り合う単位リ
ードフレーム2.2間には一対のセフシラン枠4が両外
枠3.3間に互いに平行で、かつ、外枠3と直角になる
ように配されて一体的に架設されており、これら外枠3
、セフシラン枠4により形成される略長方形の枠体内に
単位リードフレーム2が構成されている。
各単位リードフレーム2において、両方の外枠3.3間
には一対のダム部材5が互いに平行で、かつ、外枠と直
角になるように配されて、一体的に吊持されている。ダ
ム部材5には複数本のり一部6が長手方向に等間隔に配
されて、互いに平行で、ダム部材5と直交するように一
体的に突設されている。各リード6の内側端部は先端を
後記するタブの両方の長辺にそれぞれ近接されてこれを
取り囲むように配されることにより、インナ部6aをそ
れぞれ構成している。他方、各リード6の外側延長部分
は、その先端がセクシゴン枠4に一体的に接続され、ア
ウタ部6bをそれぞれ構成している。そして、ダム部材
5における隣り合うリード6.6間の部分は後述するパ
ッケージ成形時にレジンの流れをせき止めるダム5aを
実質的に構成している。
両セクション枠4.4には一対の放熱フィン8.8が長
さ方向の中央部に配されて、直角方向に延在するように
それぞれ突設されており、両放熱フィン8.8の先端部
間には、略長方形の板形状に形成されたタブ7が一体的
に連結されて吊持されている0両放熱フィン8.8のダ
ム部材5よりもセクション枠4側端部はアウタ部9をそ
れぞれ実質的に構成するようになっている。また、両放
熱フィン8.8の表裏面には凹凸面部10が、ダム部材
5に対してタブ寄りの端部において放熱フィンと直交す
る方向に横断するようにそれぞれ配されて、コイニング
加工(圧印加工)またはエツチング加工等のような適当
な手段により形成されている。
さらに、両放熱フィン8.8の両端辺には一対1組のス
リット11が、ダム部材5に対してタブ寄りの端部にそ
れぞれ配されて、一体的に開設されている0両スリット
11.11は互いに適当な間隔だけ離間されて平行に配
設されており、後述する樹脂封止パッケージの成形工程
においてレジンが確実に充填する大きさの矩形形状にそ
れぞれ形成されている。すなわち、このスリット11に
より樹脂充填部11Aが実質的に構成されるようになっ
ている。この一対のスリット11.11間に挟まれて形
成されている放熱フィン8の実体部によりボンディング
エリア12が形成されており、このボンディングエリア
12の第1主面側にはボンディングパッド13が形成さ
れている。ボンディングパッドI3はコイニング加工ま
たはエツチング加工等のような適当な手段により、その
表面が平坦面になるように形成されており、その平面形
状が円形に形成されているとともに、その面積が後述す
るワイヤボンディング作業に必要な最小面積に設定され
ている。
なお、タブ7はリード6群の面よりも後記するペレット
厚み分程度、裏面方向に下げられている(所謂タブ下げ
)。
次に、前記のように構成された多連リードフレームには
各単位リードフレーム毎にペレット・ボンディング作業
、続いて、ワイヤ・ボンディング作業が実施され、これ
ら作業により、第3図に示されているような組立体が製
造されることになる。
これらのボンディング作業は多連リードフレームが横方
向にピッチ送りされることにより、各単位リードフレー
ム毎に順次実施される。
まず、ペレット・ボンディング作業により、半導体装置
の製造工程における所謂前工程においてバイポーラ形の
集積回路(図示せず)を作り込まれた半導体集積回路素
子としてのペレット15力(各単位リードフレーム2に
おけるタブ7上の略中央部に配されて、銀ペースト等の
ような適当なボンディング材料が用いられるペレットボ
ンディング装置(図示せず)により形成されるボンディ
ング層14を介して固着される。
そして、タブ7にボンディングされたペレット15の電
極バッド16.17と、各単位リードフレーム2におけ
る各リード6のインナ部6a、および、放熱フィン8の
ボンディングパッド13との間には、銅系、金糸、また
は、アルミニウム系の材料を用いられて形成されている
ワイヤ1日、19が超音波熱圧着方式のようなワイヤボ
ンディング装置(図示せず)が使用されることにより、
その両端部をそれぞれボンディングされて橋絡される。
すなわち、ペレット15の上面における外周縁部には複
数個の電極パッド16、I7が略環状に配されて形成さ
れている。これら電極バッド16.17のうち、信号回
路等に接続されている信号用バッド16は、ペレット1
5のリード群側端辺にそれぞれ配されており、これら信
号用バッド16は各リード6のインナ部6aとの間にワ
イヤ18をボンディングされて橋絡される。したがって
、ペレット15の集積回路における信号回路等は信号用
バッド16、ワイヤ18、リード6を介して電気的に外
部に引き出されることになる。
他方、電極バッド16.17のうち、グランドさせるべ
きグランド用バッド17はペレット15における放熱フ
ィン8に対向する側縁部に配設されており、これらグラ
ンド用バッド17は放熱フィン8上に形成されたボンデ
ィングパッド13との間にワイヤ19をボンディングさ
れて橋絡される。すなわち、ワイヤ19はグランド用バ
ッド17に第1ボンデイングされるとともに、放熱フィ
ン8上のボンディングパッド13に第2ボンデイングさ
れる。したがって、ペレット15の集積回路におけるグ
ランド回路は、複数のグランド′用パッド17、ワイヤ
19、ボンディングパッド13、放熱フィン8およびそ
のアウタ部9を介して外部に電気的に引き出されること
になる。
ここで、放熱フィン8にはボンディングパッド13が専
用的に形成されているとともに、ボンディングの実施に
必要な面積が確保されているため、ワイヤ19について
の第2ボンデイングは放熱フィン8の機能を損なわずに
、適正かつ容易に実行されることになる。また、このボ
ンディングパッド13は円形に形成されているため、ど
の位置の電極パッドからも略均等なボンディング方向が
含保されることになる。
このようにしてペレットおよびワイヤ・ボンライングさ
れた多連リードフレームには、各単位IJ−ドフレーム
毎に樹脂封止するパンケージ群が、第4図に示されてい
るようなトランスファ成形型置を使用されて単位リード
フレーム群について一時成形される。
第4図に示されているトランスファ成形装置にシリンダ
装置等(図示せず)によって互いに型開めされる一対の
上型31と下型32とを備えてより、上型31と下型3
2との合わせ面には上型キャビティー凹部33aと、下
型キャビティー回着33bとが互いに協働してキャビテ
ィー33を形成するようにそれぞれ複数組没設されてい
る。前記構成にかかる多連リードフレームlが用いられ
て樹脂封止形パッケージがトランスファ成形される場合
、上型31および下型32における各キャビティー33
は各単位リードフレーム2における一対のダム部材5.
5間の空間にそれぞれ対応される。
上型31の合わせ面にはボット34が開設されており、
ボット34にはシリンダ装置(図示せず)により進退さ
れるプランジ中35が成形材料としての樹脂(以下、レ
ジンという、)を送給し得るように挿入されている。下
型32の合わせ面にはカル36がボット34との対向位
置に配されて没設されているとともに、複数条のランナ
37がボット34にそれぞれ接続するように放射状に配
されて没設されている。各ランナ37の他端部は下側キ
ャビティー凹部33bにそれぞれ接続されており、その
接続部にはゲート3Bがレジンをキャビティー33内に
注入し得るように形成されている。また、下型32の合
わせ面には逃げ凹所39がリードフレームの厚みを逃げ
得るように、多連リードフレーム1の外形よりも若干大
きめの長方形で、その厚さと略等しい寸法の一定深さに
没設されている。
次に、前記構成に係るトランスファ成形装置が使用され
る場合について、樹脂封止パッケージの成形方法を説明
する。
トランスファ成形時において、前記構成に係る多連リー
ドフレームlは下型32に没設されている逃げ凹所39
内に、各単位リードフレーム2におけるペレット15が
各キャビティー33内にそれぞれ収容されるように配さ
れてセットされる。
続いて、上型31と下型32とが型締めされ、ボット3
4からプランジ中35によりレジン4oがランナ37お
よびゲート38を通じて各キャビティー33に送給され
て圧入される。
注入後、レジンが熱硬化されて、樹脂封止パッケージ2
0が成形されると、上型31および下型32は型開きさ
れるとともに、エジェクタビン(図示せず)により樹脂
封止パッケージ20群が離型される。
このようにして、第5図および第6図に示されているよ
うに、パッケージ20群を成形された多連リードフレー
ム1はトランスファ成形装置3゜から脱装される。そし
て、このように樹脂成形されたパッケージ20の内部に
は、タブ7、放熱フィン8の一部、ペレット】5、リー
ド6のインナ部6aおよびワイヤ18.19が樹脂封止
されることになる。この状態において、ボンディングエ
リア12を形成している各スリット11内にはレジンが
充填されることにより樹脂充填部11Aが実質的に形成
されており、この樹脂充填部11Aによりボンディング
エリア12は取り囲まれて強固に保持された状態になっ
ている。
以上のようにして、樹脂封止パッケージを成形された多
連リードフレームはめっき処理工程を経た後、第7図に
示されているようにリード切断成形工程において各単位
リードフレーム毎に順次、第8図に示されているリード
切断装置により、外枠3、セフシラン枠4およびダム5
aを切り落された後、第9図に示されているリード成形
装置により、リード6のアウタ部6b、および、放熱フ
ィン8のアウタ部9をガル・ウィング形状に屈曲成形さ
れる。
次に、第7図〜第10図を参照にしてリード切断成形工
程について説明する。
このリード切断成形工程で使用されるリード切断成形装
置50は、第7図に示されているようにフィーダ51を
備えており、フィーダ51は間欠送り装置(図示せず)
により、ワークとしての多連リードフレーム1を単位リ
ードフレーム2に対応するピッチをもって一方向に歩道
送りするように構成されている。フィーダ51の一端部
(以下、前端部とする。)にはローダ52が設備されて
おり、ローダ52はラック等に収容された多連リードフ
レーム1をフィーダ51上に1枚宛払い出すように構成
されている。フィーダ51の中間部にはリード切断装置
53が設備されており、この装置は第8図に示されてい
るように構成されている。
フィーダ51におけるリード切断装置53の片部には、
第9図に示されているように構成されているリード成形
装置54がリード切断装置53と並ぶように配されて設
備されており、両装置53と54との間にはハンドラ5
5が、リード切断装置53において多連リードフレーム
1の外枠から切り離された中間製品としてのICC部子
7保持してリード成形装置54に移載し得るように設備
されている。フィーダ51の後端部にはアンローダ56
が設備されており、このアンローダ56はリード切断装
置53においてICC部子7切り抜かれた多連リードフ
レームlの残渣部品としての枠(フレーム)部58をフ
ィーダ51から順次下して排出するように構成されてい
る。
第8図に示されているリード切断装置53は上側取付板
60および下側取付板70を備えており、上側取付板6
0はシリンダ装置(図示せず)によって上下動されるこ
とにより、機台上に固設されている下側取付板70に対
して接近、離反するように構成されている0両取付板6
0および70にはホルダ61および71がそれぞれ固定
的に取り付けられており、両ホルダ61および71には
上側押さえ型62および下側押さえ型72(以下、上型
62および下型72ということがある。)が互いに心合
わせされてそれぞれ保持されている。
上型62および下型72は互いにもなか合わせの状態に
なる略チャンネル型鋼形状にそれぞれ形成されており、
上型62と下型72とは左右の押さえ部63と73とに
よってリード6のアウタ部6b、および、放熱フィン8
のアウタ部9における根元部を上下から押さえるように
構成されている。
また、上型62は後記する枠押さえと同様に、ガイド6
8およびスプリング69により独立懸架されるように構
成されている。
上側ホルダ61には略くし歯形状(図示せず)に形成さ
れたバンチ64が一対、上型62の左右両脇においてリ
ード6群のピッチおよび放熱フィン8のアウタ部9の幅
に対応するように配されて、垂直下向きに固設されてお
り、バンチ64には剪断刃66かくし歯におけるエツジ
に配されて、後記する剪断ダイと協働して外枠3、セク
ション枠4およびダム5aを切り落とすように構成され
ている。上側ホルダ61には枠押さえ67がガイド68
に摺動自在に嵌合されて上下動自在に支持されており、
枠押さえ67はスプリング69により常時下方に付勢さ
れた状態で独立懸架されるように構成されている。この
スプリング69により、枠押さえ67はリードフレーム
の外枠3およびセクション枠4を後記する剪断グイ上面
との間で挟圧して押さえるようになっている。
他方、下型72には一対の剪断グイ76が押さえ部73
の左右両脇に配されて、リード形状の下面に沿う形状に
形成されており、剪断ダイ76は前記バンチ64の剪断
刃66と協働して外枠3、セクション枠4およびダム5
aを切り落とすように形成されている。
第9図に示されているリード成形製W54は上側取付板
80および下側取付板90を備えており、上側取付板8
0はシリンダ装置(図示せず)によって上下動されるこ
とにより、機台上に固設されている下側取付板90に対
して接近、離反するように構成されている0両取付板8
0および90にはホルダ81および91がそれぞれ固定
的に取り付けられており、両ホルダ81および91には
上側押さえ型82および下側押さえ型92(以下、上型
82および下型92ということがある。)が互いに心合
わせされてそれぞれ保持されている。
上型82および下型92は互いにもなか合わせの状態に
なる略チャンネル型調形状にそれぞれ形成されており、
上型82と下型92とは左右の押さえ部83と93とに
よりリード6のアウタ部6bおよび放熱フィン8のアウ
タ部9における根元部を上下から押さえるように構成さ
れている。また、上型82はガイド88およびスプリン
グ89により独立懸架されるように構成されている。
上側ホルダ81には成形パンチ84が一対、上型82の
左右両脇においてリード6群のピッチおよび放熱フィン
8のアウタ部9の幅に対応するように配されて、垂直下
向きに固設されており、このパンチ84は後記する成形
ダイと協働してリード6のアウタ部6bおよび放熱フィ
ン8のアウタ部9をガルウィング形状に屈曲成形し得る
ように構成されている。パンチ84のアウタ部6bおよ
び9に摺接する内側肩部には弯曲面形状部85が適当な
曲率をもって形成されている。
他方、下型92には一対の成形ダイ94が押さえ部93
の左右両脇に配されて、成形後における各リード6のア
ウタ部6bおよび放熱フィン8のアウタ部9のガルウィ
ング形状に倣う形状に形成されている。
次に、前記構成に係るリード切断成形装置についての作
用を説明する。
前述したように、はんだめっき処理された、または、処
理されない多連リードフレーム1は複数枚宛、ラック等
に収容されてリード切断成形装置50のローダ52に供
給される。ローダ52に送給された多連リードフレーム
1はローダ52によりラック等から1枚宛、フィーダ5
1上に順次払い出されて行く、フィーダ51に払い出さ
れた多連リードフレーL1はフィーダ51により単位リ
ードフレーム2.2間の間隔をもって1ピッチ宛歩道送
りされる。
そして、フィーダ51上を歩道送りされる多連リードフ
レーム1は単位リードフレーム2をリード切断装置53
に順次供給されて行く。
ここで、リード切断装置についての作用を説明する。
第8図に示されているように、多連リードフレームlに
ついての歩道送りにより下型72に単位リードフレーム
2が凹部にバラゲージ20を落とし込むようにしてセッ
トされる。これにより、リード6および放熱フィン8の
アウタ部6bおよび9における根本部が下型72の押さ
え部73に当接する。
次ぎに、シリンダ装置により上側取付板60が下降され
ると、上型62および枠押さえ67が下型72にスプリ
ング69の付勢力により合わせられる。これにより、上
型62の押さえ部63と下型72の押さえ部73との間
でリード6および放熱フィン8のアウタ部6bおよび9
における根本部が挟圧されて固定される。また、枠押さ
え67と剪断ダイ76上面との間で外枠3およびセクシ
ョン枠4が挟圧されて固定される。
その後、上側取付板60がさらに下降されて行くと、パ
ンチ64が下降されて行く、このとき、上型62および
枠押さえ67はスプリング89が圧縮変形されるため、
下型72および剪断ダイ76に押圧される。パンチ64
の下降に伴って、パンチ64の剪断刃66と剪断ダイ7
6との協働による剪断により外枠3、セフシラン枠4お
よびダム6aがリード6および放熱フィン8から切り離
される。この剪断時、放熱フィン8には後述するような
応力が作用するが、後述する作用により、放熱フィン8
にボンディングされたワイヤ19には何らの障害も発生
しない。
パンチ64が所定のストロークを終了すると、パンチ6
4は上側取付板60により上昇され、元の待機状態まで
戻される。
リード切断装置53において、切断が終了し、上側取付
板60が上昇すると、多連リードフレーム1の外枠13
から切り落とされた中間製品であるICC部子7、下型
72上からリード成形装置54における下型92上へハ
ンドラ55により移載される。
ICC部子7リード成形装置54に移載されると、フィ
ーダ51により多連リードフレームlが単位リードフレ
ーム2の1ピッチ分だけ歩進送りされ、次段の単位リー
ドフレーム2について前記した切断作業が寞施される。
以降、各単位リードフレーム2について前述した切断作
業が繰り返されて行く。
そして、全ての単位リードフレーム2についての切断作
業が終了した多連リードフレーム1の残渣としての枠(
フレーム)部58は、アンローダ56においてフィーダ
51上から下ろされ所定の場所に回収される。
一方、リード成形装置54に供給されたICC部子7、
このリード成形装置によりリード成形作業を実施される
次いで、リード成形装置54についての作用を説明する
第9図に示されているように、下型92にICC部子7
凹部にパッケージ20を落とし込まれるようにしてセッ
トされる。これにより、リード6および放熱フィン8の
アウタ部6bおよび9における根本部が下型92の押さ
え部93に当接する。
次ぎに、シリンダ装置により上側取付板80が下降され
、上型82が下型92にスプリング89の付勢力により
合わせられる。これにより、上型82の押さえ部83と
下型92の押さえ部93との間で被屈曲部としてのり−
ド6および放熱フィン8のアウタ部6bおよび9におけ
る根本部が挟圧されて固定される。
その後、上側取付板80がさらに下降されて行くと、パ
ンチ84が下降されて行く、このとき、上型82はスプ
リング89が圧縮変形されるため、下型82に押圧され
る。
さらに、パンチ84が成形ダイ94に対して下降される
と、リード6および放熱フィン8はパンチ84の下降に
伴って成形ダイ94に押しつけられることにより、この
成形ダイ94に倣うように屈曲されて所望のガル・ウィ
ング形状に成形される。このようにしてガル・ウィング
形状に形成されたリード6のアウタ部6b、および、放
熱フィン8のアウタ部9は、その下面(面付側主面)が
パッケージ20下面よりも極僅かに下方に突出するよう
になっている。
パンチ84が所定のストロークを終了すると、パンチ8
4は上昇され、元の待機状態まで戻される。その後、成
形済のSOP・IC21は下型92から取り外され、次
工程に送給されて行く。
ところで、成形パンチ84と成形ダイ94との協働によ
り、放熱フィン8のアウタ部9およびリード6のアウタ
部6bがガル・ウィング形状に成形される際、第10図
に示されているように、アウタ部9および6bが成形パ
ンチ84と成形ダイ94とによりしごかれるため、放熱
フィン8およびリード6に引張応力(これらの上面部分
)および圧縮応力(下面部分)が作用することになる。
このとき、リード6は幅が狭いため、押さえ部83と9
3との押さえ代りが小さくとも、この押さえ部83と9
3とにより、この応力に抗して充分に押さえられる。
ところが、放熱フィン8は幅がリード6に比較して塵か
に大きいため、狭い押さえ代りの押さえ部83と93と
によってはこの応力を充分には押さえきれない、その結
果、放熱フィン8のアウタ部9についての屈曲成形時に
放熱フィン8に作用する応力が、放熱フィン8自体を通
して放熱フィン8にボンディングされたワイヤ19に作
用することにより、ワイヤ19、および、このワイヤ1
9とボンディングパッド13とのボンディング部に歪が
発生する。そして、この歪が発生した部位に、例えば、
温度サイクル試験における熱膨張差に基づく機械的スト
レスが作用すると、ワイヤ19の断線や剥がれが発生す
るという問題点があることが、本発明者によって明らか
にされた。
しかし、本実施例においては、放熱フィン8において、
ワイヤ19がボンディングされたエリア12は、その両
脇のスリット11、ll内に形成された樹脂充填部11
A、IIAにより取り囲まれているため、ワイヤ19、
および、ワイヤ19とボンディングパッド13とのボン
ディング部には、放熱フィン8のアウタ部9についての
屈曲成形時における応力による歪が発生しない。
すなわち、放熱フィン8のアウタ部9についての屈曲成
形時において、放熱フィン8の樹脂封止パッケージ20
の内側部分まで伝達される応力志樹脂充填部11A、I
IAによりボンディングエリア12に伝わるのを遮断さ
れるため、その応力によるボンディングエリア12にお
ける歪の発生は阻止されることになる。また、ボンディ
ングエリア12は樹脂充填部11A、IIAにより両側
から強固に保持されるため、前記応力から相対的に保護
されることにより、歪の発生が防止される。
そして、ワイヤ19およびそのボンディング部に歪が発
生しないため、その後、温度サイクル試験時等々におい
て当該部位に機械的ストレスが加わった場合であっても
、ワイヤ19およびそのボンディング部において断線や
剥がれ等のような不良が発生することはない。
以上のようにして、第1図に示され、がっ、前記構成に
係る低熱抵抗形5OP−IC21が製造されたことにな
る。
前記構成に係る低熱抵抗形5OP−IC21はプリント
配線基板22において、第11図および第12図に示さ
れているように表面実装されて使用される。
すなわち、プリント配線基板22上には信号回路用のラ
ンド23が複数個、低熱抵抗形SOP・IC21のリー
ド6のアウタ部6b群に対応するように2列に配されて
、はんだ材料等を用いられて略長方形の小平板形状に形
成されているとともに、両ランド23群列の中央部には
グランド用のランド24が低熱抵抗形SOP・[C21
の放熱フィン8のアウタ部9に対応するようにそれぞれ
配されて、アウタ部9の平坦部に略対応する長方形の平
板形状に形成されている。
低熱抵抗形5OP−IC21がこのプリント配線基板2
2に表面実装される際、この5OPiC21のリード6
のアウタ部6b群および放熱フィン8のアウタ部9がプ
リント配線基板22上のランド23および24に、クリ
ームはんだ材料(図示せず)を挟設されてそれぞれ当接
される。
続いて、リフローはんだ処理等のような適当な手段によ
り、クリームはんだ材料が溶融された後、固化されると
、リードのアウタ部6b群および放熱フィン8のアウタ
部9とランド23および24との間にははんだ付は部2
5および26がそれぞれ形成されるため、低熱抵抗形5
OP−IC21はプリント配線基板22に電気的かつ機
械的に接続され、表面実装された状態になる。
前記実装状態において稼働中、ペレット15が発熱する
と、ベレン)15は放熱フィン8に一体となったタブ7
に直接ボンディングされているため、熱は放熱フィン8
に直接的に伝播され、その放熱フィン8の全体からプリ
ント配線基板22を通して効果的に放熱されることにな
る。
ここで、ペレット15から放熱フィン8に伝播された熱
は、放熱フィン8のアウタ部9がらはんだ付は部26を
経由してプリント配線基板22へ放熱される。
また、この低熱抵抗形5OPiC21がプリント配線基
板22に搭載された状態において、放熱フィン8のアウ
タ部9はアース端子に電気的に接続されるため、ペレッ
ト15の回路はグランド用パッド17、ワイヤ19、ボ
ンディングパッド13、放熱フィン8およびそのアウタ
部9を通じてプリント配線基板22のはんだ付は部26
に接地されることになる。
一方、放熱フィン8が大きい開口をもって樹脂封止パッ
ケージ20の外部に突出することにより、放熱フィン8
と樹脂封止パッケージ2oとの界面が大きくなるため、
その界面がらの水分の浸入可能性が高まり、耐湿性が低
下することが考えられる。
しかし、本実施例においては、放熱フィン8には樹脂封
止パッケージ20の内部において凹凸面部10が放熱フ
ィン8を横断するように形成されているため、耐湿性の
低下は効果的に抑制されることになる。すなわち、凹凸
面部1oにより放熱フィン8におけるペレット15まで
のリークパスが長くなるためである。
前記実施例によれば次の効果が得られる。
(1ン  低熱抵抗形半導体装置の放熱フィンにおいて
、ボンディングエリアを樹脂封止パッケージの樹脂充填
部によって取り囲まれるように形成することにより、放
熱フィンのアウタ部についての屈曲成形時における応力
がボンディングエリアに伝わるのを前記樹脂充填部によ
って阻止し、また、ボンディングエリアを応力から保護
することができるため、このボンディングエリアにボン
ディングされたワイヤおよびそのボンディング部に前記
応力による歪が発生するのを防止することができる。
(2)  放熱フィンにボンディングされたワイヤおよ
びそのボンディング部に歪が残るのを防止することによ
り、樹脂封止後の温度サイクル試験等において、熱膨張
差による機械的熱ストレスが加えられた場合における放
熱フィンにボンディングされたワイヤの断線や剥がれ等
のような不良の発生を防止することができるため、低熱
抵抗形半導体装置の品質および信頼性を高めることがで
きる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、樹脂充填部に取り囲まれたボンディングエリア
を構成する手段としては、第13図、第14図、第15
図および第16図にそれぞれ示されている構成を採用し
てもよい。
第13図においては、ボンディングエリア12を実質的
に構成するためのスリン)IIBが、放熱フィン8の中
間部に配されて、コ字形状に開設されている。
第14図においては、ボンディングエリア12を実質的
に構成するためのスリットlICが放熱フィン8の中間
部に配されて、L字形状に開設されている。
第15図においては、ボンディングエリア12を実質的
に構成するためのスリット11Dが一対、放熱フィン8
の両側端辺部にそれぞれ配されて、L字形状に開設され
ている。
第16図においては、ボンディングエリア12を実質的
に構成するための突起11Eが放熱フィン8の端辺部に
配されて、放熱フィン8の第1主面から立ち上がるよう
に突設されている。この突起11Eによりボンディング
エリア12が実質的に形成され、このボンディングエリ
ア12は樹脂封止パッケージ20の樹脂部により側方を
取り囲まれることになる。
放熱フィンのアウタ部およびリードのアウタ部はガル・
ウィング形状に屈曲成形するに限らず、!リーリッド形
状やJリード形状等に屈曲成形してもよい。
以上の説明では主として本発明者によってなされた発明
をその前景となった利用分野である低熱抵抗形SOP・
ICに適用した場合について説明したが、それに限定さ
れるものではなく、クワッド・フラット・樹脂封止パッ
ケージ(QFP)を備えている低熱抵抗形IC1また、
スモール・アウトライン・Jリーリッド・樹脂封止パッ
ケージを備えている低熱抵抗形5OJ−IC1およびQ
FJ (PLCC) ・IC,スモール・アウトライン
・■リーリッド樹脂封止パッケージを備えている低熱抵
抗形Sol・IC1およびQSI(MSP)・IC等に
も適用することができる9本発明は少なくとも、アウタ
部が屈曲成形される放熱フィンを備えている低熱抵抗形
半導体装1に適用して優れた効果が得られる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
低熱抵抗形半導体装1の放熱フィンにおいて、ボンディ
ングエリアを樹脂封止パッケージの樹脂充填部によって
取り囲まれるように形成することにより、放熱フィンの
アウタ部についての屈曲成形時における応力がボンディ
ングエリアに伝わるのを、前記樹脂充填部によって阻止
し、また、ボンディングエリアを応力がら保護すること
ができるため、このボンディングエリアにボンディング
されたワイヤおよびそのボンディング部に前記応力によ
る歪が発生するのを防止することができる。
【図面の簡単な説明】
第1図は本発明の一実施例である低熱抵抗形半導体装置
を示す一部切断平面図、 第2図以陣は本発明の一実施例である低熱抵抗形半導体
装置の製造方法を説明するための各説明図であり、第2
図はその低熱抵抗形半導体装置の製造方法に使用される
多連リードフレーム示す一部省略平面図、 第3図はペレットおよびワイヤ・ボンディング工程後を
示す一部省略平面図、 第4図は樹脂封止パッケージの成形工程を示す一部省略
正面断面図、 第5図は樹脂封止パッケージの成形後を示す一部省略拡
大側面断面図、 第6図はその一部省略一部切断平面図、第7図はリード
切断成形装置を示す概略平面1第8図はリード切断装置
を示す正面断面図、第9図はリード成形装置を示す正面
断面図、第10図はリード切断成形時の作用を説明する
ための拡大部分断面図、である。 第11図は低熱抵抗形半導体装置の実装状態を示す斜視
図、 第12図はその一部切断正面図、である。 第13図、第14図、第15図はスリットの変形例をそ
れぞれ示す各部分平面図、 第16図はボンディングエリアを作る突起を示す拡大部
分斜視図、である。 l・・・多連リードフレーム、2・・・タブ、3・・・
外免4・・・セクション枠、5・・・ダム部材、6・・
・リード、6a・・・インナ部、6b・・・アウタ部、
7・・・タブ、8・・・放熱フィン、9・・・アウタ部
lO・・・凹凸面部、11.11B、I IC,11D
・・・スリット、IIA・・・樹脂充填部、IIE・・
・突起、12・・・ボンディングエリア、13・・・ボ
ンディングパッド、14・・・ボンディング層、15・
・・ペレット、16.17・・・電極パッド、18.1
9・・・ワイヤ、20・・・パッケージ、21・・・低
熱抵抗形5OP−IC(半導体装置)、22・・・プリ
ント配線基板、23・・・ランド、24・・・放熱フィ
ン用ランド、25.26・・・はんだ付は部、30・・
・トランスファ成形装置、31・・・上型、32・・・
下型、33・・・キャビティー、33a・・・上型キャ
ビティー凹部、33b・・・下型キャビティー凹部、3
4・・・ポット、35・・・プランジャ、36・・・カ
ル、37・・・ランナ、38・・・ゲート、39・・・
逃げ凹所、40・・・レジン、50・・・リード切断成
形装置、51・・・フィーダ、52・・・ローダ、53
・・・リード切断装置、54・・・リード成形装置、5
5・・・ハンドラ、56・・・アンローダ、57・・・
IC部、58・・・枠(フレーム)部、60.7o・・
・取り付は板、61.71・・・ホルダ、62.72・
・・押さえ型、63.73・・・押さえ部、64・・・
パンチ、66・・・剪断刃、76・・・剪断ダイ、67
・・・枠押さえ、68・・・ガイド、69・・・スプリ
ング、80.90・・・取り付は板、81.91・・・
ホルダ、82.92・・・押さえ型、83.93・・・
押さえ部、84・・・成形パンチ、94・・・成形グイ
、8日・・・ガイド、89・・・スプリング。

Claims (1)

  1. 【特許請求の範囲】 1、タブに放熱フィンが連結されており、この放熱フィ
    ンの一部がパッケージ外に突出されている半導体装置で
    あって、前記放熱フィンにボンディングエリアが前記樹
    脂封止パッケージの樹脂充填部により取り囲まれるよう
    に形成されており、このボンディングエリアにはワイヤ
    の一端がボンディングされていることを特徴とする半導
    体装置。 2、前記ボンディングエリアが、前記放熱フィンの一部
    にスリットが切設されることにより形成されており、前
    記樹脂充填部がこのスリット内に充填された樹脂部によ
    り形成されていることを特徴とする特許請求の範囲第1
    項記載の半導体装置。 3、前記ボンディングエリアが、前記放熱フィンの一部
    に突起が突設されることにより形成されており、前記樹
    脂充填部がこの突起を取り囲む樹脂部により形成されて
    いることを特徴とする特許請求の範囲第1項記載の半導
    体装置。 4、タブと、このタブに近接されて配設されている複数
    本のリードと、前記タブに一体的に連結されており、そ
    の一部が樹脂封止パッケージ外へ突出するように形成さ
    れている放熱フィンと、これらを一体的に保持する外枠
    とを備えているリードフレームであって、前記放熱フィ
    ンにボンディングエリアが樹脂封止パッケージの樹脂充
    填部により取り囲まれるように形成されているリードフ
    レームが準備される工程と、 前記工程により準備されたリードフレームのタブ上に半
    導体ペレットがボンディングされる工程と、 前記工程によりボンディングされた半導体ペレットの電
    極パッドと、前記放熱フィンのボンディングエリア、お
    よび、前記各リードのインナ部との間のそれぞれに、ワ
    イヤの両端がボンディングされる工程と、 樹脂が用いられて樹脂封止パッケージが、前記タブ、半
    導体ペレット、リードのインナ部、放熱フィンの一部、
    ボンディングエリアおよびワイヤを樹脂封止するように
    成形される工程と、リードおよび放熱フィンにおける樹
    脂封止パッケージから突出したアウタ部が屈曲成形され
    る工程と、を備えていることを特徴とする半導体装置の
    製造方法。 5、タブと、このタブに近接されて配設されている複数
    本のリードと、前記タブに一体的に連結されており、そ
    の一部が樹脂封止パッケージ外へ突出するように形成さ
    れている放熱フィンと、これらを一体的に保持する外枠
    とを備えているリードフレームであって、前記放熱フィ
    ンにボンディングエリアが樹脂封止パッケージの樹脂充
    填部により取り囲まれるように形成されていることを特
    徴とするリードフレーム。
JP2076145A 1990-03-26 1990-03-26 半導体装置 Expired - Lifetime JP2886250B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2076145A JP2886250B2 (ja) 1990-03-26 1990-03-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2076145A JP2886250B2 (ja) 1990-03-26 1990-03-26 半導体装置

Publications (2)

Publication Number Publication Date
JPH03276667A true JPH03276667A (ja) 1991-12-06
JP2886250B2 JP2886250B2 (ja) 1999-04-26

Family

ID=13596836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2076145A Expired - Lifetime JP2886250B2 (ja) 1990-03-26 1990-03-26 半導体装置

Country Status (1)

Country Link
JP (1) JP2886250B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298302A (ja) * 1995-02-27 1996-11-12 Seiko Epson Corp 樹脂封止型半導体装置およびその製造方法
JP2007234737A (ja) * 2006-02-28 2007-09-13 Denso Corp 電子部品の接続構造
JP2007305671A (ja) * 2006-05-09 2007-11-22 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた半導体装置
JP2013080848A (ja) * 2011-10-05 2013-05-02 Rohm Co Ltd 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298302A (ja) * 1995-02-27 1996-11-12 Seiko Epson Corp 樹脂封止型半導体装置およびその製造方法
JP2007234737A (ja) * 2006-02-28 2007-09-13 Denso Corp 電子部品の接続構造
JP4640214B2 (ja) * 2006-02-28 2011-03-02 株式会社デンソー 電子部品の接続構造
JP2007305671A (ja) * 2006-05-09 2007-11-22 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた半導体装置
JP4705881B2 (ja) * 2006-05-09 2011-06-22 パナソニック株式会社 リードフレーム及びそれを用いた半導体装置
JP2013080848A (ja) * 2011-10-05 2013-05-02 Rohm Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2886250B2 (ja) 1999-04-26

Similar Documents

Publication Publication Date Title
US6861734B2 (en) Resin-molded semiconductor device
US7410834B2 (en) Method of manufacturing a semiconductor device
KR100392713B1 (ko) 전자장치
US8115299B2 (en) Semiconductor device, lead frame and method of manufacturing semiconductor device
US20020037604A1 (en) Lead frame, semiconductor package having lead frame, and method of manufacturing semiconductor package
JP2003282809A (ja) 半導体装置およびその製造方法
JPH03276667A (ja) 半導体装置
JP2651427B2 (ja) 半導体装置の製造方法
JP3025093B2 (ja) 半導体装置およびその実装構造体
JP2631520B2 (ja) 樹脂封止パッケージの成形方法
JPH088375A (ja) 半導体装置およびその製造に使用されるリードフレーム並びに金型
JP2660732B2 (ja) 半導体装置
US6312976B1 (en) Method for manufacturing leadless semiconductor chip package
JPH09312372A (ja) 半導体装置の製造方法
JPH03276668A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH03286558A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JP2001135767A (ja) 半導体装置およびその製造方法
CN217334014U (zh) 半导体器件
JP3747991B2 (ja) 半導体装置の製造方法
JPH09312371A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JP3986189B2 (ja) 半導体装置の製造方法
JPH05102217A (ja) 半導体装置およびその製造方法並びにそれに使用される成形装置
JP3501935B2 (ja) 半導体装置の製造方法
JP3599566B2 (ja) 半導体装置の製造方法
JPH11195743A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090212

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090212

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100212

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110212

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110212

Year of fee payment: 12