JPH08298302A - 樹脂封止型半導体装置およびその製造方法 - Google Patents

樹脂封止型半導体装置およびその製造方法

Info

Publication number
JPH08298302A
JPH08298302A JP32384795A JP32384795A JPH08298302A JP H08298302 A JPH08298302 A JP H08298302A JP 32384795 A JP32384795 A JP 32384795A JP 32384795 A JP32384795 A JP 32384795A JP H08298302 A JPH08298302 A JP H08298302A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
radiator
semiconductor device
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32384795A
Other languages
English (en)
Other versions
JP3542677B2 (ja
Inventor
Tetsuya Otsuki
哲也 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP32384795A priority Critical patent/JP3542677B2/ja
Priority to TW88201643U priority patent/TW562245U/zh
Priority to TW86100244A priority patent/TW387134B/zh
Priority to KR1019960003828A priority patent/KR100414450B1/ko
Priority to US08/607,139 priority patent/US5801435A/en
Priority to DE69637900T priority patent/DE69637900D1/de
Priority to EP19960102859 priority patent/EP0729181B1/en
Priority to CN96102532A priority patent/CN1093984C/zh
Priority to SG1996006122A priority patent/SG38933A1/en
Publication of JPH08298302A publication Critical patent/JPH08298302A/ja
Application granted granted Critical
Publication of JP3542677B2 publication Critical patent/JP3542677B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】放熱体と樹脂との接着性に優れて高い放熱特性
を有する樹脂封止型半導体装置及びその製造方法を提供
することを目的とする。 【解決手段】樹脂封止型半導体装置は、電極部２８と取
付面２４とを有する半導体素子２０と、半導体素子２０
が設置される設置面１６を有して半導体素子２０を冷却
する放熱体１０と、半導体素子２０と放熱体１０との間
に介在し半導体素子２０の取付面２４の範囲内に収まる
形状で設置面１６に設けられる接合層２２と、半導体素
子２０と接合層２２とを接着する接着層２６と、リード
３０と、リード３０と半導体素子２０の電極部２８とを
接続するワイヤ３４と、半導体素子２０、放熱体１０、
リード３０の一部、及びワイヤ３４を封止する樹脂パッ
ケージ４０と、を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、放熱体を有する樹
脂封止型半導体装置及びその製造方法に関する。
【０００２】
【発明の背景】近年、ＶＬＳＩ等の消費電力の増大に伴
い、低コストで放熱性を高めようという要求が高まって
いる。これに対処するために、材料の面からは、リード
フレームや封止用樹脂の熱伝導性を高めることが検討さ
れ、構造の面からは、リードフレーム・デザインの変更
やヒートシンクすなわち放熱体の付加による放熱性の向
上が検討されている。特に、放熱体の付加によるパッケ
ージの放熱性の改善は、消費電力が１チップあたり２Ｗ
程度までのＬＳＩにおいては、もっともオーソドックス
な対策と考えられている。
【０００３】そして、上述の放熱といった観点から、特
開平６−５３３９０号公報には、熱伝導性の高い放熱体
を用いて、その放熱体がダイパッドの代わりとなる構造
が開示されている。この構成によれば、放熱性において
優れた半導体装置を得ることができる。
【０００４】また、上記放熱体に銀などのメッキ処理を
施して半導体素子を取り付ければ、放熱体と半導体チッ
プとの熱伝導性又は電気的な導通性を高めることができ
る。
【０００５】しかし、銀などのメッキは樹脂との接着性
に劣るので、樹脂封止を行って樹脂封止型の半導体装置
にすると、この半導体装置は、放熱体と樹脂との接着性
に劣るので両者の間に隙間が形成されやすい。そして、
この隙間に水が溜まると、半導体装置が発熱したときに
水蒸気となって膨張し、隙間が広がるのと同時に、放熱
体と半導体チップとを剥離させてしまうことがあり得
る。
【０００６】本発明の目的は、放熱体と樹脂との接着性
に優れて高い放熱特性を有する樹脂封止型半導体装置及
びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、電極部と他の部材に取り付けられる取付面と
を有する半導体素子と、前記半導体素子が設置される設
置面を有し、前記半導体素子を冷却する放熱体と、前記
半導体素子と前記放熱体との間に介在し、前記半導体素
子の取付面の範囲内に収まる形状で前記設置面に設けら
れる接合層と、前記半導体素子と前記接合層とを接着す
る接着層と、リードと、前記リードと前記半導体素子の
電極部とを接続するワイヤと、前記半導体素子、前記放
熱体、前記リードの一部、及び前記ワイヤを封止する樹
脂パッケージと、を含む。
【０００８】この半導体装置によれば、放熱体に設けら
れる接合層が、半導体素子の取付面の範囲内に収まる形
状をなしているので、接合層が半導体素子から突出しな
いようになっている。したがって、樹脂パッケージが、
接合層に接触しないで放熱体を封止するので、樹脂パッ
ケージと放熱体との接着性に優れている。
【０００９】本発明の樹脂封止型半導体装置において
は、前記放熱体が、導電性を有し、前記半導体素子の前
記取付面と、前記放熱体の前記設置面とが、電気的に導
通し、前記接合層が、前記放熱体の表面よりも導電性が
高いことが好ましい。
【００１０】すなわち、放熱体は、放熱性を高めるため
に伝熱性に優れていることに加え、導電性を有すること
が好ましい。導電性を有する材料として、例えば、金、
銀、銅などの金属が挙げられる。そして、半導体素子の
取付面と放熱体の設置面とを通って、半導体素子と放熱
体とが電気的に導通するように構成することが好まし
い。こうすることで、例えば、放熱体を負電位として半
導体素子を接地させることができる。
【００１１】さらに、半導体素子の取付面と放熱体の設
置面との間に存在する接合層は、放熱体の表面よりも導
電性が高いことが好ましい。導電性の高い接合層が介在
することで、取付面と設置面との間の電気的導通を良好
に図ることができる。この半導体装置の例として、放熱
体を銅で構成し、接合層を銀で構成する場合が挙げられ
る。
【００１２】本発明の樹脂封止型半導体装置において
は、前記設置面における前記接合層以外の領域に、前記
放熱体の表面よりも導電性の高い導電層が設けられるこ
とが好ましい。
【００１３】そして、半導体素子の電極部と放熱体との
接続、又はリードと放熱体との接続を、導電層を介して
行うことができる。その結果、放熱体を介して、電極部
とリードとの接続を行えるので、リードの設計の自由度
が向上する。導電層の材料として、例えば、金、銀、銅
などの金属が挙げられる。
【００１４】本発明の樹脂封止型半導体装置において、
前記導電層は、前記接合層の外周を連続的に囲む形状を
なすものや、前記ワイヤと同等の径で点状をなすものが
考えられる。
【００１５】接合層の外周を連続的に囲む形状の導電層
によれば、半導体素子の電極部又はリードと導電層との
ワイヤによる接続を容易に行うことができる。
【００１６】ワイヤと同等の径で点状をなす導電層によ
れば、ワイヤとの接続に必要最低限の大きさなので、樹
脂パッケージと導電層との接触面積を最小限に抑えるこ
とができる。導電層は、樹脂との接着性に劣るので、接
触面積を最小限に抑えることで、樹脂パッケージと導電
層との間の剥離を最小限に抑えることができる。
【００１７】本発明の樹脂封止型半導体装置において
は、前記接合層は、前記放熱体の表面よりも伝熱性が高
いことが好ましい。
【００１８】こうすることで、半導体素子に生じた熱を
効率的に放熱体に伝えて、半導体素子を有効に冷却する
ことができる。
【００１９】特に、前記樹脂パッケージが、前記放熱体
の一部を露出させて封止する場合には、放熱体の放熱効
率が一層良くなる。
【００２０】本発明の樹脂封止型半導体装置の製造方法
は、放熱体の設置面に半導体素子の取付面の範囲内に収
まる形状の接合層を設ける工程と、接着剤を介して前記
接合層と前記半導体素子の取付面とを接着する工程と、
前記半導体素子の電極部とリードとをワイヤで接続する
工程と、前記半導体素子、前記放熱体、前記リードの一
部、及び前記ワイヤを樹脂にて封止して樹脂パッケージ
を形成する工程と、を含む。
【００２１】あるいは、本発明の樹脂封止型半導体装置
の製造方法は、放熱体の設置面に半導体素子の取付面の
範囲内に収まる形状の接合層を設ける工程と、一方の面
に形成される大径穴と他方の面に形成される小径穴とが
連通してなる連通孔を有するマスクを用い、前記小径穴
を前記放熱体の設置面に当てて、電気めっきの方法によ
ってワイヤと同等の径で点状の導電層を形成する工程
と、接着剤を介して前記接合層と前記半導体素子の取付
面とを接着する工程と、前記半導体素子の電極部とリー
ドとをワイヤで接続し、前記半導体素子の電極部と前記
導電層とをワイヤで接続し、前記リードと前記導電層と
をワイヤで接続する工程と、前記半導体素子、前記放熱
体、前記リードの一部、及び前記ワイヤを樹脂にて封止
して樹脂パッケージを形成する工程と、を含む。
【００２２】これらの製造方法によって、本発明の半導
体装置を効率よく製造することができる。
【００２３】特に、一方の面に形成される大径穴と他方
の面に形成される小径穴とが連通してなる連通孔を有す
るマスクを用いれば、連通孔にめっき材料の通りが良く
なり、小さな径の導電層でも容易に形成することができ
る。
【００２４】
【発明の実施の形態】図１は、本発明の実施形態に係る
半導体装置を示し、図２のＩ−Ｉ線に沿って切断した状
態を模式的に示す断面図であり、図２は、本発明の実施
形態に係る半導体装置を、樹脂パッケージを除いた状態
で模式的に示す平面図である。
【００２５】本実施形態の半導体装置は、放熱体１０
と、この放熱体１０に取り付けられた半導体素子２０
と、複数のリード３０と、半導体素子２０の外側に配設
されたフレームリード３２と、を有し、樹脂パッケージ
４０にて封止されている。
【００２６】放熱体１０は、図１に示すように、大径部
１２と、この大径部１２より突出する小径部１４で構成
され、断面形状がほぼ凸状を成している。そして、大径
部１２の表面が半導体素子２０を設置するための設置面
１６であり、小径部１４の表面は樹脂パッケージ４０か
ら露出して放熱効率を向上させるようになっている。
【００２７】放熱体１０は、エポキシ基板やセラミック
からなるものでもよいが、放熱効率を向上させるため
に、銅、銀又は金等の伝熱性の高い材料で構成されるこ
とが好ましい。特に、経済性を考慮して、本実施形態で
は銅が用いられている。これらの金属は、導電性も有す
るものである。
【００２８】放熱体１０の設置面１６には、接合層２２
が設けられ、この接合層２２を介して半導体素子２０は
放熱体１０に取り付けられるようになっている。接合層
２２は伝熱性及び導電性に優れたもので、例えば、銀、
金、白金等が挙げられる。特に、経済性を考慮して、本
実施形態では銀が用いられている。また、接合層２２
は、図１には誇張して厚く示してあるが、数μｍの薄い
層で、スパッタや電気めっきの方法によって形成され
る。あるいは、導電性を有する薄膜又は板材を埋め込ん
で接合層２２としても良い。
【００２９】半導体素子２０は、接合層２２に取り付け
られる側の取付面２４から電気的に接続できるようにな
っている。したがって、放熱体１０が導電性を有する銅
から構成され、接合層２２も導電性を有する銀から構成
されているので、半導体素子２０は、取付面２４から接
合層２２を介して放熱体１０に電気的に接続することが
できる。しかも、銅よりも銀の方が導電率が高いので、
接合層２２を設けることで、電気的な接続状態を良好に
維持することができる。
【００３０】このように、半導体素子２０と放熱体１０
とを電気的に接続することで、例えば、放熱体１０を負
電位として接地することが容易になる。
【００３１】さらに、図１に示すように、接合層２２の
長さｌは半導体素子２０の取付面２４の長さＬよりも小
さくなり、接合層２２が取付面２４の範囲に収まる形状
となっている。
【００３２】このようにしたのは次の理由からである。
つまり、接合層２２は銀メッキ等により形成されるが、
この銀メッキ等は、樹脂パッケージ４０を構成する樹脂
との接着性が悪いものである。
【００３３】したがって、接合層２２が半導体素子２０
の外側にはみだすように形成されると、この部分におい
て樹脂パッケージ４０との接着性が悪くなる。そして、
樹脂パッケージ４０が接合層２２から剥がれてしまい、
これに伴って半導体素子２０の取付面２４が接合層２２
から離れて両者の導通が図れなくなることも想定され
る。このことは、接合層２２を介して半導体素子２０の
取付面２４を、例えばＧＮＤに接続しようとするとき
に、電気的接続を保証できないということである。
【００３４】そこで、図１に示すように、接合層２２の
面積を、半導体素子２０の取付面２４の面積より小さく
して、接合層２２が取付面２４からはみ出さないように
した。こうすることで、樹脂パッケージ４０が接合層２
２に接触しないため、樹脂封止を完全に行うことがで
き、半導体素子２０の取付面２４と接合層２２との導通
も確実となる。
【００３５】詳しくは、半導体素子２０は、銀ペースト
からなる接着層２６によって放熱体１０に接着され、こ
の接着層２６は、図１に示すように、フィレットを形成
する。このフィレットは、半導体素子２０の取付面２４
よりも大きな面積を有するように末広がりとなる。した
がって、接合層２２は、このフィレット内に収まる形状
であれば、樹脂パッケージ４０と接触することはない
が、半導体素子２０を設置するときに誤差を考慮すれ
ば、接合層２２は取付面２４の範囲内に収まる形状とす
ることが好ましい。例えば、接合層２２は、取付面２４
の外端から約０．０５ｍｍ内側に入り込んだ形状とする
ことが好ましい。
【００３６】次に、放熱体１０の設置面１６には、半導
体素子２０の周りに、複数のスポット状の導電層１８が
形成されている。導電層１８は導電性に優れたもので、
例えば、銀、金、白金等が挙げられる。特に、経済性を
考慮して、本実施形態では銀が用いられている。また、
導電層１８は、図１には誇張して厚く示してあるが、数
μｍの薄い層で、スパッタや電気めっきの方法によって
形成される。あるいは、銀の支柱を埋め込んで導電層１
８としてもよい。
【００３７】そして、放熱体１０を構成する銅よりも導
電層１８を構成する銀の方が、導電率が高いので、放熱
体１０に電気的な接続を図るときに、直接放熱体１０に
接続するよりも導電層１８を介して接続する方が、良好
な接続状態となる。
【００３８】この導電層１８は、ワイヤ３４を介して、
半導体素子２０の電極部２８又はリード３０と電気的に
接続されている。
【００３９】なお、放熱体１０の表面には、接合層２２
及び導電層１８の形成領域を除き、図示しない絶縁層が
形成されている。この絶縁層は、良好な絶縁性を有する
限りにおいてその材質は特に制限されないが、例えば放
熱体１０を構成する金属を酸化処理して得られた金属酸
化膜であることが好ましい。例えば、放熱体１０が銅で
構成されている場合、強アルカリ性の処理液を用いて表
面を酸化処理することによって絶縁層を得ることができ
る。この絶縁層を設けることにより、リード３０及びフ
レームリード３２と放熱体１０との短絡を防止すること
ができる。さらに、例えば酸化銅によって構成された絶
縁層は、通常黒色ないし茶色などの暗色を呈し、そのた
めワイヤボンディングにおける画像認識においてリード
３０の認識が容易となるだけでなく、樹脂パッケージ４
０を構成する樹脂との密着性がよいため、パッケージの
機械的強度が向上する。
【００４０】また、設置面１２には、その周縁に沿って
連続的に支持部３６が接着によって固定されている。こ
の支持部３６は、絶縁性を有する樹脂、例えばポリイミ
ド樹脂，エポキシ樹脂等の熱硬化性樹脂等のテープ状部
材から構成されている。
【００４１】支持部３６は、リード３０の一部だけを支
持するように、放熱体１０の外周部に小さな幅で設けら
れている。支持部３６は、樹脂にて構成されており、そ
の性質上水分を吸収するものであるが、小さく構成する
ことで、吸収する水分をできるだけ減少させることがで
きる。
【００４２】こうして比較的小さな幅で設けられた支持
部３６に、リード３０は接着されて固定されている。
【００４３】フレームリード３２は、半導体素子２０と
リード３０との間に両者と非接触の状態で設置されてい
る。このフレームリード３２は、図２に示すように、４
本の支持リード３２ａによって安定的に支持されてい
る。そして、支持リード３２ａはそれぞれ支持部３６に
よってその一部が固定されている。
【００４４】フレームリード３２は、例えば電源電圧
（Ｖｃｃ）リードまたは基準電圧（Ｖｓｓ）リードとし
て使用される。このフレームリード３２を例えばＶｃｃ
リードとして用いる場合には、複数の電源用の電極部２
８及びリード３０とフレームリード３２とをワイヤ３４
によってそれぞれ接続することにより、電源用に使用さ
れるリードの数を大幅に減少させることができる。した
がって、信号用リードとして使用できるリードを相対的
に増加させることができ、半導体素子２０の電極部２８
とリードとのワイヤ配線の自由度を高めることができ、
設計上有利となる。
【００４５】また、フレームリード３２を有することに
より、半導体素子２０のどの位置においても所定の電源
電圧または基準電圧を供給することができ、電源ノイズ
を低減した状態で動作速度の高速化を図ることができ
る。
【００４６】なお、本実施形態においては、フレームリ
ード３２は４本の支持リード３２ａによって支持されて
いるが、支持リード３２ａはフレームリード３２を安定
に支持できればよく、例えば対向する位置に２本のみ配
置する等、その本数や配置についてはこの例に限定され
ない。
【００４７】次に、本実施形態の半導体装置の製造方法
について説明する。
【００４８】まず、放熱体１０の設置面１６に、例えば
銀メッキによって導電層１８及び接合層２２を形成す
る。そして、これら導電層１８及び接合層２２をマスキ
ングした状態で、例えばメルテックス株式会社製の「エ
ボノール（商品名）」に数秒間浸漬して表面を酸化処理
することにより絶縁層（図示せず）を形成する。このよ
うにして形成された絶縁層は、例えば２〜３μｍの膜厚
を有し、その電気抵抗率が１０13Ω・ｃｍ以上という、
良好な絶縁性を有することが確認された。
【００４９】あるいは、上述の方法とは逆に、絶縁層を
形成した後に導電層１８及び接合層２２を形成してもよ
い。
【００５０】次に、放熱体１０に設けられた接合層２２
に銀ペースト等の導電性の接着剤からなる接着層２６に
よって半導体素子２０を接合する。その後、放熱体１
０、支持部３６、全てのリード３０及びフレームリード
３２が一体化されてなるフレーム（図示せず）を位置合
わせして重ね合わせ、三者を例えばエポキシ樹脂等の接
着剤を用いて熱圧着し、相互を固定する。次いで、通常
の手法により、ワイヤボンディング装置を用いてワイヤ
３４を所定のパターンでボンディングする。
【００５１】さらに、通常用いられているモールディン
グプロセスによってエポキシ系樹脂等を用いて樹脂パッ
ケージ４０を形成する。このとき、放熱体１０の小径部
１４の表面が樹脂パッケージ４０より露出する状態でモ
ールドが行われる。
【００５２】ついで、一体化されていたそれぞれのリー
ド３０及びフレームリード３２を切断して完成する。
【００５３】こうして製造された樹脂封止型の半導体装
置によれば、接合層２２が半導体素子２０の取付面２４
の範囲内に収まる形状をなしている。したがって、接着
性に劣る関係にある樹脂パッケージ４０と接合層２２と
が接触しないので、両者の剥離による欠陥が生じない。
【００５４】次に、図３は、本発明の他の実施形態にか
かる半導体装置の要部を模式的に示す平面図である。こ
の半導体装置は、導電層４８の形状において、図２に示
す半導体装置と異なる。そして、導電層４８以外の構成
は、図２に示す半導体装置と同様であるので同一の符号
を付して説明する。
【００５５】図２において、複数の導電層１８がスポッ
ト状に形成されていたのに対して、図３において導電層
４８は、リード３０とフレームリード３２との間の領域
で、角リング状に形成されている。
【００５６】こうすることで、複数箇所で形成するより
も簡単に、複数箇所からの接続ができる導電層を形成す
ることができる。
【００５７】次に、図４は、本発明のさらに別の実施形
態にかかる半導体装置の要部を模式的に示す平面図であ
る。この半導体装置は、導電層５８の形状において、図
２に示す半導体装置と異なる。そして、導電層５８以外
の構成は、図２に示す半導体装置と同様であるので同一
の符号を付して説明する。
【００５８】図２において、複数の導電層１８がスポッ
ト状に形成されていたのに対して、図４において導電層
５８は、ワイヤ３４の径と同等の径で点状をなすように
形成されている。詳しくは、例えば、ワイヤ３４の直径
が約０．８ｍｍの場合には、導電層５８もこれにほぼ等
しい程度の径とすることが好ましい。
【００５９】導電層５８は銀メッキ等で形成され、樹脂
パッケージ４０との接着性に劣るので、導電層５８を可
能な範囲で小さくすることで、樹脂パッケージ４０との
接触部分をできるだけ小さくすることができる。そし
て、樹脂パッケージ４０と導電層５８との剥離をできる
だけ防止することができる。
【００６０】図５は、このような極めて小さな径の導電
層５８の形成方法を示す図である。通常、導電層５８
は、マスクに形成された穴から液状の銀を電着させると
いう、電気めっきの方法によって形成される。しかしな
がら、導電層５８の径が極めて小さい場合には、マスク
の穴が極めて小さくなるので、銀の通りが悪くなる。こ
こで、銀の通りを良くするために、マスクを薄くするこ
とも考えられるが、そうするとマスクが割れやすくな
る。
【００６１】そこで、本実施形態では、図５に示すマス
ク６０を用いて導電層５８を形成することとした。この
マスク６０は、一方の面に形成される大径の穴６２と他
方の面に形成される小径の穴６４とが連通してなる連通
孔６６を有するものである。詳しくは、穴６２と穴６４
とは、階段状をなして連通するようになっている。な
お、この形状の代わりに、テーパ状に連通するようにし
てもよい。
【００６２】そして、このマスク６０を用い、小径の穴
６４を放熱体１０の設置面１６に当てて、大径の穴６２
から銀を流して電気めっきの方法によってワイヤ３４と
同等の径で点状の導電層５８を形成することができる。
【００６３】このマスク６０によれば、銀を流し込む側
の穴６２が大径なので、銀の通りが良く、必要に応じて
マスク６０自体の厚みを厚く構成することもできる。
【００６４】なお、この実施形態において、他の部分の
製造方法は、図１及び図２に示す半導体装置の製造方法
と同様なので説明を省略する。
【００６５】
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置を示す図
で、図２のＩ−Ｉ線に沿って切断した状態を模式的に示
す図である。
【図２】本発明の実施形態に係る半導体装置を、樹脂パ
ッケージを除いた状態で模式的に示す平面図である。
【図３】本発明の他の実施形態を示す図である。
【図４】本発明のさらに別の実施形態を示す図である。
【図５】図４の半導体装置の製造方法を示す図である。
【符号の説明】
１０ 放熱体 １６ 設置面 １８、４８、５８ 導電層 ２０ 半導体素子 ２２ 接合層 ２４ 取付面 ２６ 接着層 ２８ 電極部 ３０ リード ３４ ワイヤ ６０ マスク ６２ 穴（大径穴） ６４ 穴（小径穴） ６６ 連通孔

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 電極部と他の部材に取り付けられる取付
    面とを有する半導体素子と、 前記半導体素子が設置される設置面を有し、前記半導体
    素子を冷却する放熱体と、 前記半導体素子と前記放熱体との間に介在し、前記半導
    体素子の取付面の範囲内に収まる形状で前記設置面に設
    けられる接合層と、 前記半導体素子と前記接合層とを接着する接着層と、 リードと、 前記リードと前記半導体素子の電極部とを接続するワイ
    ヤと、 前記半導体素子、前記放熱体、前記リードの一部、及び
    前記ワイヤを封止する樹脂パッケージと、 を含む樹脂封止型半導体装置。
  2. 【請求項２】 請求項１記載の樹脂封止型半導体装置に
    おいて、 前記放熱体は、導電性を有し、 前記半導体素子の前記取付面と、前記放熱体の前記設置
    面とは、電気的に導通し、 前記接合層は、前記放熱体の表面よりも導電性が高い樹
    脂封止型半導体装置。
  3. 【請求項３】 請求項２記載の樹脂封止型半導体装置に
    おいて、 前記設置面における前記接合層以外の領域に、前記放熱
    体の表面よりも導電性の高い導電層が設けられる樹脂封
    止型半導体装置。
  4. 【請求項４】 請求項３記載の樹脂封止型半導体装置に
    おいて、 前記導電層は、前記接合層の外周を連続的に囲む形状を
    なす樹脂封止型半導体装置。
  5. 【請求項５】 請求項３記載の樹脂封止型半導体装置に
    おいて、 前記導電層は、前記ワイヤと同等の径で点状をなす樹脂
    封止型半導体装置。
  6. 【請求項６】 請求項１から請求項５のいずれかに記載
    の樹脂封止型半導体装置において、 前記接合層は、前記放熱体の表面よりも伝熱性が高い樹
    脂封止型半導体装置。
  7. 【請求項７】 請求項１から請求項６のいずれかに記載
    の樹脂封止型半導体装置において、 前記樹脂パッケージは、前記放熱体の一部を露出させて
    封止する樹脂封止型半導体装置。
  8. 【請求項８】 請求項１から請求項７のいずれかに記載
    の樹脂封止型半導体装置の製造方法であって、 放熱体の設置面に半導体素子の取付面の範囲内に収まる
    形状の接合層を設ける工程と、 接着剤を介して前記接合層と前記半導体素子の取付面と
    を接着する工程と、 前記半導体素子の電極部とリードとをワイヤで接続する
    工程と、 前記半導体素子、前記放熱体、前記リードの一部、及び
    前記ワイヤを樹脂にて封止して樹脂パッケージを形成す
    る工程と、 を含む樹脂封止型半導体装置の製造方法。
  9. 【請求項９】 請求項５記載の樹脂封止型半導体装置の
    製造方法であって、 放熱体の設置面に半導体素子の取付面の範囲内に収まる
    形状の接合層を設ける工程と、 一方の面に形成される大径穴と他方の面に形成される小
    径穴とが連通してなる連通孔を有するマスクを用い、前
    記小径穴を前記放熱体の設置面に当てて、電気めっきの
    方法によってワイヤと同等の径で点状の導電層を形成す
    る工程と、 接着剤を介して前記接合層と前記半導体素子の取付面と
    を接着する工程と、 前記半導体素子の電極部とリードとをワイヤで接続し、
    前記半導体素子の電極部と前記導電層とをワイヤで接続
    し、前記リードと前記導電層とをワイヤで接続する工程
    と、 前記半導体素子、前記放熱体、前記リードの一部、及び
    前記ワイヤを樹脂にて封止して樹脂パッケージを形成す
    る工程と、 を含む樹脂封止型半導体装置の製造方法。
JP32384795A 1995-02-21 1995-11-16 樹脂封止型半導体装置およびその製造方法 Expired - Lifetime JP3542677B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP32384795A JP3542677B2 (ja) 1995-02-27 1995-11-16 樹脂封止型半導体装置およびその製造方法
TW88201643U TW562245U (en) 1995-02-27 1995-12-28 Resin encapsulating type semiconductor device
TW86100244A TW387134B (en) 1995-02-27 1995-12-28 Method of manufacturing a
KR1019960003828A KR100414450B1 (ko) 1995-02-21 1996-02-16 수지봉지형반도체장치및그제조방법
US08/607,139 US5801435A (en) 1995-02-27 1996-02-26 Resin sealing type semiconductor device and method of making the same
DE69637900T DE69637900D1 (de) 1995-02-27 1996-02-26 Harzvergossenes Halbleiterbauteil und dessen Herstellungsverfahren
EP19960102859 EP0729181B1 (en) 1995-02-27 1996-02-26 Resin sealing type semiconductor device and method of making the same
CN96102532A CN1093984C (zh) 1995-02-27 1996-02-26 树脂密封式半导体器件及其制造方法
SG1996006122A SG38933A1 (en) 1995-02-27 1996-02-27 Resin sealing type semiconductor device and method of making the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-38776 1995-02-27
JP3877695 1995-02-27
JP32384795A JP3542677B2 (ja) 1995-02-27 1995-11-16 樹脂封止型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH08298302A true JPH08298302A (ja) 1996-11-12
JP3542677B2 JP3542677B2 (ja) 2004-07-14

Family

ID=26378064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32384795A Expired - Lifetime JP3542677B2 (ja) 1995-02-21 1995-11-16 樹脂封止型半導体装置およびその製造方法

Country Status (8)

Country Link
US (1) US5801435A (ja)
EP (1) EP0729181B1 (ja)
JP (1) JP3542677B2 (ja)
KR (1) KR100414450B1 (ja)
CN (1) CN1093984C (ja)
DE (1) DE69637900D1 (ja)
SG (1) SG38933A1 (ja)
TW (2) TW387134B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245004B2 (en) 2003-05-20 2007-07-17 Rohm Co., Ltd. Semiconductor device
JP6416996B1 (ja) * 2017-07-24 2018-10-31 アサヒ・エンジニアリング株式会社 樹脂封止装置用の封止型

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808357A (en) * 1992-06-02 1998-09-15 Fujitsu Limited Semiconductor device having resin encapsulated package structure
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
TW383508B (en) * 1996-07-29 2000-03-01 Nichia Kagaku Kogyo Kk Light emitting device and display
FR2764114B1 (fr) * 1997-06-02 2003-04-25 Sgs Thomson Microelectronics Dispositif semi-conducteur muni d'un dissipateur thermique
US6319757B1 (en) * 1998-07-08 2001-11-20 Caldus Semiconductor, Inc. Adhesion and/or encapsulation of silicon carbide-based semiconductor devices on ceramic substrates
JP3128548B2 (ja) * 1999-03-11 2001-01-29 沖電気工業株式会社 半導体装置および半導体装置の製造方法
US6198163B1 (en) * 1999-10-18 2001-03-06 Amkor Technology, Inc. Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
US20030211062A1 (en) * 2001-05-07 2003-11-13 Karl Laden Anhydrous skin cleaners
US6396130B1 (en) 2001-09-14 2002-05-28 Amkor Technology, Inc. Semiconductor package having multiple dies with independently biased back surfaces
JP2003258141A (ja) * 2002-02-27 2003-09-12 Nec Compound Semiconductor Devices Ltd 電子部品及びその製造方法
JP3566269B2 (ja) * 2002-06-07 2004-09-15 富士通株式会社 リードフレーム及びその製造方法、及び半導体装置。
US7919853B1 (en) * 2007-11-01 2011-04-05 Amkor Technology, Inc. Semiconductor package and fabrication method thereof
JP2013183023A (ja) * 2012-03-01 2013-09-12 Toyota Industries Corp 電力変換装置
JP2013183022A (ja) * 2012-03-01 2013-09-12 Toyota Industries Corp 半導体装置および半導体装置の製造方法
CN103975422B (zh) * 2012-11-28 2016-09-14 新电元工业株式会社 树脂封装型半导体装置的制造方法以及树脂封装型半导体装置
JP7024349B2 (ja) * 2017-11-24 2022-02-24 セイコーエプソン株式会社 センサーユニット、センサーユニットの製造方法、慣性計測装置、電子機器、および移動体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103651A (ja) * 1983-11-11 1985-06-07 Hitachi Ltd 半導体装置
JPH02129951A (ja) * 1988-11-09 1990-05-18 Hitachi Ltd 半導体装置の製造方法
JPH03149865A (ja) * 1989-11-07 1991-06-26 Matsushita Electron Corp リードフレーム
JPH03276667A (ja) * 1990-03-26 1991-12-06 Hitachi Ltd 半導体装置
JPH06164176A (ja) * 1992-11-17 1994-06-10 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL121811C (ja) * 1961-06-26
US3290564A (en) * 1963-02-26 1966-12-06 Texas Instruments Inc Semiconductor device
US3965277A (en) * 1972-05-09 1976-06-22 Massachusetts Institute Of Technology Photoformed plated interconnection of embedded integrated circuit chips
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
JPS54124678A (en) * 1978-03-20 1979-09-27 Nec Corp Lead frame
JPS56122134A (en) * 1980-02-29 1981-09-25 Toshiba Corp Resin-sealed type semiconductor device
JPS5812341A (ja) * 1981-07-16 1983-01-24 Toshiba Corp 半導体装置
JPS59207645A (ja) * 1983-05-11 1984-11-24 Toshiba Corp 半導体装置およびリ−ドフレ−ム
EP0164794B1 (en) * 1984-06-14 1990-07-25 Advanced Micro Devices, Inc. Multi-layer heat sinking integrated circuit package
JPS61166051A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS6297358A (ja) * 1985-10-23 1987-05-06 Mitsubishi Electric Corp 樹脂封止形半導体集積回路装置
US4684975A (en) * 1985-12-16 1987-08-04 National Semiconductor Corporation Molded semiconductor package having improved heat dissipation
JPS63179557A (ja) * 1987-01-20 1988-07-23 Nec Corp 半導体装置用リ−ドフレ−ム
JPS63240053A (ja) * 1987-03-27 1988-10-05 Mitsubishi Electric Corp 半導体装置
US4942497A (en) * 1987-07-24 1990-07-17 Nec Corporation Cooling structure for heat generating electronic components mounted on a substrate
US4903118A (en) * 1988-03-30 1990-02-20 Director General, Agency Of Industrial Science And Technology Semiconductor device including a resilient bonding resin
JPH023390A (ja) * 1988-06-15 1990-01-08 Brother Ind Ltd 画像転写形成方法及び画像転写物
US5050040A (en) * 1988-10-21 1991-09-17 Texas Instruments Incorporated Composite material, a heat-dissipating member using the material in a circuit system, the circuit system
US5157478A (en) * 1989-04-19 1992-10-20 Mitsubishi Denki Kabushiki Kaisha Tape automated bonding packaged semiconductor device incorporating a heat sink
JPH02307251A (ja) * 1989-05-22 1990-12-20 Nec Corp 樹脂封止型半導体装置
US5208188A (en) * 1989-10-02 1993-05-04 Advanced Micro Devices, Inc. Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
JPH0719876B2 (ja) * 1989-12-04 1995-03-06 株式会社東芝 半導体装置
JP2517691B2 (ja) * 1990-01-29 1996-07-24 三菱電機株式会社 半導体装置及びその製造方法
JPH03265161A (ja) * 1990-03-15 1991-11-26 Toshiba Corp 樹脂封止型半導体装置
JP2850462B2 (ja) * 1990-03-29 1999-01-27 セイコーエプソン株式会社 半導体装置及びその製造方法
JPH0410558A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 放熱体付き半導体装置
JPH0411758A (ja) * 1990-04-28 1992-01-16 Mitsubishi Electric Corp 半導体装置
JPH0427145A (ja) * 1990-05-22 1992-01-30 Seiko Epson Corp 半導体装置
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
DE4017697C2 (de) * 1990-06-01 2003-12-11 Bosch Gmbh Robert Elektronisches Bauelement, Verfahren zu dessen Herstellung und Verwendung
JP2983620B2 (ja) * 1990-07-20 1999-11-29 株式会社日立製作所 半導体装置及びその製造方法
JP3047986B2 (ja) * 1990-07-25 2000-06-05 株式会社日立製作所 半導体装置
JP2725448B2 (ja) * 1990-08-01 1998-03-11 三菱電機株式会社 半導体装置
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
JPH04158556A (ja) * 1990-10-22 1992-06-01 Toshiba Corp 樹脂封止型半導体装置
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法
JP2841854B2 (ja) * 1990-11-29 1998-12-24 セイコーエプソン株式会社 半導体装置
JPH04316357A (ja) * 1991-04-15 1992-11-06 Sony Corp 樹脂封止型半導体装置
US5172213A (en) * 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
DE69231790T2 (de) * 1991-07-01 2002-03-07 Sumitomo Electric Industries Wärmeabführendes Bauteil und damit versehene Halbleitervorrichtung
JPH05308107A (ja) * 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
US5200809A (en) * 1991-09-27 1993-04-06 Vlsi Technology, Inc. Exposed die-attach heatsink package
JP2602380B2 (ja) * 1991-10-23 1997-04-23 富士通株式会社 半導体装置及びその製造方法
JPH05211262A (ja) * 1992-01-08 1993-08-20 Nec Corp 樹脂封止型半導体装置
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
JPH06120374A (ja) * 1992-03-31 1994-04-28 Amkor Electron Inc 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JP3322429B2 (ja) * 1992-06-04 2002-09-09 新光電気工業株式会社 半導体装置
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
JPH0697326A (ja) * 1992-09-14 1994-04-08 Apic Yamada Kk 半導体装置およびその放熱部材
JPH06132444A (ja) * 1992-10-20 1994-05-13 Hitachi Ltd 半導体装置
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
JP3509274B2 (ja) * 1994-07-13 2004-03-22 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103651A (ja) * 1983-11-11 1985-06-07 Hitachi Ltd 半導体装置
JPH02129951A (ja) * 1988-11-09 1990-05-18 Hitachi Ltd 半導体装置の製造方法
JPH03149865A (ja) * 1989-11-07 1991-06-26 Matsushita Electron Corp リードフレーム
JPH03276667A (ja) * 1990-03-26 1991-12-06 Hitachi Ltd 半導体装置
JPH06164176A (ja) * 1992-11-17 1994-06-10 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245004B2 (en) 2003-05-20 2007-07-17 Rohm Co., Ltd. Semiconductor device
JP6416996B1 (ja) * 2017-07-24 2018-10-31 アサヒ・エンジニアリング株式会社 樹脂封止装置用の封止型
JP2019024032A (ja) * 2017-07-24 2019-02-14 アサヒ・エンジニアリング株式会社 樹脂封止装置用の封止型

Also Published As

Publication number Publication date
TW562245U (en) 2003-11-11
CN1093984C (zh) 2002-11-06
TW387134B (en) 2000-04-11
US5801435A (en) 1998-09-01
JP3542677B2 (ja) 2004-07-14
SG38933A1 (en) 1997-04-17
EP0729181A2 (en) 1996-08-28
KR100414450B1 (ko) 2004-04-03
EP0729181A3 (en) 1997-08-27
DE69637900D1 (de) 2009-05-28
EP0729181B1 (en) 2009-04-15
CN1136711A (zh) 1996-11-27

Similar Documents

Publication Publication Date Title
JP3542677B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3944913B2 (ja) 樹脂封止型半導体装置
US4620215A (en) Integrated circuit packaging systems with double surface heat dissipation
US6291271B1 (en) Method of making semiconductor chip package
JP3509274B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3483720B2 (ja) 半導体装置
JP3309686B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2770820B2 (ja) 半導体装置の実装構造
JP2934421B2 (ja) ヒートシンクを備えた樹脂封止型半導体装置
JP2002057238A (ja) 集積回路パッケージ
JP3337911B2 (ja) 半導体装置及びその製造方法
JPH104167A (ja) 半導体装置
JP2000133745A (ja) 半導体装置
JPH07326708A (ja) マルチチップモジュール半導体装置
JP2735920B2 (ja) インバータ装置
JP4454422B2 (ja) リードフレーム
JPH11354673A (ja) 半導体装置
JPH05109940A (ja) 混成集積回路
JP3177934B2 (ja) マルチチップ半導体装置
JP3714808B2 (ja) 半導体装置
JP3192087B2 (ja) 半導体装置およびその製造方法
JPH0758160A (ja) フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置
JPH0652163U (ja) 回路基板装置の放熱構造
JP2004104156A (ja) 半導体装置用パッケージ及びその製造方法
JPH08335654A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080409

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120409

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 10

EXPY Cancellation because of completion of term