JPH08335654A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08335654A
JPH08335654A JP14196795A JP14196795A JPH08335654A JP H08335654 A JPH08335654 A JP H08335654A JP 14196795 A JP14196795 A JP 14196795A JP 14196795 A JP14196795 A JP 14196795A JP H08335654 A JPH08335654 A JP H08335654A
Authority
JP
Japan
Prior art keywords
copper foil
chip
heat sink
thermal resistance
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14196795A
Other languages
English (en)
Other versions
JP2968704B2 (ja
Inventor
Kenji Tsukamoto
研二 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7141967A priority Critical patent/JP2968704B2/ja
Publication of JPH08335654A publication Critical patent/JPH08335654A/ja
Application granted granted Critical
Publication of JP2968704B2 publication Critical patent/JP2968704B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】TAB方式の特長を生かしつつ、実装コストを
低減し、かつ冷却効率を上げる。 【構成】ICチップが発生した熱を放出させるヒートシ
ンク1を有し、このヒートシンク1が銅箔3上に直接接
着できる様なパターンでテープ6のベース部6aを形成
する。テープ6には所定のパターンでリード5が銅箔部
に形成されている。ICチップ7はテープ6の銅箔部分
3に接着され、ワイヤボンディングによってリード5と
の接続を行う。ヒートシンク1は、ICチップ7と銅箔
3をはさむ形で接着される。ICチップ7とボンディン
グワイヤ8は、封止樹脂9で樹脂封止される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、TABテープを用い
て、半導体チップを実装するTAB実装構造を有する半
導体装置に関し、特にヒートシンクを用いて冷却する冷
却構造と半導体チップとTABテープとの電気的接続を
行うTAB実装構造を有する半導体装置に関する。
【0002】
【従来の技術】従来パッケージのインナーリードとIC
チップとの電気的に接続し、樹脂封止する技術の一例が
特開平1−183837号公報に示されている。この公
報には、第6図にも図示されるようにインナーリード部
とアウターリード部とを有するリードがポリイミド製T
ABテープを材料としたフレキシブル基板6に所定のパ
ターンで設けられている。このフレキシブル基板上にマ
ウントされた半導体チップ(ICチップ)とインナーリ
ード部とがボンディングワイヤによりワイヤボンディン
グされ、アウターリード部以外は封止樹脂によってトラ
ンスファーモールドされる技術が示されている。
【0003】
【発明が解決しようとする課題】この公報記載の従来の
半導体装置では、ヒートシンク等の冷却手段を備えてい
ない。このため、ICチップの発熱時、その熱を外部へ
放出できない。この結果、ICチップが高温になりIC
チップの正常動作は期待できなくなる。また、ICチッ
プとモールド部との間に熱伝導率の低いポリイミドフィ
ルム基板が介在するため、これらの間の熱抵抗が大きく
なる。従って、もしモールド部の上部にヒートシンクを
取り付けても十分な冷却効果は生まれない。
【0004】本発明の目的は、冷却効率を向上するよう
にしたTAB実装構造を有する半導体装置を提供するこ
とにある。
【0005】本発明の他の目的は、半導体チップの集積
層を向上させても十分機能しうる温度に冷却できるよう
にしたTAB実装構造を有する半導体装置を提供するこ
とにある。
【0006】本発明の他の目的は、バンプを形成する必
要のないTAB実装構造を有する半導体装置を提供する
ことにある。
【0007】本発明の他の目的は、小型化および軽量化
を実現するようにした半導体装置を提供することにあ
る。
【0008】本発明の他の目的は、高集積化を実現する
ようにした半導体装置を提供することにある。
【0009】
【課題を解決するための手段】本発明の第1の半導体装
置は、銅箔部と、この銅箔部の表面に接着剤で接着され
たヒートシンクと、前記銅箔部の裏面に接着剤で接着さ
れた半導体チップとを含む。
【0010】本発明の第2の半導体装置は、前記第1の
半導体装置であって前記銅箔部と同じ平面上の外側にリ
ードの少なくとも一部が配置されたことを特徴とする。
【0011】本発明の第3の半導体装置は、前記第2の
半導体装置であって前記銅箔部と前記リードとをテープ
ベースで接続することを特徴とする。
【0012】本発明の第4の半導体装置は、前記第1の
半導体装置における前記半導体チップが集積回路チップ
であることを特徴とする。
【0013】本発明の第5の半導体装置は、前記第2の
半導体装置であって前記銅箔部と隣接していない前記リ
ードの端部を電気的に接続するとともに前記銅箔部、前
記ヒートシンクおよび前記半導体チップの組合せを搭載
するプリント板とを含む。
【0014】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
【0015】図1および図2を参照すると、本発明の第
1の実施例は表面に接着剤2でヒートシンク1を接着
し、裏面に接着剤4でICチップ7を接着する銅箔3接
着部分と、この銅箔3接着部分の周辺の表面にパターン
化されたテープベース6aを有する、望ましくは約1m
mの厚さを有するテープ6と;このテープ6の表面のテ
ープベース6aに対応する裏面の位置に、ワイヤボンデ
ィングを行いやすくするためのメッキ10と;このメッ
キ10を介してICチップ7とリード5とを電気的に接
着するボンディングワイヤ8と;接着剤4、ICチップ
7、ボンディングワイヤ8およびメッキ10を封止する
封止樹脂10を含む。なお、テープベース6aはポリイ
ミド等を材料とする。
【0016】次に本発明の第1の実施例について図面を
参照して詳細に説明する。
【0017】図1および図2を参照すると、ポリイミド
等を材料とするベース6aに銅箔3を接着された厚さ1
ミリ(mm)のテープの銅箔3部分がフォトエッチング
技術で所定のパターンにエッチングされる。
【0018】このエッチングにより所定のピッチおよび
幅のリード5が形成される。次に、所定のパターンでエ
ッチングされた銅箔3の上に接着剤4を用いてICチッ
プ7が搭載される。
【0019】銅箔3に対して反対側のヒートシンク1を
接着するエリアはポリイミドのベース部分6aはなく、
ヒートシンク1が銅箔3に接着できるよう形成する。
【0020】リード5の内側の銅箔3に近い先端にはメ
ッキ10が施される。これはワイヤボンディングを行い
やすくする。
【0021】これらの工程での処理が終了したあと、通
常のワイヤボンディング技術によりICチップ7とリー
ド5のメッキ10部分とがワイヤボンディングされる。
【0022】次に、封止樹脂9によりICチップ7とボ
ンディングワイヤ8部分とが封止される。
【0023】さらに、銅箔3に対しICチップ7の反対
側にヒートシンク1が接着剤2により接着される。これ
らの工程の処理によりテープ・オートメイテッド・ボン
ディング(TAB)実装構造が形成される。
【0024】次に本発明の第2の実施例について図面を
参照して詳細に説明する。
【0025】図3を参照すると、図1および図2に示さ
れた本発明の第1の実施例のうちリード5の外側に付け
られたテープベース6aが除かれた第1の実施例の変形
例を1つの要素として本発明の第2の実施例が構成され
ている。
【0026】本発明の第2の実施例は、上述の第1の実
施例の変形例の封止樹脂9部がプリント板11に直接接
着され、該変形例の下方に折り曲げられたリード5の該
端部がプリント板11上のパッド12に位置合わせされ
接着されている。
【0027】次に本発明の第2の実施例の組立てについ
て図面を参照して詳細に説明する。
【0028】図2を参照すると本発明の第1の実施例の
リード5の外端部に接着されたテープベース6aが除去
される。
【0029】次にリード5がテープベース6aの外周辺
部から下方に折り曲げられる。
【0030】図1のB−B′断面を示す図3を参照する
と、上述の工程で形成された本発明の第1の実施例の変
形例のリード5の外端部がプリント板11上のパッド1
2に位置合わせされる。
【0031】この位置合わせ後、リード5の外端部がプ
リント板11のパッド12にはんだ付けされる。これと
ともに必要に応じて封止樹脂9がプリント板11に接着
される。
【0032】本発明の第1の実施例、その変形例および
第2の実施例においてヒートシンク1とICチップ7と
の間に接着剤4および熱伝導率が大きく薄い形状の銅箔
3のみが介在しているという特徴がある。すなわち、上
述の実施例および変形例は熱抵抗が小さい構造であると
いう共通点がある。
【0033】これら実施例の熱抵抗が特開平1−183
837号公報の図6に示された例における熱抵抗と比較
して、どれだけ小さくなるかについて以下詳細に説明す
る。
【0034】まず、熱抵抗の式は
【0035】
【0036】で表される。
【0037】R(K/W)は、熱抵抗を示し、λ(W/
(m・k))は、熱伝導率を示す。
【0038】A(m2 )は、チップ等の面積を示し、L
(m)は、厚みを示す。
【0039】各物質の熱抵抗を以下示す。
【0040】ポリイミドは、熱伝導導入が、0.12
(W/(m・k))であり、面積Aを0.015×0.
015=255.0×10-6(m2 )とする。
【0041】さらに、厚みLを0.125(mm)=
0.125×10-3(m)とすると、ポリイミドの熱抵
抗Rは、
【0042】
【0043】の式により4.085(K/W)となる。
【0044】接着剤は、熱伝導導入が1.56(W/
(m・k))であり、面積Aをポリイミドと同じく0.
015×0.015=255.0×10-6(m2 )とす
る。
【0045】厚みLを30(μm)=3×10-6(m)
とすると、接着剤の熱抵抗Rは、
【0046】
【0047】となる。
【0048】銅箔は、熱伝導導入が370.0(W/
(m・k))であり、面積Aをポリイミドや接着剤と同
じく0.015×0.015=225×10-6(m)と
する。
【0049】厚みLを35(μm)=3.5×10
-6(m)とすると、銅箔の熱抵抗Rは、
【0050】
【0051】となる。
【0052】特開平1−183837号公報の第6図に
おいて、モールド樹脂の上面にヒートシンクを取り付け
た場合を想定する。
【0053】第6図におけるICチップ12からヒート
シンクまでの熱抵抗は、接着剤の熱抵抗+チップマウン
ト部(銅箔)の熱抵抗+ポリイミド基板の熱抵抗+接着
剤の熱抵抗+モールド樹脂の熱抵抗で求められる。
【0054】上述で説明されていないモールド樹脂の熱
抵抗は以下のようにして求められる。
【0055】モールド樹脂の熱伝導導入は、0.36
(kcal/m・h・℃)=0.419(W/(m・
k))であり、面積Aを0.015×0.015=25
5.0×10-8(m2 )とする。
【0056】厚みLを1(mm)=1×10-3(m)と
すると、モールド樹脂の熱抵抗Rは、
【0057】
【0058】となる。
【0059】ICチップからヒートシンクまでの熱抵抗
=接着剤の熱抵抗+チップマウント部(銅箔)の熱抵抗
+ポリイミド基板の熱抵抗+接着剤の熱抵抗+モールド
樹脂の熱抵抗=7.5×10-3+3.71×10-5
4.085+7.5×10-3+9.36≒13.46
(K/W)である。
【0060】これに対し本発明の各実施例や変形例にお
けるICチップ7からヒートシンクまでの熱抵抗は以下
のようにして求められる。
【0061】ICチップからヒートシンクまでの熱抵抗
=接着剤の熱抵抗+チップマウント部(銅箔)の熱抵抗
+接着剤の熱抵抗=7.5×10-3+3.71×10-5
+7.5×10-3≒0.015(K/W)この結果、本
発明の各実施例や変形例におけるICチップ7からヒー
トシンクまでの熱抵抗は、上述の特開平1−18383
7号公報の第6図におけるモールド樹脂の上面にヒート
シンクを取り付けた場合のICチップからヒートシンク
までの熱抵抗に比べて 0.015/13.46≒0.0011 すなわち、1/1000程度熱抵抗が小さい。
【0062】
【発明の効果】本発明は、ヒートシンクとICチップと
の間に熱伝導率が大きくてしかも薄い銅箔のみが介在し
ているため、熱抵抗が小さいという特徴がある。このた
め本発明は、ヒートシンクによる効率的な冷却ができる
という効果がある。
【0063】本発明は、小型化または軽量化を実現でき
るという効果がある。
【0064】本発明は、効率的な冷却ができるため、さ
らなる集積化を実現できるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施例を示す図である。
【図2】図1に示される実施例のA−A′断面を示す図
である。
【図3】図1に示される実施例のB−B′断面に相当す
る変形例を示す図である。
【符号の説明】
1 ヒートシンク 2 接着剤 3 銅箔 4 接着剤 5 リード 6 テープ 6a テープベース 7 ICチップ 8 ボンディングワイヤ 9 封止樹脂 10 メッキ 11 プリント板 12 パッド

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 銅箔部と、 この銅箔部の表面に接着剤で接着されたヒートシンク
    と、 前記銅箔部の裏面に接着剤で接着された半導体チップと
    を含むことを特徴とする半導体装置。
  2. 【請求項2】 前記銅箔部と同じ平面上の外側にリード
    の少なくとも一部が配置されたことを特徴とする請求項
    1記載の半導体装置。
  3. 【請求項3】 前記銅箔部と隣接していない前記リード
    の端部を電気的に接続するとともに前記銅箔部、前記ヒ
    ートシンクおよび前記半導体チップの組合せを搭載する
    プリント板とを含むことを特徴とする請求項2記載の半
    導体装置。
JP7141967A 1995-06-08 1995-06-08 半導体装置 Expired - Fee Related JP2968704B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7141967A JP2968704B2 (ja) 1995-06-08 1995-06-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7141967A JP2968704B2 (ja) 1995-06-08 1995-06-08 半導体装置

Publications (2)

Publication Number Publication Date
JPH08335654A true JPH08335654A (ja) 1996-12-17
JP2968704B2 JP2968704B2 (ja) 1999-11-02

Family

ID=15304299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7141967A Expired - Fee Related JP2968704B2 (ja) 1995-06-08 1995-06-08 半導体装置

Country Status (1)

Country Link
JP (1) JP2968704B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002017379A1 (fr) * 2000-08-25 2002-02-28 Toray Industries, Inc. Bande adhesive destinee a etre utilisee pour un substrat de connexion de semi-conducteurs et feuille stratifiee revetue de cuivre utilisant ladite bande

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0247858A (ja) * 1988-08-09 1990-02-16 Nec Corp 半導体集積回路部品

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0247858A (ja) * 1988-08-09 1990-02-16 Nec Corp 半導体集積回路部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002017379A1 (fr) * 2000-08-25 2002-02-28 Toray Industries, Inc. Bande adhesive destinee a etre utilisee pour un substrat de connexion de semi-conducteurs et feuille stratifiee revetue de cuivre utilisant ladite bande
US6982484B2 (en) 2000-08-25 2006-01-03 Toray Industries, Inc. Semiconductor joining substrate utilizing a tape with adhesive and copper-clad laminate sheet

Also Published As

Publication number Publication date
JP2968704B2 (ja) 1999-11-02

Similar Documents

Publication Publication Date Title
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
JPH0964099A (ja) 半導体装置及びその実装構造
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JP3312611B2 (ja) フィルムキャリア型半導体装置
JPH0719876B2 (ja) 半導体装置
US6784536B1 (en) Symmetric stack up structure for organic BGA chip carriers
JPH0864635A (ja) 半導体装置
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2620611B2 (ja) 電子部品搭載用基板
JP3529507B2 (ja) 半導体装置
JP2968704B2 (ja) 半導体装置
US7019410B1 (en) Die attach material for TBGA or flexible circuitry
JPH08148647A (ja) 半導体装置
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JPH10321670A (ja) 半導体装置
JP4175339B2 (ja) 半導体装置の製造方法
JPH0817974A (ja) 放熱構造を持つbga型lsiパッケージ
JP2008300390A (ja) 半導体装置
JP2815917B2 (ja) 半導体集積回路装置
JPH04299849A (ja) 半導体装置
JPH03171744A (ja) 半導体装置及びその製造方法
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JPS6184043A (ja) プラグインパツケ−ジ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970520

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070820

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100820

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees